電阻變化存儲器及電阻變化器件的成形方法
【專利摘要】本公開涉及電阻變化存儲器及電阻變化器件的成形方法。電阻變化存儲器具有電阻變化器件以及用于控制對電阻變化器件的電壓施加的控制電路。電阻變化器件具有第一電極、第二電極以及置于第一電極與第二電極之間的電阻變化層。第二電極的材料包括選自W、Ti、Ta及它們的氮化物中的一種材料。在電阻變化器件的成形期間，控制電路接續(xù)第一成形處理執(zhí)行第二成形處理。第一成形處理包括施加電壓使得第一電極的電位高于第二電極的電位。第二成形處理包括施加電壓使得第二電極的電位高于第一電極的電位。
【專利說明】電阻變化存儲器及電阻變化器件的成形方法
[0001]相關(guān)申請的交叉引用
[0002]在2012年6月19日提交的日本專利申請N0.2012-137826的公開內(nèi)容(包括說明書、附圖和摘要)通過援引而全文并入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及電阻變化存儲器及電阻變化器件的成形方法。
【背景技術(shù)】
[0004]電阻變化存儲器(ReRAM:電阻RAM)以作為一種非易失性存儲器而為人所知(例如，參考:W.W.Zhuang 等，“Novell Colossal Magnetoresistive Thin Film NonvolatileResistance Random Access Memory (RRAM)”, IEDM, 7.5,第 193-196 頁，2002 (非專利文獻(xiàn)
O,
[0005]G.-S.Park 等，“Observation of electric-field induced Ni filamentchannels in polycrystalline NiOx film”, APL，Vol.91，第 222103 頁，2007 (非專利文獻(xiàn)2)，
[0006]C.Yoshida 等，“High speed resistive switching in Pt/Ti02/TiN film fornonvolatile memory application”，APL, Vol.91,第 223510 頁，2007 (非專利文獻(xiàn) 3),以及
[0007]M.Terai等，“High Thermal Robust ReRAM with a New Method for SuppressingRead Disturb，，, 2011Symposium on VLSI Technology, Digest of Technical Papers,第50-51頁，2011 (非專利文獻(xiàn)4))。
[0008]電阻變化存儲器將電阻變化器件用作存儲單元并且基于電阻的變化以非易失性方式來存儲數(shù)據(jù)。
[0009]如圖1所示，典型的電阻變化器件具有第一電極110、第二電極120以及置于第一電極110與第二電極120之間的電阻變化層130。通過在第一電極110與第二電極120之間施加電壓，能夠改變電阻變化層130的電阻值，由此能夠重寫數(shù)據(jù)。
[0010]在非專利文獻(xiàn)I中，PCMO (Pr0.7Ca0.3Μη03)膜和YBCO (YBa2Cu3Oy)膜被用作電阻變化層130。
[0011]在非專利文獻(xiàn)2中，厚度約為50nm的多晶NiOx (x=l至1.5)膜被用作電阻變化層 130。
[0012]在非專利文獻(xiàn)3中，厚度為80nm的微晶TiO2膜被用作電阻變化層130。
[0013]在非專利文獻(xiàn)4中，不同的材料被用于第一電極110和第二電極120 (非對稱電極)，旨在降低讀取干擾。例如，第一電極Iio的材料是釕，而第二電極120的材料是鎢。
[0014]當(dāng)這樣的電阻變化器件被使用時，稱為“成形(forming)”的處理對初始設(shè)定是必要的。該成形是通過在第一電極110與第二電極120之間施加高電壓來在電阻變化層130內(nèi)形成稱為“燈絲(filament)”的傳導(dǎo)通路。人們認(rèn)為，燈絲通過收集電阻變化層130內(nèi)的缺陷來形成。
[0015]如圖1所示，燈絲140 (傳導(dǎo)通路)形成于電阻變化層130內(nèi)，以便使第一電極110與第二電極120連接。該狀態(tài)對應(yīng)于“導(dǎo)通狀態(tài)”，在該導(dǎo)通狀態(tài)中，電阻變化器件的電阻是低的。在該成形之后，導(dǎo)通/截止切換是可能的。

【發(fā)明內(nèi)容】

[0016]當(dāng)燈絲140并沒有完全通過該成形來形成時，在第一電極110與第二電極120之間的電連接沒有完成。這意味著高導(dǎo)通電阻的電阻變化器件(高導(dǎo)通電阻單元)被形成。高導(dǎo)通電阻單元的增加會大大地改變電阻值，并且強加使電阻變化存儲器的讀特性等劣化的問題。
[0017]通過參照本說明書的描述及附圖，本發(fā)明的其他目的及新特征將會變得清楚。
[0018]根據(jù)本發(fā)明的一方面，本發(fā)明提供了一種電阻變化存儲器。電阻變化存儲器具有電阻變化器件以及用于控制對電阻變化存儲器的電壓施加的控制電路。電阻變化器件具有第一電極、第二電極以及置于第一電極與第二電極之間的電阻變化層。第二電極的材料包括選自W、T1、Ta及它們的氮化物中的一種材料。在電阻變化器件的成形中，控制電路執(zhí)行第一成形處理以及接續(xù)第一成形方法的第二成形處理。第一成形處理包括施加電壓使得第一電極的電位高于第二電極的電位。第二成形處理包括施加電壓使得第二電極的電位高于第一電極的電位。
[0019]根據(jù)本發(fā)明的另一個方面，本發(fā)明提供了電阻變化器件的一種成形方法。電阻變化器件具有第一電極、第二電極以及置于第一電極與第二電極之間的電阻變化層。第二電極的材料包括選自W、T1、Ta及它們的氮化物中的一種材料。該成形方法包括第一成形處理以及接續(xù)第一成形處理執(zhí)行的第二成形處理。第一成形處理包括施加電壓使得第一電極的電位高于第二電極的電位。第二成形處理包括施加電壓使得第二電極的電位高于第一電極的電位。
[0020]在電阻變化器件的成形中，令人滿意的燈絲被成形以抑制高導(dǎo)通電阻單元的出現(xiàn)。因此，電阻值的離散度(dispersion)被降低以改進(jìn)電阻變化存儲器的特性。
【專利附圖】

【附圖說明】
[0021]圖1是示出典型的電阻變化器件的一種成形方法的概念圖；
[0022]圖2示出了根據(jù)第一實施例的電阻變化器件的配置；
[0023]圖3是示出根據(jù)第一實施例的成形方法的流程圖；
[0024]圖4是示出根據(jù)第一實施例的成形處理的示意圖；
[0025]圖5是示出根據(jù)第一實施例的電阻變化器件的導(dǎo)通/截止切換方法的概念圖；
[0026]圖6是用于解釋根據(jù)第一實施例的效果的圖；
[0027]圖7是用于解釋根據(jù)第一實施例的效果的圖；
[0028]圖8是示出根據(jù)第二實施例的成形方法的流程圖；
[0029]圖9是示出根據(jù)第二實施例的成形處理的概念圖；
[0030]圖10是用于解釋根據(jù)第二實施例的效果的圖；
[0031]圖11示意性地示出了根據(jù)該實施例的電阻變化存儲器的配置；[0032]圖12示出了對在該實施例中的存儲單元陣列的電壓施加的一個實例；
[0033]圖13示出了對在該實施例中的存儲單元陣列的電壓施加的另一個實例；
[0034]圖14示出對在該實施例中的存儲單元陣列的電壓施加的又一個實例；以及
[0035]圖15示出對在該實施例中的存儲單元陣列的電壓施加的再一個實例。
【具體實施方式】
[0036]1.第一實施例
[0037]1-1電阻變化器件的配置
[0038]圖2示出根據(jù)第一實施例的電阻變化器件I的配置。電阻變化器件I具有第一電極10、第二電極20以及置于第一電極10與第二電極20之間的電阻變化層30。電阻變化層30的電阻值能夠通過在第一電極10與第二電極20之間施加電壓來切換，由此能夠重寫數(shù)據(jù)。
[0039]用于電阻變化層30的材料包括包含例如Ta205、HfO2、ZrO2、TiO2及Al2O3的絕緣體。
[0040]優(yōu)選的是，用于第一電極10的材料與用于第二電極20的材料是不同的(非對稱電極)。例如，用于第一電極10的材料包括Ru或Pt，用于第二電極20的材料包括W、T1、Ta或它們的氮化物。非對稱電極為優(yōu)選的原因?qū)⒃诤竺嬲f明。
[0041]各種控制通過對第一電極10和第二電極20施加電壓來執(zhí)行。在下面的描述中，施加電壓以使得第一電極10的電位高于第二電極20的電位被簡稱為“在第一電極10上施加正電壓”。相反，施加電壓以使得第二電極20的電位高于第一電極10的電位被簡稱為“在第二電極20上施加正電壓”。
[0042]1-2成形方法
[0043]圖3是示出根據(jù)第一實施例的一種成形方法的流程圖。圖4是示出根據(jù)第一實施例的成形處理的概念圖。根據(jù)第一實施例的成形處理將具體參照圖3和圖4來描述。
[0044]步驟S1:第一成形處理
[0045]首先，執(zhí)行第一成形處理。在第一成形處理中，在第一電極10上施加第一正電壓VFl0在該步驟中，電子從第二電極20注入電阻變化層30。因此，如圖4所示，燈絲40被形成為從第二電極20延伸至電阻變化層30的內(nèi)部。
[0046]但是，當(dāng)燈絲40沒有完全形成時，在第一電極10與第二電極20之間的電連接沒有完成。這意味著高導(dǎo)通電阻單元的出現(xiàn)，這從電阻值的離散度的角度來看并不是優(yōu)選的。于是，根據(jù)本實施例，下面的第二成形處理接續(xù)第一成形處理執(zhí)行。
[0047]步驟S2:第二成形處理
[0048]在接續(xù)第一成形處理的第二成形處理中，電壓以與第一成形處理中的方向相反的方向來施加。也就是說，在第二電極20上施加第二正電壓VF2。在該步驟中，電子從第一電極10注入電阻變化層30。因此，如圖4所示，燈絲40也由第一電極10形成，并且與在步驟SI中形成的燈絲40連接。因而，高電阻部分被消除以提供在第一電極10與第二電極20之間的良好電連接。也就是說，高導(dǎo)通電阻單元的出現(xiàn)得到了抑制。
[0049]如以上根據(jù)本實施例所描述的，電壓在成形過程中至少施加兩次?？梢哉f，第一成形處理是初步成形而第二成形處理是最終成形。典型地，在最終的第二成形處理中施加的第二正電壓VF2等于或低于在第一成形處理中施加的第一正電壓VFl (VF2≤VF1)。第一成形處理和第二成形處理作為一組來執(zhí)行。并不根據(jù)電傳導(dǎo)的狀態(tài)來判斷在第一成形處理之后是否執(zhí)行第二成形處理。這是為了避免處理及電路配置的復(fù)雜性。
[0050]圖5示出在該成形之后的電阻變化器件I的通常操作(導(dǎo)通/截止切換)。在該成形之后，第一電極10和第二電極20就借助于燈絲40來導(dǎo)電，并且電阻變化器件I處于“導(dǎo)通狀態(tài)(低電阻狀態(tài))”。
[0051]當(dāng)在處于導(dǎo)通狀態(tài)的電阻變化器件I中的第一電極10上施加正電壓Voff時，燈絲40的一部分在正側(cè)的第一電極10附近斷開。因而，電阻變化器件I的電阻值大大地增加。這是“截止?fàn)顟B(tài)(高電阻狀態(tài))”，并且電阻變化器件I的狀態(tài)從“導(dǎo)通狀態(tài)(低電阻狀態(tài))”改變?yōu)椤敖刂範(fàn)顟B(tài)(高電阻狀態(tài))”是“截止切換”。
[0052]相反，電阻變化器件I的狀態(tài)從“截止?fàn)顟B(tài)(高電阻狀態(tài))”改變?yōu)椤皩?dǎo)通狀態(tài)(低電阻狀態(tài))”是“導(dǎo)通切換”。在導(dǎo)通切換的狀態(tài)中，正電壓Von被施加于第二電極20上。應(yīng)當(dāng)注意，電壓施加的方向與以上所描述的第二成形處理的情形是相同的。由于在第二電極20上施加正電壓Von，燈絲40被再次形成于斷開的部分處以恢復(fù)在第一電極10與第二電極20之間的電連接。也就是說，電阻變化器件I的狀態(tài)再次轉(zhuǎn)變?yōu)椤皩?dǎo)通狀態(tài)(低電阻狀態(tài))”。
[0053]1-3氧化物形成自由能
[0054]以下將考慮在每個電極中的“氧化物形成自由能”。氧化物形成自由能是通過將在形成氧化物時的反應(yīng)熱量除以氧化物的氧原子數(shù)而獲得的值。主要的電極材料的氧化物形成自由能如下=Ti (472.5 千焦/摩爾(1^/11101))>丁& (409.2kJ/mol)>TiN (303.5kJ/mol)>ff (280.lkj/mol) >Ru (152.5kJ/mol)。
[0055]據(jù)報告，當(dāng)在電極內(nèi)的氧化物形成自由能為高時，即使對電極施加正電壓，也較少產(chǎn)生截止切換(燈絲40的斷開)(例如，參考非專利文獻(xiàn)4)。因此，可以說，諸如T1、Ta、TiN及W之類的材料是較少產(chǎn)生截止切換的電極材料。另一方面，可以說，Ru是相對傾向于產(chǎn)生截止切換的電極材料。
[0056]如同以上根據(jù)本實施例所描述的，在接續(xù)第一成形處理的第二成形處理中將正電壓VF2施加于第二電極20上。在這種情況下，如果已經(jīng)在第一成形處理中初步成形的燈絲40被斷開，則對第二電極20施加正電壓VF2將是沒有意義的。于是，作為用于第二電極20的材料，那些具有高氧化物形成能以及較少產(chǎn)生截止切換的材料優(yōu)選被使用。具體地，作為用于第二電極20的材料，W，Ti，Ta及它們的氮化物優(yōu)選被使用。例如，諸如W和Ti之類的材料是合適的。通過將此類材料用于第二電極20，則能夠在第二成形處理中防止截止切換。
[0057]此外，由于第二電極20由較少產(chǎn)生截止切換的材料成形，因而在通常的操作中出現(xiàn)截止切換(參照圖5)時則將正電壓Voff施加于第一電極10上。因此，第一電極10優(yōu)選地由相對傾向于產(chǎn)生截止切換的材料(即，具有低的氧化物形成自由能的材料)形成。此類材料包括Ru和Pt。
[0058]如上所述，從截止切換的角度來看，其中材料在第一電極10和第二電極20之間不同的“非對稱電極結(jié)構(gòu)”是優(yōu)選的。氧化物形成自由能優(yōu)選為在第一電極10中較低而在第二電極20中較高。
[0059]1-4 效果
[0060]如同以上所描述的，根據(jù)本實施例，第二成形處理接續(xù)第一成形處理執(zhí)行。因此，令人滿意的燈絲40被形成以防止高導(dǎo)通電阻單元的出現(xiàn)。因此，電阻值的離散度被降低并且電阻變化存儲器的讀特性等被改進(jìn)。
[0061]此外，由于非對稱電極結(jié)構(gòu)，能夠防止在第二成形處理中的截止切換(步驟S2)以實現(xiàn)適當(dāng)?shù)某尚巍?br> [0062]圖6和圖7示出了關(guān)于由于成形處理而獲得的多個單元(電阻變化器件)的電阻值的威布爾(Weibull)分布。圖6示出僅執(zhí)行第一成形處理的情形，該情形對應(yīng)于常規(guī)技術(shù)的情形。另一方面，圖7示出其中第二成形處理接續(xù)第一成形處理執(zhí)行的情形。
[0063]在圖6中，由于不完全的成形而導(dǎo)致的相當(dāng)數(shù)目的高導(dǎo)通電阻單元被證實。由于高導(dǎo)通電阻單元的存在，電阻值的離散度增大。但是，能夠從圖7中看出，高導(dǎo)通電阻單元通過執(zhí)行第二成形處理被大大地減少，并且電阻值的離散度能夠得以抑制。也就是說，根據(jù)本實施例，電阻值的離散度被降低，并且電阻變化存儲器的特性被改進(jìn)。
[0064]2.第二實施例
[0065]圖8是示出根據(jù)第二實施例的成形方法的流程圖。圖9是示出根據(jù)第二實施例的成形處理的概念圖。根據(jù)第二實施例的成形處理將參照圖8和圖9來描述。與關(guān)于第一實施例的描述重復(fù)的描述將可選地省略。
[0066]在第二實施例中，第一成形處理在多個階段中執(zhí)行，用于減小電壓和電流。具體地，第一成形處理(步驟SI)包括步驟Sla和步驟Sib。
[0067]步驟Sla:
[0068]正電壓VFla被施加于第二電極20上。在這種情況下，電子從第一電極10注入電阻變化層30。因此，如圖9所示，燈絲40被形成為從第一電極10延伸至電阻變化層30。正電壓VFla可以低于第一實施例中的第一正電壓VFl。
[0069]步驟Slb:
[0070]正電壓VFlb被施加于第一電極10上。在該步驟中，電子從第二電極20注入電阻變化層30。因此，如圖9所示，燈絲40被形成為從第二電極20延伸至電阻變化層30的內(nèi)部。正電壓VFlb可以低于在第一實施例中的第一正電壓VFl。
[0071]步驟Sla和步驟Slb的順序可以反過來。
[0072]第二成形處理(步驟S2)和通常操作(導(dǎo)通/截止切換)與第一實施例中的第二成形處理及通常操作是相同的。
[0073]根據(jù)第二實施例，除了根據(jù)第一實施例的效果之外還可以獲得以下效果。也就是說，通過增加電壓施加的步驟數(shù)，所施加的電壓和所施加的電流能夠在每個循環(huán)內(nèi)減小。
[0074]圖10示出了在成形過程中隨電壓施加的電阻值變化。橫坐標(biāo)表示電壓施加的步驟數(shù)，而縱坐標(biāo)表示電阻值。能夠看出，燈絲40被成形并且導(dǎo)通狀態(tài)通過在成形過程中施加電壓來獲得。此外，能夠看出，與通過一個步驟的電壓施加的情形相比，當(dāng)成形通過三個步驟的電壓施加來執(zhí)行時，在每個步驟上所施加的電壓和所施加的電流能夠被降低。也就是說，根據(jù)第二實施例，電壓和電流能夠被降低。
[0075]一般地，在成形過程中所施加的電壓高于在通常操作的過程中所施加的電壓。因此，雖然能夠經(jīng)受住成形的晶體管的尺寸是必要的，這在通常操作中并非總是必要的。當(dāng)為成形處理所需的電壓和電流被減小時，晶體管的尺寸同樣能夠減小這么多。這從電路面積與制造成本的角度來看是優(yōu)選的。[0076]3.電路配置的實例與電壓施加的實例
[0077]圖11示意性地示出根據(jù)本實施例的電阻變化存儲器的配置。電阻變化存儲器具有存儲單元MC。存儲單元MC具有電阻變化器件I和晶體管50(1T-1R單元配置)。電阻變化器件I的第一電極10與公用線PL連接。晶體管50的漏電極51與電阻變化器件I的第二電極20連接。晶體管50的源電極52與位線BL連接。晶體管50的柵電極53與字線WL連接。
[0078]控制電路60控制對電阻變化器件I的電壓施加。具體地，控制電路60與位線BL、字線WL及公用線PL連接?？刂齐娐?0對位線BL、字線WL及公用線PL施加適當(dāng)?shù)碾妷海苑謩e執(zhí)行第一成形處理、第二成形處理、導(dǎo)通切換和截止切換。
[0079]如下文所描述的，正電壓被施加于第一電極10上?？刂齐娐?0對字線WL施加高電平的電壓。因此，晶體管50導(dǎo)通以使位線BL與電阻變化器件I的第二電極20電連接。此外，控制電路60對公用線PL施加高電平的電壓，并且對位線BL施加低電平的電壓。因而，正電壓被施加于第一電極10上。
[0080]如下文所描述的，正電壓被施加于第二電極10上?？刂齐娐?0對字線WL施加高電平的電壓。因此，晶體管50導(dǎo)通以使位線BL與電阻變化器件I的第二電極20電連接。此外，控制電路60對公用線PL施加低電平的電壓，并且對位線BL施加高電平的電壓。因而，正電壓被施加于第二電極20上。
[0081]3-1每個存儲單元上的電壓施加
[0082]電阻變化存儲器具有按陣列布置的多個存儲單元MC。電壓被施加于例如每個存儲單元MC上。以下將作為電壓施加的目標(biāo)的存儲單元MC稱為選定的存儲單元MCs。此外，與選定的存儲單元MCs連接的字線WL、位線BL及公用線PL分別稱為選定的字線WLs、選定的位線BLs及選定的公用線PLs。
[0083]圖12示出了在正電壓被施加于選定的存儲單元MCs的電阻變化器件I的第一電極10上時的狀態(tài)，控制電路60沒有被示出?？刂齐娐?0對選定的字線WLs施加高電平的電壓，對選定的位線BLs施加低電平的電壓，并且對選定的公用線PLs施加高電平的電壓。因而，正電壓被施加于選定的存儲單元MCs的電阻變化器件I的第一電極10上。
[0084]此外，控制電路60對與所選定的字線WLs不同的其它字線WL施加低電平的電壓。此外，控制電路60對與所選定的位線BLs不同的其它位線BL施加低電平的電壓，并且對與所選定的公用線PLs不同的其它公用線PL施加低電平的電壓。因而，在與所選定的存儲單元MCs不同的其它存儲單元MC中的第一電極10與第二電極20之間的電壓施加得以禁止。
[0085]圖13示出當(dāng)正電壓被施加于選定的存儲單元MCs的電阻變化器件I的第二電極20上時的狀態(tài)?？刂齐娐?0對選定的字線WLs施加高電平的電壓，對選定的位線BLs施加高電平的電壓，并且對選定的公用線PLs施加低電平的電壓。因而，正電壓被施加于選定的存儲單元MCs的電阻變化器件I的第二電極20上。
[0086]此外，控制電路60對與所選定的字線WLs不同的其它字線WL施加低電平的電壓。此外，控制電路60對與所選定的位線BLs不同的其它位線BL施加低電平的電壓，并且對與所選定的公用線PLs不同的其它公用線PL施加高電平的電壓。因而，在與所選定的存儲單元MCs不同的其它存儲單元MC中的第一電極10與第二電極20之間的電壓施加得以禁止。
[0087]3-2對多個存儲單元的共同電壓施加[0088]電壓可以共同對多個存儲單元MC施加。例如，電壓同樣能夠同時地對存儲單元陣列內(nèi)的全部存儲單元MC施加。
[0089]圖14示出其中正電壓被施加于全部存儲單元MC中的電阻變化器件I的第一電極10上的情形。在這種情況下，全部存儲單元MC都是選定的存儲單元MCs。控制電路60對選定的字線WLs施加高電平的電壓，對選定的位線BLs施加低電平的電壓，并且對選定的公用線PLs施加高電平的電壓。因而，正電壓被施加于全部存儲單元MC中的電阻變化器件I的第一電極10上。
[0090]圖15示出其中正電壓被施加于全部存儲單元MC中的電阻變化器件I的第二電極20上的情形。在這種情況下，全部存儲單元MC都是選定的存儲單元MCs。控制電路60對選定的字線WLs施加高電平的電壓，對選定的位線BLs施加高電平的電壓，并且對選定的公用線PLs施加低電平的電壓。因而，正電壓被施加于全部存儲單元MC中的電阻變化器件I的第二電極20上。
[0091]通過以上所述的電壓施加，控制電路60能夠?qū)υ摱鄠€存儲單元MC(電阻變化器件I)共同執(zhí)行成形。因此，成形為整個電阻變化存儲器所需的處理時間能夠被縮短，并且還節(jié)省了成本。
[0092]在本實施例中，并不根據(jù)電傳導(dǎo)的狀態(tài)來判斷在第一成形處理之后是否執(zhí)行第二成形處理。第一成形處理和第二成形處理作為一組來執(zhí)行。因此，用于多個存儲單元MC的共同成形是可能的。
[0093]雖然本發(fā)明人所做出的本發(fā)明已經(jīng)具體參照優(yōu)選的實施例進(jìn)行了描述，但是應(yīng)當(dāng)意識到，本發(fā)明并不限定于這些實施例，而是能夠在不脫離本發(fā)明的要旨的范圍之內(nèi)進(jìn)行各種修改。
【權(quán)利要求】
1.一種電阻變化存儲器，包括: 電阻變化器件，具有第一電極、第二電極以及置于所述第一電極與所述第二電極之間的電阻變化層，以及 用于控制對所述電阻變化器件的電壓施加的控制電路，其中 所述第二電極的材料包括選自W、T1、Ta及它們的氮化物中的一種材料， 所述控制電路在所述電阻變化器件的成形中執(zhí)行接續(xù)第一成形處理的第二成形處理， 所述第一成形處理包括施加電壓使得所述第一電極的電位高于所述第二電極的電位，以及 所述第二成形處理包括施加電壓使得所述第二電極的電位高于所述第一電極的電位。
2.根據(jù)權(quán)利要求1所述的電阻變化存儲器，其中 所述第二電極的材料是W或Ti。
3.根據(jù)權(quán)利要求1所述的電阻變化存儲器，其中 所述第一電極的氧化物形成自由能低于所述第二電極的氧化物形成自由能。
4.根據(jù)權(quán)利要求1所述的電阻變化存儲器，其中 在所述第二成形處理中施加于所述第一電極與所述第二電極之間的電壓等于或低于在所述第一成形處理中施加于所述第一電極與所述第二電極之間的電壓。
5.根據(jù)權(quán)利要求1所述的電`阻變化存儲器，其中 所述第一成形處理還包括施加電壓使得所述第二電極上的電位高于所述第一電極上的電位。
6.根據(jù)權(quán)利要求1所述的電阻變化存儲器，其中 所述控制電路對于多個電阻變化器件共同執(zhí)行所述電阻變化器件的成形處理。
7.根據(jù)權(quán)利要求1所述的電阻變化存儲器，其中 所述控制電路在通常操作中執(zhí)行增加所述電阻變化器件的電阻值的截止切換處理以及降低所述電阻變化器件的電阻值的導(dǎo)通切換處理，其中 所述截止切換處理包括施加電壓使得所述第一電極的電位高于所述第二電極的電位，以及 所述導(dǎo)通切換處理包括施加電壓使得所述第二電極的電位高于所述第一電極的電位。
8.一種電阻變化器件的成形方法，其中 所述電阻變化器件具有第一電極、第二電極以及置于所述第一電極與所述第二電極之間的電阻變化層， 所述第二電極的材料包括選自W、T1、Ta及它們的氮化物中的一種材料， 所述成形方法包括: 第一成形處理，以及 要接續(xù)所述第一成形處理執(zhí)行的第二成形處理， 其中所述第一成形處理包括施加電壓使得所述第一電極的電位高于所述第二電極的電位，以及 其中所述第二成形處理包括施加電壓使得所述第二電極的電位高于所述第一電極的電位。
9.根據(jù)權(quán)利要求8所述的成形方法，其中所述第一成形處理還包括施加電壓使得所述第二電極的電位高于所述第一電極的電 位 。
【文檔編號】G11C16/02GK103514950SQ201310240843
【公開日】2014年1月15日 申請日期:2013年6月18日 優(yōu)先權(quán)日:2012年6月19日
【發(fā)明者】阪口智則, 寺井真之, 八高公一 申請人:瑞薩電子株式會社