專(zhuān)利名稱(chēng)：用以讀取與非易失性存儲(chǔ)單元陣列的無(wú)源區(qū)域相鄰的非易失性存儲(chǔ)單元的改進(jìn)方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及閃存單元器件，更具體地是涉及讀取電荷的系統(tǒng)和方法的改良，該電荷先前被存儲(chǔ)在鄰接無(wú)源列的電荷捕獲電介質(zhì)閃存單元列中。
背景技術(shù)：
傳統(tǒng)的浮柵閃存型電可擦除可編程只讀存儲(chǔ)器(EEPROM)，使用了存儲(chǔ)單元(memory cell)，其特征在于位于晶體硅襯底上，具有以隧道氧化物(SiO2)、在該隧道氧化物上的多晶硅浮柵、在該浮柵上的層間電介質(zhì)(一般為氧化物、氮化物、或氧化物堆疊)、和在該層間電介質(zhì)上的控制柵極所形成的垂直堆疊。在襯底內(nèi)的是位于該垂直堆疊下方的溝道區(qū)域，和在該溝道區(qū)域相對(duì)端的源極和漏極擴(kuò)散區(qū)。
通過(guò)從溝道區(qū)域?qū)犭娮幼⑷胍胫粮乓栽诟沤⒎且资载?fù)電荷，而編程(programming)浮柵閃存單元?？赏ㄟ^(guò)施加漏極至源極偏壓隨同高控制柵極正電壓而達(dá)成熱電子注入。當(dāng)漏極至源極偏壓加速電子朝向漏極時(shí)，柵極電壓將溝道反向。加速的電子獲得5.0至6.0電子伏特(eV)的能量，該能量足夠高于越過(guò)溝道區(qū)域和隧道氧化物之間3.2eV的Si-SiO2能障(energy barrier)。當(dāng)電子加速朝向漏極的時(shí)候，這些與晶格碰撞的電子在控制柵極電場(chǎng)的影響下重新朝向Si-SiO2界面移動(dòng)，并獲得充分的能量越過(guò)能障。
一旦編程了以后，在浮柵上的負(fù)電荷消耗能量而跨越過(guò)半導(dǎo)體柵極，并具有增加由源極區(qū)域、漏極區(qū)域、溝道區(qū)域和控制柵極所形成特征的場(chǎng)效晶體管(FET)的閾值電壓的效果。在“讀取”存儲(chǔ)單元期間，可在預(yù)定的控制柵極電壓下通過(guò)檢測(cè)流經(jīng)源極和漏極之間的電流大小，而檢測(cè)存儲(chǔ)單元的編程和未編程狀態(tài)。
最近已發(fā)展出了一種新的電荷捕獲電介質(zhì)閃存單元結(jié)構(gòu)。每個(gè)電荷捕獲電介質(zhì)閃存單元的特征在于位于晶體硅襯底的上端的絕緣隧道層、電荷捕獲電介質(zhì)層、絕緣上氧化層、和多晶硅控制柵極的垂直堆疊。
在陣列內(nèi)的存儲(chǔ)單元可排列成矩陣形式，而使得位線可由列內(nèi)的存儲(chǔ)單元共享，字線可由行內(nèi)的存儲(chǔ)單元共享。更具體地，在襯底內(nèi)的是位于垂直堆疊下方的與各存儲(chǔ)單元相關(guān)的溝道區(qū)域。多個(gè)位線擴(kuò)散區(qū)的其中一個(gè)分離各溝道區(qū)域與鄰接的溝道區(qū)域。位線擴(kuò)散區(qū)形成各存儲(chǔ)單元的源極區(qū)域和漏極區(qū)域。各多晶硅控制柵極可以是延伸在所有單元的絕緣上氧化層上的多晶硅字線的一部分，而使得所有的控制柵極被電連接。
類(lèi)似于浮柵器件，通過(guò)從溝道區(qū)域?qū)犭娮幼⑷胍胫恋飳右栽诖嬖谟诘飳又械碾姾刹东@區(qū)域內(nèi)建立非易失性負(fù)電荷，而完成電荷捕獲電介質(zhì)閃存單元的編程。同樣的，可通過(guò)施加漏極至源極偏壓伴隨著在控制柵極的高正電壓而實(shí)現(xiàn)熱電子注入。當(dāng)漏極至源極偏壓加速電子朝向漏極區(qū)域時(shí)，在控制柵極的高電壓將溝道區(qū)域反向。加速的電子獲得5.0至6.0電子伏特(eV)的能量，該能量足夠高于越過(guò)溝道區(qū)域和隧道氧化物之間3.2eV的Si-SiO2能障。當(dāng)電子加速朝向漏極區(qū)域的時(shí)候，這些與晶格碰撞的電子在控制柵極電場(chǎng)影響下重新朝向Si-SiO2界面移動(dòng)，并具有充分的能量越過(guò)能障。因?yàn)榈飳訉⒆⑷氲碾娮哟鎯?chǔ)于捕獲區(qū)域內(nèi)，并且氮化物層是不同的電介質(zhì)，所以該捕獲的電子保留在靠近漏極區(qū)域的局部的漏極電荷存儲(chǔ)區(qū)域內(nèi)。
同樣地，源極至漏極偏壓可伴隨著用在控制柵極的高正電壓而將熱電子注入至靠近源極區(qū)域的源極電荷存儲(chǔ)區(qū)域。舉例來(lái)說(shuō)，將漏極區(qū)域接地，同時(shí)將柵極和源極區(qū)域施予高電壓，可以將電子注入至源極位電荷存儲(chǔ)區(qū)域。
以如此方式，能夠使用電荷捕獲電介質(zhì)閃存單元器件來(lái)存儲(chǔ)二個(gè)位的數(shù)據(jù)，一個(gè)在源極電荷存儲(chǔ)區(qū)域(被稱(chēng)為源極位)，一個(gè)在電荷存儲(chǔ)區(qū)域(被稱(chēng)為漏極位)。
由于事實(shí)上存儲(chǔ)于存儲(chǔ)區(qū)域的電荷僅增加在存儲(chǔ)區(qū)域下方溝道區(qū)域位置部份的閾值電壓，因此可通過(guò)檢測(cè)在各源極存儲(chǔ)區(qū)域和漏極存儲(chǔ)區(qū)域下方的溝道區(qū)域中的溝道反向區(qū)域，而獨(dú)立地讀取各源極位和漏極位。欲“讀取”漏極位時(shí)，將漏極區(qū)域接地，將電壓施加于源極區(qū)域，并將稍為較高的電壓施加于柵極。以此種方式，靠近源極/溝道結(jié)的溝道區(qū)域的部分將不會(huì)反向(因?yàn)闁艠O電壓相對(duì)于源極區(qū)域電壓并不足以將溝道反向)，可使用漏極/溝道結(jié)處的電流來(lái)檢測(cè)由漏極位的編程狀態(tài)所引起的閾值電壓的改變。
同樣地，欲“讀取”源極位，將源極區(qū)域接地，而將電壓施加到漏極區(qū)域，并將稍為較高的電壓施加于柵極。以此種方式，靠近漏極/溝道結(jié)的溝道區(qū)域的部分將不會(huì)反向，可使用源極/溝道結(jié)處的電流來(lái)檢測(cè)由源極位的編程狀態(tài)所引起的閾值電壓的改變。
圖1顯示了傳統(tǒng)電荷捕獲電介質(zhì)閃存單元16的陣列的方塊圖。各成對(duì)鄰接的位線擴(kuò)散區(qū)14a至14h形成由此種成對(duì)的鄰接位線14所定義的存儲(chǔ)單元列18內(nèi)的各存儲(chǔ)單元16的源極區(qū)域和漏極區(qū)域。各字線12a至12e形成由如此字線12所定義的在存儲(chǔ)單元16的行20a至20e內(nèi)各存儲(chǔ)單元16上的半導(dǎo)體控制柵極。
可通過(guò)將適當(dāng)?shù)木幊屉妷弘娢缓瓦m當(dāng)?shù)淖x取電壓電位施加于各位線擴(kuò)散區(qū)14a至14h和各字線12a至12e，以個(gè)別對(duì)所選擇的存儲(chǔ)單元16進(jìn)行編程和讀取，而完成上述的陣列10內(nèi)各存儲(chǔ)單元16的各電荷捕獲區(qū)域的編程和讀取。
可通過(guò)將整體擦除(bulk erase)電壓電位連接于各位線擴(kuò)散區(qū)14a至14h和各字線12a至12e以同時(shí)整體擦除陣列10內(nèi)的所有存儲(chǔ)單元16，而擦除存儲(chǔ)單元16內(nèi)的已編程電荷。使用熱空穴注入或穿隧存儲(chǔ)的電荷進(jìn)入柵極或襯底的整體擦除技術(shù)，在本領(lǐng)域?yàn)橐阎募夹g(shù)。
與此種傳統(tǒng)陣列相關(guān)的一個(gè)問(wèn)題是，某些列可以是無(wú)源的。例如，若測(cè)試陣列10指示在列18b至18d內(nèi)的存儲(chǔ)單元并沒(méi)有適當(dāng)?shù)牟僮鳎瑒t陣列控制電路可以不起動(dòng)這樣的列18b至18d，而使得沒(méi)有數(shù)據(jù)編程到該處的存儲(chǔ)單元中。
關(guān)于無(wú)源列的一個(gè)問(wèn)題是過(guò)擦除。當(dāng)在無(wú)源列內(nèi)的存儲(chǔ)單元未被編程和讀取時(shí)，這些存儲(chǔ)單元在陣列中每次執(zhí)行整體擦除時(shí)都會(huì)經(jīng)歷擦除。連續(xù)多次的擦除周期會(huì)造成電荷存儲(chǔ)區(qū)域的耗盡(depletion)，因此而降低存儲(chǔ)單元的閾值電壓，甚至在其已擦除(未被編程)狀態(tài)也是如此。
在如此狀況，當(dāng)與過(guò)擦除存儲(chǔ)單元相關(guān)的字線被連接至用來(lái)在鄰接無(wú)源列的列中讀取選擇的存儲(chǔ)單元的讀取電位時(shí)，流經(jīng)過(guò)擦除存儲(chǔ)單元的漏電流也許造成選擇的存儲(chǔ)單元的錯(cuò)誤讀取。
因此需要一種操作包含有無(wú)源列的存儲(chǔ)單元陣列的陣列系統(tǒng)和方法，該系統(tǒng)和方法并沒(méi)有傳統(tǒng)系統(tǒng)的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的第一目的是要提供一種非易失性存儲(chǔ)單元陣列，用來(lái)存儲(chǔ)數(shù)據(jù)模式并再現(xiàn)該數(shù)據(jù)模式。此陣列包括a)半導(dǎo)體襯底；b)在該襯底內(nèi)的多個(gè)平行和間隔開(kāi)的位線擴(kuò)散區(qū)，在這些位線之間定義間隔開(kāi)的多個(gè)垂直溝道區(qū)域；c)位于該襯底上并用絕緣體薄膜、電荷捕獲層、和第二絕緣體薄膜與該襯底隔離的多條平行間隔開(kāi)的半導(dǎo)體字線，這些字線垂直于位線擴(kuò)散區(qū)，并于字線和溝道區(qū)域的各交叉處形成存儲(chǔ)單元；d)判定無(wú)源存儲(chǔ)單元編程模式的電路；以及e)陣列控制電路，連接至各位線擴(kuò)散區(qū)并連接至各字線。
在陣列內(nèi)，存儲(chǔ)單元的無(wú)源列的區(qū)塊可包括第一無(wú)源列和第二無(wú)源列，此二無(wú)源列可鄰接于存儲(chǔ)單元的第一有源列與存儲(chǔ)單元的第二有源列，并與之共享位線。在第一無(wú)源列和第二無(wú)源列之間可以有一個(gè)或多個(gè)額外的無(wú)源列。
無(wú)源存儲(chǔ)單元編程模式可認(rèn)出在該第一無(wú)源列、該第二無(wú)源列、和該一個(gè)或多個(gè)額外的無(wú)源列內(nèi)選擇的多個(gè)存儲(chǔ)單元，將電荷存儲(chǔ)于其中以便周期性地將電荷存儲(chǔ)于存儲(chǔ)單元的源極電荷捕獲區(qū)域和漏極電荷捕獲區(qū)域中，以防止過(guò)擦除。
無(wú)源存儲(chǔ)單元編程模式最好識(shí)別出在第一無(wú)源列內(nèi)和第二無(wú)源列內(nèi)的所有的存儲(chǔ)單元?；蚩扇《摕o(wú)源存儲(chǔ)單元編程模式可以是連續(xù)地選自多個(gè)無(wú)源編程模式的模式。多個(gè)無(wú)源編程模式，在施行預(yù)定次數(shù)的連續(xù)擦除周期之前，接續(xù)地將電荷存儲(chǔ)于第一無(wú)源列和第二無(wú)源列內(nèi)的各存儲(chǔ)單元的各電荷捕獲區(qū)域中至少一次。在各實(shí)施例中，編程模式可識(shí)別出在至少一個(gè)額外的無(wú)源列內(nèi)選擇的多個(gè)存儲(chǔ)單元。
陣列控制電路可包括編程電路、讀取電路和擦除電路。編程電路能使各位線擴(kuò)散區(qū)和各字線連接至編程電位，用以將電荷存儲(chǔ)于第一有源列內(nèi)和第二有源列內(nèi)選擇的多個(gè)存儲(chǔ)單元內(nèi)。選擇的多個(gè)存儲(chǔ)單元表示數(shù)據(jù)模式的一部分。編程電路也能使各位線擴(kuò)散區(qū)和各字線連接至編程電位，用以將電荷存儲(chǔ)于第一無(wú)源列內(nèi)、第二無(wú)源列內(nèi)和/或至少一個(gè)表示無(wú)源存儲(chǔ)單元編程模式的額外的無(wú)源列內(nèi)選擇的多個(gè)存儲(chǔ)單元內(nèi)，以防止在這樣的無(wú)源列內(nèi)存儲(chǔ)器單元的過(guò)擦除。
讀取電路能使各位線擴(kuò)散區(qū)和各字線連接至編程電位，用以通過(guò)讀取在第一有源列內(nèi)和/或第二有源列內(nèi)各存儲(chǔ)單元而再現(xiàn)輸入數(shù)據(jù)模式的部分。
擦除電路能使所有列的所有的存儲(chǔ)單元(例如，第一有源列、第二有源列、第一無(wú)源列、第二無(wú)源列、和至少一個(gè)額外的無(wú)源列)連接至提供用來(lái)去除存儲(chǔ)的電荷的擦除電壓電位。
本發(fā)明的第二目的是要提供一種在非易失性存儲(chǔ)單元陣列內(nèi)存儲(chǔ)數(shù)據(jù)模式并再現(xiàn)該數(shù)據(jù)模式的方法。在此陣列內(nèi)，存儲(chǔ)單元的無(wú)源列的區(qū)塊可包括第一無(wú)源列、第二無(wú)源列，該二個(gè)無(wú)源列相鄰并與第一有源列與第二有源列共享位線。在第一無(wú)源列與第二無(wú)源列之間可以有一個(gè)或多個(gè)額外的無(wú)源列。
本方法包括將電荷存儲(chǔ)于第一有源列和/或第二有源列內(nèi)選擇的多個(gè)存儲(chǔ)單元內(nèi)。選擇的多個(gè)存儲(chǔ)單元表示數(shù)據(jù)模式的一部分。通過(guò)讀取于第一有源列和/或第二有源列內(nèi)各存儲(chǔ)單元，而再現(xiàn)數(shù)據(jù)模式的部分。
陣列內(nèi)存儲(chǔ)器單元的擦除同樣的包括將所有的存儲(chǔ)單元連接至提供用來(lái)從各存儲(chǔ)單元去除存儲(chǔ)的電荷的電壓電位。
為了防止在第一無(wú)源列和/或第二無(wú)源列內(nèi)過(guò)擦除存儲(chǔ)單元，本方法可進(jìn)一步包括判定無(wú)源存儲(chǔ)單元編程模式，并編程在第一無(wú)源列、第二無(wú)源列、和至少一個(gè)依于此的額外無(wú)源列的至少其中一個(gè)內(nèi)的所有的或所選擇的存儲(chǔ)單元。無(wú)源存儲(chǔ)單元編程模式可以識(shí)別在這樣的列中選擇的多個(gè)存儲(chǔ)單元，將存儲(chǔ)電荷于其中以便周期性地存儲(chǔ)電荷以防止過(guò)擦除。無(wú)源存儲(chǔ)單元編程模式可以是提供用于將電荷存儲(chǔ)于這樣的列內(nèi)的所有存儲(chǔ)單元上的模式?；蚩扇《?，無(wú)源存儲(chǔ)單元編程模式可以是連續(xù)地選自多個(gè)無(wú)源編程模式的模式。多個(gè)無(wú)源編程模式，在施行預(yù)定次數(shù)的連續(xù)擦除周期之前，接續(xù)地將電荷存儲(chǔ)于這樣的列內(nèi)的各存儲(chǔ)單元的各源極電荷捕獲區(qū)域和各漏極電荷捕獲區(qū)域中至少一次。
為了能較佳地了解本發(fā)明，以及其它的和進(jìn)一步的目的，可參照下列的說(shuō)明，并結(jié)合附圖。本發(fā)明的范圍提出于所附的權(quán)利要求中。


圖1為現(xiàn)有技術(shù)中已知的電荷捕獲電介質(zhì)閃存單元陣列的剖面示意圖；圖2為依照本發(fā)明一個(gè)實(shí)施例的電荷捕獲電介質(zhì)閃存單元陣列的方塊示意圖；圖3為圖2的電荷捕獲電介質(zhì)閃存單元陣列的剖面示意圖；圖4為表示陣列控制電路的示例操作的狀態(tài)機(jī)視圖；圖5a為表示依照本發(fā)明的第一示例的無(wú)源存儲(chǔ)單元編程模式的表；圖5b為表示依照本發(fā)明的第二示例的無(wú)源存儲(chǔ)單元編程模式的表；圖6a為表示依照本發(fā)明的第一替代示例的無(wú)源存儲(chǔ)單元編程模式的表；以及圖6b為表示依照本發(fā)明的第二替代示例的無(wú)源存儲(chǔ)單元編程模式的表。
具體實(shí)施例方式
現(xiàn)將參照附圖而詳細(xì)地說(shuō)明本發(fā)明。在各附圖中，相同的參考標(biāo)記用來(lái)表示相同的組件。而且，附圖并非按比例繪制，為了清楚顯示的目的而刻意地將一些特征結(jié)構(gòu)的尺寸繪得較大些。
圖2以方塊圖的形式顯示一個(gè)非易失性電荷捕獲電介質(zhì)閃存單元系統(tǒng)30的示例實(shí)施例。系統(tǒng)30包括制造于晶體半導(dǎo)體襯底上的非易失性電荷捕獲存儲(chǔ)單元48的陣列40和陣列控制電路62。
非易失性電荷捕獲電介質(zhì)閃存單元48的陣列40配置成矩陣格式，這些存儲(chǔ)單元48以垂直的列45a至45h以及正交的水平行43a至43h的方式排列。在列45內(nèi)的各存儲(chǔ)單元48與在相同列45中的另一個(gè)存儲(chǔ)單元48共享相同的溝道區(qū)域和二條位線擴(kuò)散區(qū)49。二條位線49鄰接于溝道區(qū)50并與溝道區(qū)50形成結(jié)(圖3中)。在行43內(nèi)的各存儲(chǔ)單元48與在相同行43中的其它的存儲(chǔ)單元48共享相同的半導(dǎo)體字線47或柵極。
圖3表示分享共享字線47的非易失性存儲(chǔ)單元48的單一行43的剖面圖。配合圖2參照?qǐng)D3，應(yīng)了解到多晶硅字線47在行43內(nèi)于各存儲(chǔ)單元48上形成控制柵極60。各位線擴(kuò)散區(qū)49與溝道區(qū)域50有相反的半導(dǎo)體導(dǎo)電性，而使得各位線擴(kuò)散區(qū)49與二個(gè)溝道區(qū)域50形成半導(dǎo)體結(jié)，而位線擴(kuò)散區(qū)49位于該二個(gè)溝道區(qū)域50之間。對(duì)于二列45中各存儲(chǔ)單元，各位線擴(kuò)散區(qū)49形成源極區(qū)域和/或漏極區(qū)域，該二列45由鄰接到位線擴(kuò)散區(qū)49的二個(gè)溝道區(qū)50所界定。例如，位線擴(kuò)散區(qū)49c分別與列45b與45c的各溝道區(qū)域50b與50c形成結(jié)。在此示例實(shí)施例中，各存儲(chǔ)單元48為n型金屬氧化物半導(dǎo)體(n-mos)器件。在如此情況，各溝道區(qū)域50為用譬如硼的空穴施主摻雜質(zhì)輕微注入的晶體硅的p型半導(dǎo)體，而各位線擴(kuò)散區(qū)49為用譬如砷的電子施主摻雜質(zhì)注入的譬如晶體硅的n型半導(dǎo)體。關(guān)于各存儲(chǔ)單元48，溝道區(qū)域50上為可包含二氧化硅的第一絕緣層(或隧道層)54。隧道層54的厚度可在約50埃()至約150埃的范圍內(nèi)。更窄范圍的實(shí)施例包括隧道層54的厚度約在60埃至約90埃的范圍內(nèi)，以及甚至更窄者，隧道層54的厚度約在70埃至約80埃的范圍內(nèi)。
在隧道層之上為電荷捕獲層56，該電荷捕獲層56包括源極電荷捕獲區(qū)域或源極位62和漏極電荷捕獲區(qū)域或漏極位64，用于存儲(chǔ)表示為未經(jīng)編程狀態(tài)的中性電荷，和表示為編程狀態(tài)的負(fù)電荷。電荷捕獲層56可包括具有適合電荷捕獲性質(zhì)的氮化物，并可具有約為20埃至100埃的厚度。在示例實(shí)施例中，氮化物可選自由Si2N4、Si3N4和SiOXN4所組成的群組中。
在電荷捕獲層56之上為上電介質(zhì)層58。上電介質(zhì)層58可以是二氧化硅或者可以是具有介電常數(shù)大于二氧化硅的介電常數(shù)的材料(例如，高K材料)。在較佳實(shí)施例中，高K材料可以選自由Al2O3、HfSixOy、HfO2、ZrO2、和ZrSixOy以及具有相似高介電常數(shù)的其它材料所組成的群組中。若上電介質(zhì)層58為二氧化硅，則層58的厚度可以約為60埃至100埃?；蚩扇《羯想娊橘|(zhì)層58為高介電常數(shù)的材料，則其電厚度可以約為60埃至100埃，而其實(shí)際的厚度可以在約70埃至130埃范圍內(nèi)。具有更窄范圍的實(shí)施例包括上電介質(zhì)層58的厚度約在80埃至約120埃的范圍內(nèi)，以及甚至更窄者，上電介質(zhì)層58的厚度約在90埃至約100埃的范圍內(nèi)。
在上電介質(zhì)層58之上的是字線47，該字線47形成了在行43內(nèi)各存儲(chǔ)單元48上的柵極60。在示例實(shí)施例中，柵極60可包括厚度約為4,000埃的多晶硅。字線47連接至字線控制電路46。
再回頭參照?qǐng)D2，陣列控制電路62包括字線控制電路46、位線控制電路44、電流傳感器電路66、無(wú)源存儲(chǔ)單元編程模式產(chǎn)生器電路32、存儲(chǔ)單元編程控制電路34、存儲(chǔ)單元讀取控制電路36、陣列擦除控制電路38、分壓器電路64、到正操作電源(Vc)的耦合70、到負(fù)操作電源(-Vc)的耦合71、和到接地的耦合68。
如前的討論，在陣列內(nèi)的某些列由于不適當(dāng)?shù)臄?shù)據(jù)保留或不適當(dāng)?shù)牟僮鞫梢詾闊o(wú)源式。如前面所討論，當(dāng)存儲(chǔ)單元的柵極被高偏壓以選擇讀取有源列中的有源存儲(chǔ)單元，該有源存儲(chǔ)單元與無(wú)源存儲(chǔ)單元共享相同的字線時(shí)，無(wú)源列存儲(chǔ)單元的連續(xù)擦除能導(dǎo)致過(guò)擦除和在二條位線之間的漏電流。
無(wú)源存儲(chǔ)單元編程模式示例的揭示無(wú)源存儲(chǔ)單元編程模式產(chǎn)生器32產(chǎn)生可由編程控制電路34所使用的無(wú)源存儲(chǔ)單元編程模式，該編程控制電路34用來(lái)周期性地編程(例如，將電荷存入)無(wú)源列的存儲(chǔ)單元48(或若存儲(chǔ)單元48為單一位存儲(chǔ)單元時(shí)，則為單一電荷捕獲區(qū)域)的各源極電荷捕獲區(qū)域62和各漏極電荷捕獲區(qū)域64，以防止過(guò)擦除。
在一個(gè)簡(jiǎn)單實(shí)施例中，無(wú)源存儲(chǔ)單元編程模式僅識(shí)別在至少二條邊鄰有源列的無(wú)源列(一個(gè)無(wú)源列區(qū)塊)中各存儲(chǔ)單元的各源極電荷捕獲區(qū)域62和各漏極電荷捕獲區(qū)域64。當(dāng)如此情況時(shí)，編程控制電路34在各擦除周期之間將編程各存儲(chǔ)單元。舉例而言，若列45c、45d、45e、和45f為無(wú)源列，無(wú)源列45c和45f分別各邊鄰有源列45b和45g。如此情況，列45c可以稱(chēng)的為第一無(wú)源列45c；列45f可以稱(chēng)的為第二無(wú)源列45f；和列45d和45e可以稱(chēng)的為中央無(wú)源列45d、45e。
圖5a表示了用于無(wú)源存儲(chǔ)單元列的簡(jiǎn)單無(wú)源存儲(chǔ)單元編程模式101。配合圖2和3參照?qǐng)D5a，無(wú)源存儲(chǔ)單元列的示例包括列45c至45f。列45c為第一無(wú)源列，邊鄰于有源列45b，列45f為第二無(wú)源列，邊鄰于有源列45g，各列45d和45e為中央無(wú)源列。
在第一無(wú)源列45c中的各存儲(chǔ)單元48a至48n和在第二無(wú)源列45f中的各存儲(chǔ)單元48a至48n包括在無(wú)源存儲(chǔ)單元編程模式101中，如由各子列(sub column)62(表示源極電荷捕獲區(qū)域62)和子列64(表示漏極電荷捕獲區(qū)域64)中的“p”所指示。在執(zhí)行擦除周期之前，此種無(wú)源存儲(chǔ)單元編程模式101應(yīng)用于編程在第一和第二無(wú)源列45c和45f內(nèi)的各存儲(chǔ)單元48，以防止這樣的無(wú)源存儲(chǔ)單元的耗盡和在讀取周期期間的漏電流。
在第一局部實(shí)施例100中，在中央無(wú)源列45d、45e內(nèi)的存儲(chǔ)單元48并不包括于模式101中，而因此在擦除周期之前并未被編程。
在第二局部實(shí)施例102中，在中央無(wú)源列45d、45e內(nèi)的各存儲(chǔ)單元48a至48n包含于模式101中，而因此在擦除周期之前被編程。應(yīng)了解到中央無(wú)源列45d、45e可被編程或預(yù)先設(shè)定至任何模式的狀況。也應(yīng)了解到中央無(wú)源列45d、45e可邏輯上與有源列和第一和第二無(wú)源列45c和45f隔離，而使得中央無(wú)源列45d、45e的編程和擦除與有源列以及該第一和第二無(wú)源列45c和45f的編程和擦除周期無(wú)關(guān)。更具體地，對(duì)于中央無(wú)源列45d、45e的邏輯存取路徑可與有源列和該第一和第二無(wú)源列45c和45f的邏輯存取路徑分離。
圖5b為表示無(wú)源存儲(chǔ)單元編程模式101′的替代實(shí)施例。除了直接鄰接于有源列的源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64包含在模式101′內(nèi)而因此在擦除周期之前被編程之外，編程模式101′與相對(duì)圖5a討論的編程模式101類(lèi)似。
舉例而言，第一無(wú)源列45c的源極電荷捕獲區(qū)域62鄰接于有源列45b。因此第一無(wú)源列45c的源極電荷捕獲區(qū)域62包含于模式101′內(nèi)，如在此列中“p”所表示，而漏極電荷捕獲區(qū)域64并未包含于101′內(nèi)。
同樣地，第二無(wú)源列45f的漏極電荷捕獲區(qū)域64鄰接于有源列45g。因此第二無(wú)源列45f的漏極電荷捕獲區(qū)域64包含于模式101′內(nèi)，而源極電荷捕獲區(qū)域62并未包含于101′內(nèi)。
另一無(wú)源存儲(chǔ)單元編程模式的揭示如上的討論，執(zhí)行本發(fā)明的較佳系統(tǒng)包括編程無(wú)源列內(nèi)的所有的存儲(chǔ)單元，該無(wú)源列邊鄰有源列，以防止在讀取有源列內(nèi)各存儲(chǔ)單元期間經(jīng)由無(wú)源列內(nèi)的任何存儲(chǔ)單元而漏電流。然而，能想象得到達(dá)成本發(fā)明的結(jié)果的較佳方法是周期編程無(wú)源列內(nèi)的存儲(chǔ)單元，而使得無(wú)源列內(nèi)的各無(wú)源存儲(chǔ)單元每隔二個(gè)擦除周期或每隔三個(gè)擦除周期被編程。因此，圖6a和圖6b的無(wú)源存儲(chǔ)單元編程模式，雖然可能并非是最佳的編程模式，但是仍在本發(fā)明的范圍內(nèi)。
圖6a表示無(wú)源存儲(chǔ)單元編程模式103的替代實(shí)施例。編程模式103包括第一編程模式(或第一周期)103a和第二編程模式(或第二周期)103b。無(wú)源存儲(chǔ)單元的編程可于模式103a和模式103b之間替換。
第一無(wú)源列45c和第二無(wú)源列45f的各存儲(chǔ)單元48a至48n的各源極電荷捕獲區(qū)域62包括在第一周期103a中。第一無(wú)源列45c和第二無(wú)源列45f的各存儲(chǔ)單元48a至48n的各漏極電荷捕獲區(qū)域64包括在第二周期103b中。相似的二周期模式可施行于中央無(wú)源列45d、45e。
圖6b中顯示了第二替代及更復(fù)雜的無(wú)源存儲(chǔ)單元編程模式104的實(shí)施例。編程模式104包括三個(gè)序列交替(或周期)的編程模式104a、104b、和104c，而使得無(wú)源列內(nèi)僅三分之一的存儲(chǔ)單元48a至48n在各擦除周期之間被編程，但各無(wú)源列內(nèi)的所有的存儲(chǔ)單元48a至48n在接受三次連續(xù)的擦除周期之前，先經(jīng)過(guò)編程周期。更具體地，第一無(wú)源列45c內(nèi)的各存儲(chǔ)單元48a至48n僅被識(shí)別用于在三個(gè)存儲(chǔ)單元組104a、104b、和104c其中之一中進(jìn)行編程。僅有一個(gè)存儲(chǔ)單元組(以交替方式選擇)于連續(xù)的擦除周期之間被編程。相同的系統(tǒng)可應(yīng)用于第二無(wú)源列45f，并可應(yīng)用于中央無(wú)源列45d、45e。
以如此的二個(gè)替代實(shí)施例，中央無(wú)源列可編程或預(yù)先設(shè)定至任何模式，并且中央無(wú)源列可在分離的邏輯存取路徑上與有源列和第一和第二無(wú)源列邏輯上隔離，使得中央無(wú)源列的編程和擦除與有源列和該第一和第二無(wú)源列的編程和擦除周期無(wú)關(guān)。
回頭參照?qǐng)D2和圖3，字線控制電路46依照由編程控制電路34、讀取控制電路36、和擦除控制電路38所提供的信號(hào)而選擇性地將各字線47a至47h連接至由分壓器64所提供的電壓(或至接地)。這些信號(hào)分別提供選擇性地編程、選擇性地讀取、和以整體方式擦除陣列40內(nèi)的存儲(chǔ)單元48。
位線控制電路44依照由編程控制電路34、讀取控制電路36、和擦除控制電路38所提供的信號(hào)而選擇性地將各位線擴(kuò)散區(qū)49a至49h連接至由分壓器64所提供的電壓或連接至電流傳感器電路66。同樣的，這些信號(hào)分別提供選擇性地編程、選擇性地讀取、和以整體方式擦除陣列40內(nèi)的存儲(chǔ)單元48。
電流傳感器電路66可利用已知的電路來(lái)感測(cè)在通過(guò)位線控制電路44連接到電流傳感器電路66的所選擇的位線上的電流。當(dāng)適當(dāng)?shù)碾娢煌ㄟ^(guò)陣列控制電路62連接至適當(dāng)?shù)淖志€47和位線49以讀取所選擇的電荷捕獲區(qū)域時(shí)，所感測(cè)的電流代表源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64的所選擇的其中之一的編程狀態(tài)，將在此處詳細(xì)說(shuō)明。
配合圖2和圖3參照?qǐng)D4而作簡(jiǎn)要說(shuō)明，陣列控制電路62操作于三種狀態(tài)編程狀態(tài)76，在此狀態(tài)電荷選擇性地存儲(chǔ)于所選擇的存儲(chǔ)單元48其中之一的源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64；讀取狀態(tài)78，在此狀態(tài)檢測(cè)所選擇的存儲(chǔ)單元48其中之一的源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域62所存儲(chǔ)的電荷，以再現(xiàn)原本存儲(chǔ)于此電荷捕獲區(qū)域中的數(shù)據(jù)；和擦除狀態(tài)78，在此狀態(tài)于編程狀態(tài)76中重新編程之前，先去除存儲(chǔ)于一個(gè)或多個(gè)存儲(chǔ)單元48的電荷捕獲區(qū)域62或64中的電荷。
當(dāng)在編程狀態(tài)76時(shí)，編程控制電路45控制字線控制電路46和位線控制電路44的操作，使得將選擇的電壓連接至各字線47和各位線49，以依照將存儲(chǔ)于陣列40中的數(shù)據(jù)而選擇地編程在至少一個(gè)有源列48內(nèi)的各存儲(chǔ)單元48，以及依照由無(wú)源存儲(chǔ)單元編程模式電路32所提供的無(wú)源存儲(chǔ)單元編程模式而選擇地編程在至少一個(gè)無(wú)源列內(nèi)的各存儲(chǔ)單元48。
在選擇將要編程的存儲(chǔ)單元48內(nèi)，通過(guò)使用熱電子注入技術(shù)將電子注入至源極電荷捕獲區(qū)域62，而編程源極電荷捕獲區(qū)域62。更具體地，編程控制電路45提供陣列控制電路62以將位線49和字線47連接至不同的電位(由分壓器64所提供)，以在施加高電壓于控制柵極時(shí)，能供應(yīng)高源極至漏極偏壓。舉例而言，此種情況可參考存儲(chǔ)單元48b，通過(guò)位線控制電路44將表示為存儲(chǔ)單元48b的漏極區(qū)域的位線49c接地，并將表示為存儲(chǔ)單元48b的源極區(qū)域的位線49b接至約5伏特電位而完成。同時(shí)，字線控制電路46將表示為存儲(chǔ)單元48b的控制柵極60的所選擇的字線47連接至約10伏特，而將非選擇的字線(例如，未選用的字線)連接至地或小的負(fù)電壓，以防止穿通(punch-through)漏電流流經(jīng)與選擇的存儲(chǔ)單元48b共享相同的列的非選擇的存儲(chǔ)單元?？刂茤艠O60上的電壓將溝道區(qū)域50b反向，而高源極至漏極偏壓吸取并加速電子從漏極區(qū)域49c進(jìn)入溝道區(qū)域50b朝向源極區(qū)域49b。
電子的4.5eV至5eV的能量增益足夠越過(guò)于溝道區(qū)域50b和隧道層54b界面處的3.1eV至3.5eV的能障。當(dāng)電子加速朝向源極區(qū)域49b的時(shí)候，控制柵極60b上的高電壓所產(chǎn)生的電場(chǎng)，重新將電子導(dǎo)向源極電荷捕獲區(qū)域62b。這些橫過(guò)界面進(jìn)入源極電荷捕獲區(qū)域62b的電子保持捕獲于電荷捕獲層56b內(nèi)，用于后來(lái)的讀取之用。
同樣地，通過(guò)使用熱電子注入技術(shù)將電子注入至漏極電荷捕獲區(qū)域64，而編程漏極電荷捕獲區(qū)域64。更具體地，陣列控制電路62連接位線49和字線47至不同的電位，以在施加高電壓于控制柵極60時(shí)，能供應(yīng)高的漏極至源極偏壓。舉例而言，此種情況可再參考存儲(chǔ)單元48b，通過(guò)位線控制電路44將表示為存儲(chǔ)單元48b的源極區(qū)域的位線49b接地，并將表示為存儲(chǔ)單元48b的漏極區(qū)域的位線49c接至約5伏特電位而完成。同時(shí)，字線控制電路46將表示為控制柵極60的所選擇的字線47連接至約10伏特，而將非選擇的字線連接至地或小的負(fù)電壓。再者，控制柵極60上的電壓將溝道區(qū)域50b反向，而高漏極至源極偏壓吸取并加速電子從源極區(qū)域49b進(jìn)入溝道區(qū)域50b朝向漏極區(qū)域49c。
再次，電子的4.5eV至5eV的能量增益足夠越過(guò)于溝道區(qū)域50b和隧道層54b界面處的3.1eV至3.5eV的能障。當(dāng)電子加速朝向漏極區(qū)域52c的時(shí)候，控制柵極60b上的高電壓所產(chǎn)生的電場(chǎng)，重新將電子導(dǎo)向漏極電荷捕獲區(qū)域64b。
當(dāng)在擦除狀態(tài)74，擦除控制電路48控制字線控制電路46和位線控制電路44的操作，使得選擇的電壓連接至各字線47和各位線49，以擦除在陣列40內(nèi)的各存儲(chǔ)單元48。擦除控制電路48可提供位線控制電路44(和字線控制電路46)以將位線49(和字線47)連接至適當(dāng)?shù)碾娢?，使得可通過(guò)使用熱電子注入技術(shù)或?qū)㈦娮訌碾姾刹东@層56穿隧入柵極60或襯底42的任何其中一種技術(shù)，將多個(gè)存儲(chǔ)單元的源極電荷捕獲區(qū)域62和漏極電荷捕獲區(qū)域64擦除。此二種技術(shù)在本領(lǐng)域?yàn)橐阎摹?br> 當(dāng)在讀取狀態(tài)78時(shí)，讀取控制電路36控制字線控制電路46和位線控制電路44的操作，使得選擇的電壓被連接至各字線47和各位線49，以選擇地讀取(例如，檢測(cè)存在的存儲(chǔ)電荷)在至少一個(gè)有源列48內(nèi)的各存儲(chǔ)單元48的各源極電荷捕獲區(qū)域62和各漏極電荷捕獲區(qū)域64，以再現(xiàn)原本存儲(chǔ)于其中的數(shù)據(jù)。
應(yīng)了解到在源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64內(nèi)存在的捕獲電子影響在這樣的電荷捕獲區(qū)域下方的溝道區(qū)域50內(nèi)的耗盡。當(dāng)如此情況時(shí)，在源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64中存在的捕獲電子影響場(chǎng)效應(yīng)晶體管(FET)的閾值電壓，該場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)特征在于具有控制柵極60、作用為源極區(qū)域的位線擴(kuò)散區(qū)49、和作用為漏極區(qū)域的位線擴(kuò)散區(qū)49。因此，可“讀取”雙位存儲(chǔ)單元48的各位，或更具體地，存儲(chǔ)于各源極電荷捕獲區(qū)域62和漏極電荷捕獲區(qū)域64內(nèi)存在的電子可通過(guò)FET的操作而加以檢測(cè)。
更具體地，可通過(guò)施加正電壓于控制柵極60，施加較小的正電壓于作用為漏極區(qū)域的位線，并將作用為源極區(qū)域的位線接地，而檢測(cè)存儲(chǔ)于源極電荷捕獲區(qū)域62內(nèi)存在的電子。然后在作用為漏極區(qū)域的位線，測(cè)量電流的流動(dòng)。假設(shè)以適當(dāng)?shù)碾妷汉烷撝祦?lái)測(cè)量(和假設(shè)沒(méi)有漏電流從與所選擇的存儲(chǔ)單元48同一行內(nèi)的相鄰接于該存儲(chǔ)單元48的存儲(chǔ)單元流出，并假設(shè)沒(méi)有漏電流從與所選擇的存儲(chǔ)單元48同一列內(nèi)的相鄰接于該存儲(chǔ)單元48的存儲(chǔ)單元流出)，若有電子捕獲于源極電荷捕獲區(qū)域62內(nèi)，則在此包含漏極區(qū)域的位線上測(cè)量不到電流(或至少測(cè)量不到高于閾值的電流)。否則，若源極電荷捕獲區(qū)域62充以中性電荷(例如，沒(méi)有捕獲的電子)，則有可測(cè)量到的電流流入用作為漏極區(qū)域的位線。同樣地，可用相同的方法，檢測(cè)存儲(chǔ)于漏極電荷捕獲區(qū)域64中存在的捕獲電子，并僅使用作為源極區(qū)域的位線和用作為漏極區(qū)域的位線反向。
應(yīng)了解到來(lái)自無(wú)源列45中的并鄰接于選擇的存儲(chǔ)單元的臨接存儲(chǔ)單元48的漏電流，可能影響到正確的讀取，而本發(fā)明所揭示的技術(shù)用于確保在這樣的無(wú)源列中的此等存儲(chǔ)單元并沒(méi)有因?yàn)檫^(guò)擦除而遭受到漏電流。
雖然本發(fā)明已用某些較佳實(shí)施例而作了顯示和說(shuō)明，但是很顯然的對(duì)于本領(lǐng)域技術(shù)人員而言，在閱讀并了解本說(shuō)明書(shū)后，可作等效的替換和修飾。例如，雖然已顯示存儲(chǔ)單元陣列為形成于硅襯底上的實(shí)質(zhì)平面的構(gòu)造，但應(yīng)了解到本發(fā)明揭示的技術(shù)可應(yīng)用于平面、鰭狀構(gòu)形，和其它可形成于適當(dāng)?shù)陌雽?dǎo)體襯底(例如，包括有體硅半導(dǎo)體襯底、絕緣體上硅(SOI)半導(dǎo)體襯底、藍(lán)寶石上硅(SOS)半導(dǎo)體襯底、和由本領(lǐng)域已知的其它材料形成的半導(dǎo)體襯底)上的電荷捕獲電介質(zhì)閃存單元構(gòu)造。本發(fā)明包括所有的如此的等效替代和修飾，并僅受下列權(quán)利要求所限制。
權(quán)利要求
1.一種在非易失性存儲(chǔ)單元陣列內(nèi)存儲(chǔ)數(shù)據(jù)模式和再現(xiàn)該數(shù)據(jù)模式的方法，該陣列包括第一有源列的存儲(chǔ)單元，鄰接第一無(wú)源列的存儲(chǔ)單元，并與該第一無(wú)源列的存儲(chǔ)單元共享一條位線，該方法包括將電荷存儲(chǔ)于該第一有源列內(nèi)選擇的多個(gè)該存儲(chǔ)單元內(nèi)，該選擇的多個(gè)存儲(chǔ)單元表示該輸入數(shù)據(jù)模式的一部分；判定無(wú)源存儲(chǔ)單元編程模式，該無(wú)源存儲(chǔ)單元編程模式識(shí)別在該第一無(wú)源列中選擇的將被存儲(chǔ)電荷的多個(gè)存儲(chǔ)單元，以便周期性地將電荷存儲(chǔ)到第一無(wú)源列的該存儲(chǔ)單元中以防止過(guò)擦除；將電荷存儲(chǔ)于該第一無(wú)源列內(nèi)該選擇的多個(gè)該存儲(chǔ)單元內(nèi)；通過(guò)讀取該第一有源列內(nèi)的各存儲(chǔ)單元，再現(xiàn)輸入數(shù)據(jù)模式的部分；將該有源列內(nèi)的所有存儲(chǔ)單元和該無(wú)源列內(nèi)的所有存儲(chǔ)單元，連接到用來(lái)去除存儲(chǔ)的電荷的電壓電位。
2.如權(quán)利要求1所述的方法，其中該無(wú)源存儲(chǔ)單元編程模式是用來(lái)將電荷存儲(chǔ)于該第一無(wú)源列內(nèi)所有的存儲(chǔ)單元上的模式。
3.如權(quán)利要求1所述的方法，其中該無(wú)源存儲(chǔ)單元編程模式是從多個(gè)無(wú)源編程模式中連續(xù)地選擇的模式，該多個(gè)無(wú)源編程模式在施行預(yù)定次數(shù)的連續(xù)擦除周期之前，接續(xù)地使電荷存儲(chǔ)于該第一無(wú)源列內(nèi)的各存儲(chǔ)單元至少一次。
4.如權(quán)利要求1所述的方法，其中該第一無(wú)源列是在無(wú)源列的連續(xù)區(qū)塊內(nèi)，該連續(xù)區(qū)塊進(jìn)一步包括第二無(wú)源列的存儲(chǔ)單元，該第二無(wú)源列鄰接于第二有源列的存儲(chǔ)單元，并與該第二有源列共享一條位線；以及在該第一無(wú)源列與該第二無(wú)源列之間至少有一條額外無(wú)源列的存儲(chǔ)單元；該無(wú)源存儲(chǔ)單元編程模式進(jìn)一步識(shí)別在該第二無(wú)源列內(nèi)選擇的將被存儲(chǔ)電荷的多個(gè)存儲(chǔ)單元，以便周期性地將電荷存儲(chǔ)于該第二無(wú)源列的多個(gè)該存儲(chǔ)單元中以防止過(guò)擦除；該方法進(jìn)一步包括將電荷存儲(chǔ)于該第二有源列內(nèi)選擇的多個(gè)該存儲(chǔ)單元內(nèi)，該選擇的多個(gè)存儲(chǔ)單元表示該輸入數(shù)據(jù)模式的第二部分；將電荷存儲(chǔ)于該第二無(wú)源列內(nèi)該選擇的多個(gè)該存儲(chǔ)單元內(nèi)；通過(guò)讀取該第二有源列內(nèi)的各存儲(chǔ)單元，再現(xiàn)該輸入數(shù)據(jù)模式的該第二部分；以及其中將該第一有源列和該第一無(wú)源列內(nèi)的所有存儲(chǔ)單元連接到用來(lái)去除存儲(chǔ)的電荷的電壓電位的該步驟進(jìn)一步包括，同時(shí)將該第二有源列、該第二無(wú)源列、和該至少一條額外列內(nèi)的所有的存儲(chǔ)單元連接至這些電壓電位。
5.如權(quán)利要求4所述的方法，其中該無(wú)源編程模式是用來(lái)將電荷存儲(chǔ)于該第一無(wú)源列與該第二無(wú)源列內(nèi)所有的存儲(chǔ)單元上的模式。
6.如權(quán)利要求5所述的方法，其中該無(wú)源編程模式進(jìn)一步用于將電荷存儲(chǔ)于該至少一條額外無(wú)源列內(nèi)的這些存儲(chǔ)單元的至少一部分。
7.如權(quán)利要求6所述的方法，其中將電荷存儲(chǔ)于該至少一條額外的無(wú)源列內(nèi)的這些存儲(chǔ)單元的至少一部分與將電荷存儲(chǔ)于該第一無(wú)源列與該第二無(wú)源列內(nèi)的所有的存儲(chǔ)單元無(wú)關(guān)。
8.如權(quán)利要求4所述的方法，其中該無(wú)源編程模式是從多個(gè)無(wú)源編程模式中連續(xù)地選擇的模式，該多個(gè)無(wú)源編程模式在施行預(yù)定次數(shù)的連續(xù)擦除周期只前，接續(xù)地使電荷存儲(chǔ)于該第一無(wú)源列和該第二無(wú)源列內(nèi)的各存儲(chǔ)單元至少一次。
9.如權(quán)利要求8所述的方法，其中該無(wú)源編程模式進(jìn)一步用于將電荷存儲(chǔ)于該至少一條額外無(wú)源列內(nèi)的這些存儲(chǔ)單元的至少一部分。
10.一種用來(lái)存儲(chǔ)數(shù)據(jù)模式和再現(xiàn)該數(shù)據(jù)模式的非易失性存儲(chǔ)單元陣列，該陣列包括半導(dǎo)體襯底；在該襯底內(nèi)的多個(gè)平行和間隔開(kāi)的位線擴(kuò)散區(qū)，以在這些位線擴(kuò)散區(qū)之間界定間隔開(kāi)的多個(gè)垂直溝道區(qū)域；位于該襯底上并用絕緣體薄膜、電荷存儲(chǔ)區(qū)域、和第二絕緣體薄膜與該襯底隔離的多條平行間隔開(kāi)的半導(dǎo)體字線，這些字線垂直于位線擴(kuò)散區(qū)，并在字線和溝道區(qū)域的各交叉處形成存儲(chǔ)單元；用于判定無(wú)源存儲(chǔ)單元編程模式的裝置，該無(wú)源存儲(chǔ)單元編程模式識(shí)別在第一無(wú)源列中選擇的多個(gè)存儲(chǔ)單元，該第一無(wú)源列包括由多個(gè)垂直溝道區(qū)域的其中第一單個(gè)與各多條字線的交叉處所形成的其中將被存儲(chǔ)電荷的這些存儲(chǔ)單元，以便周期性地存儲(chǔ)電荷于該第一無(wú)源列的該存儲(chǔ)單元中以防止過(guò)擦除；陣列控制電路，連接至各位線擴(kuò)散區(qū)和連接至各字線，以及包括編程電路，用來(lái)將各位線擴(kuò)散區(qū)和各字線連接至編程電位，以便將電荷存儲(chǔ)于第一有源列內(nèi)所選擇的多個(gè)存儲(chǔ)單元內(nèi)，該第一有源列包括由多個(gè)垂直溝道區(qū)域中的第二單個(gè)與各多條字線的交叉處所形成的這些存儲(chǔ)單元，該多個(gè)垂直溝道區(qū)域的第二單個(gè)鄰接于該多個(gè)垂直溝道區(qū)域中的該第一單個(gè)，該選擇的多個(gè)存儲(chǔ)單元表示數(shù)據(jù)模式的一部分；以及將電荷存儲(chǔ)于該第一無(wú)源列中所選擇的多個(gè)存儲(chǔ)單元；讀取電路，用來(lái)將各位線擴(kuò)散區(qū)和各字線連接至編程電位，以便通過(guò)讀取在該第一有源列內(nèi)的各存儲(chǔ)單元而再現(xiàn)該輸入數(shù)據(jù)模式的部分；擦除電路，用來(lái)將該有源列的該存儲(chǔ)單元和該無(wú)源列的該存儲(chǔ)單元內(nèi)的所有存儲(chǔ)單元，連接到用來(lái)去除存儲(chǔ)的電荷的擦除電壓電位。
11.如權(quán)利要求10所述的陣列，其中該無(wú)源存儲(chǔ)單元編程模式是用于將電荷存儲(chǔ)于該第一無(wú)源列內(nèi)所有的存儲(chǔ)單元的模式。
12.如權(quán)利要求10所述的陣列，其中該無(wú)源存儲(chǔ)單元編程模式是從多個(gè)無(wú)源編程模式中連續(xù)地選擇的模式，該多個(gè)無(wú)源編程模式在施行預(yù)定次數(shù)的連續(xù)擦除周期之前，接續(xù)地使電荷存儲(chǔ)在該第一無(wú)源列內(nèi)的各存儲(chǔ)單元至少一次。
13.如權(quán)利要求10所述的陣列，其中該第一無(wú)源列是在無(wú)源列的連續(xù)區(qū)塊內(nèi)，該連續(xù)區(qū)塊進(jìn)一步包括第二無(wú)源列的存儲(chǔ)單元，該第二無(wú)源列鄰接于第二有源列的存儲(chǔ)單元；以及在該第一無(wú)源列與該第二無(wú)源列之間至少有一條額外無(wú)源列的存儲(chǔ)單元；該無(wú)源存儲(chǔ)單元編程模式進(jìn)一步識(shí)別在該第二無(wú)源列內(nèi)選擇的其中將被存儲(chǔ)電荷的多個(gè)存儲(chǔ)單元，以便周期性地將電荷存儲(chǔ)于該第二無(wú)源列的該存儲(chǔ)單元中以防止過(guò)擦除；該編程電路進(jìn)一步提供將電荷存儲(chǔ)于該第二有源列內(nèi)選擇的多個(gè)該存儲(chǔ)單元內(nèi)，該選擇的多個(gè)存儲(chǔ)單元表示該數(shù)據(jù)模式的第二部分；將電荷存儲(chǔ)于該第二無(wú)源列內(nèi)該選擇的多個(gè)該存儲(chǔ)單元內(nèi)；該讀取電路進(jìn)一步通過(guò)讀取該第二有源列內(nèi)的各存儲(chǔ)單元，而再現(xiàn)該輸入數(shù)據(jù)模式的該第二部分；以及該擦除電路進(jìn)一步將該第二有源列、該第二無(wú)源列、和該至少一條額外列內(nèi)的所有的存儲(chǔ)單元連接到擦除電壓電位。
14.如權(quán)利要求13所述的陣列，其中該無(wú)源編程模式是用于將電荷存儲(chǔ)在該第一無(wú)源列和該第二無(wú)源列內(nèi)所有的存儲(chǔ)單元的模式。
15.如權(quán)利要求14所述的陣列，其中該無(wú)源編程模式進(jìn)一步用于將電荷存儲(chǔ)在該至少一條額外無(wú)源列內(nèi)的這些存儲(chǔ)單元的至少一部分。
16.如權(quán)利要求15所述的陣列，其中將電荷存儲(chǔ)在該至少一條額外的無(wú)源列內(nèi)的這些存儲(chǔ)單元的至少一部分與將電荷存儲(chǔ)于該第一無(wú)源列與該第二無(wú)源列內(nèi)的所有的存儲(chǔ)單元無(wú)關(guān)。
17.如權(quán)利要求13所述的陣列，其中該無(wú)源編程模式是從多個(gè)無(wú)源編程模式中連續(xù)地選擇的模式，該多個(gè)無(wú)源編程模式在施行預(yù)定次數(shù)的連續(xù)擦除周期之前，接續(xù)地使電荷存儲(chǔ)于該第一無(wú)源列與第二無(wú)源列內(nèi)的各存儲(chǔ)單元至少一次。
18.如權(quán)利要求17所述的陣列，其中該無(wú)源編程模式進(jìn)一步用于將電荷存儲(chǔ)于該至少一條額外無(wú)源列內(nèi)的這些存儲(chǔ)單元的至少一部分。
全文摘要
一種在包含了有源列(45b)與(45g)和無(wú)源(例如，有缺陷的)列(46c)與(45f)的存儲(chǔ)單元(48)的陣列(30)內(nèi)存儲(chǔ)數(shù)據(jù)模式與再現(xiàn)該數(shù)據(jù)模式的方法，包括在該有源列(45b)和(45g)內(nèi)存儲(chǔ)該數(shù)據(jù)模式。確認(rèn)無(wú)源存儲(chǔ)單元編程模式(32)。該無(wú)源存儲(chǔ)單元編程模式(32)識(shí)別在無(wú)源列(45c)和(45f)中所有的或選擇的多個(gè)存儲(chǔ)單元(48)，以將電荷存儲(chǔ)在這些存儲(chǔ)單元(48)中，以便周期性地將電荷存儲(chǔ)于這些存儲(chǔ)單元(48)中，防止在整體擦除期間過(guò)擦除和漏電至有源存儲(chǔ)單元(48)中。
文檔編號(hào)G11C16/04GK1745434SQ200480003139
公開(kāi)日2006年3月8日 申請(qǐng)日期2004年1月8日 優(yōu)先權(quán)日2003年1月29日
發(fā)明者E·夏, D·G·漢密爾頓, M-H·謝, E·朗寧, E·阿吉明, 陳伯伶, M·W·倫道夫, 何毅 申請(qǐng)人:先進(jìn)微裝置公司