專利名稱：串聯(lián)rom單元及其讀取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及串聯(lián)ROM單元的印制電路板版圖設(shè)計(jì)及讀取方法。
背景技術(shù)：
在集成電路設(shè)計(jì)中，對(duì)于存儲(chǔ)器而言，提高存儲(chǔ)密度，降低單位信息的存儲(chǔ)成本即減少面積是永恒的追求，特別是在先進(jìn)工藝條件下(如40nm及以下工藝)，由于工藝規(guī)則的限制，ROM單元面積無法做到跟隨工藝尺寸成比例縮小，單位信息的存儲(chǔ)面積偏大。傳統(tǒng)的ROM單元采用背靠背的畫法，即共用源端VSS，如圖1所示為傳統(tǒng)背景技術(shù)一中的ROM單元的電路圖，其包括兩個(gè)采用背靠背畫法的MOS管MOSlI，M0S12，這兩個(gè)MOS管的源端共接于VSS，MOSll和M0S12的漏極接于位線(bit line)BLl上，MOSll的柵極接字線WLlUwordline)，MOS12的柵極接于字線WLlO上。若WLlO選中，則可通過BLl讀取MOS12的存儲(chǔ)信息，若WLll選中，則可通過BLl讀取MOSll的存儲(chǔ)信息。每個(gè)ROM單元只能存儲(chǔ)I比特信息，存儲(chǔ)密度偏低。如圖2所示為與圖1中電路圖相對(duì)應(yīng)的版圖，可以看到，有源區(qū)Sll與多晶硅交疊形成有兩條溝道，也就是MOSl I和M0S12的柵極，分別連接到WLlO和WLl I，有源區(qū)Sll的其余部分為一個(gè)公共源極VSS，兩個(gè)漏極，即MOSll和M0S12的漏極，第二層金屬為字線BLl，將MOSlI和M0S12的漏極連接至BLl，以及5個(gè)孔HlI H15，共用源極VSS上的孔H13用于將M0S11、M0S12的源極共接VSS ;M0S11、MOS12上的孔Hll和孔H14及共用源極的孔H13，用于決定M0S11、M0S12的漏極是否與M0S12、MOSll的源極相連接；BL1上的兩個(gè)孔H12和孔H15用于決定M0S11、M0S12的漏極是否連接至BL1。如果要實(shí)現(xiàn)圖1的電路連接，只需將孔Hll，H13, H14接通即可。圖3所示為背景技術(shù)二中提出的ROM單元實(shí)現(xiàn)方法的電路圖，其中M0S21，M0S22，M0S23 和 M0S24 的柵極分別接字線 WL20，WL21，WL22，WL23，M0S21 源極接 M0S22 漏極，M0S22的源極接M0S23漏極，M0S23的源極接M0S24漏極，而M0S21、M0S22、M0S23、M0S24的源極與漏極分別通過編程實(shí)現(xiàn)與VSS或BL2的連接。圖4所示是與圖3相對(duì)應(yīng)的版圖，從圖中可以看到，兩條第二層金屬，分別用作VSS與BL2 ;有源區(qū)S21和與多晶硅交疊形成有四條溝道，也就是M0S21、M0S22、M0S23、M0S24的柵極，分別連接到字線WL20、WL21、WL22、WL23上；有源區(qū)S21的其余部分，從上往下共包括5條第一層金屬M(fèi)21 M25，依次為M0S21的漏極，M0S21的源極與M0S22的漏極，M0S22的源極與M0S23的漏極，M0S23的源極與M0S24的漏極，以及M0S24的源極，每條第一層金屬上面設(shè)有一個(gè)孔，從上往下依次標(biāo)記為H21 H25，用于決定每個(gè)MOS管的漏極或源極是否與鄰近MOS管的源極或漏極相連，連接VSS或BL決定著該存儲(chǔ)單元的存儲(chǔ)信息，如果要實(shí)現(xiàn)圖3的電路連接，只需將孔H22，H23及H24接通即可。由于背景技術(shù)二中采用了將源端用作編程的技術(shù)，使信息存儲(chǔ)密度大為提高，每個(gè)ROM單元所占用的印制電路板的面積大大減少，然這種版圖在存儲(chǔ)單元較多時(shí)會(huì)很長(zhǎng)， 因此不適合一些情況下的使用要求。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服傳統(tǒng)ROM單元存儲(chǔ)密度較低的缺陷，采用源端可編程技術(shù)，提供一種4個(gè)ROM單元共用源端的集成電路設(shè)計(jì)方案。為實(shí)現(xiàn)上述目的，本發(fā)明提出如下技術(shù)方案:一種串聯(lián)ROM單元，至少包括通過背靠背方式相接的第一存儲(chǔ)單元組和第二存儲(chǔ)單元組，所述第一存儲(chǔ)單元組和第二存儲(chǔ)單元組的結(jié)構(gòu)相同，所述第一存儲(chǔ)單元組包括串聯(lián)連接的第一 MOS管(M0S31)和第二 MOS管(M0S32)，所述第一 MOS管(M0S31)的漏極和第二 MOS管(M0S32)的漏極分別通過可編程的方式連接至第一位線(BL30)和第二位線(BL31)上，所述第一 MOS管(M0S31)和第二 MOS管(M0S32)的柵極分別連接至第一字線(WL30)和第二字線(WL31)上。更進(jìn)一步地，所述第一 MOS管(M0S31)的源極與第二 MOS管(M0S32)的柵極相共接。所述第二存儲(chǔ)單元組包括串聯(lián)連接的第三MOS管(M0S33)和第四MOS管(M0S34)，所述第三MOS管(M0S33)的漏極和第四MOS管(M0S34)的漏極分別通過可編程的方式連接至第二位線(BL31)和第一位線(BL30)上，所述第三MOS管(M0S33)和第四MOS管(M0S34)的柵極分別連接至第三字線(WL32)和第四字線(WL33)上。所述第二 MOS管(M0S32)的源極和第三MOS管(M0S33)的源極共接于VSS。本發(fā)明還提出一種串聯(lián)ROM單元，至少包括通過背靠背方式相接的第一存儲(chǔ)單元組和第二存儲(chǔ)單元組，所述第一存儲(chǔ)單元組和第二存儲(chǔ)單元組的結(jié)構(gòu)相同，所述第一存儲(chǔ)單元組包括串聯(lián)連接的第一 MOS管(M0S31)和第二 MOS管(M0S32)，所述第一 MOS管(M0S31)的漏極和第二 MOS管(M0S32)的漏極分別通過可編程的方式連接至第一位線(BL30)和第二位線(BL31)上，所述第一 MOS管(M0S31)和第二 MOS管(M0S32)的柵極合并連接至第五字線(WL40)上。更進(jìn)一步地，所述第一 MOS管(M0S31)的源極與第二 MOS管(M0S32)的柵極相共接。所述第二存儲(chǔ)單元組包括串聯(lián)連接的第三MOS管(M0S33)和第四MOS管(M0S34)，所述第三MOS管(M0S33)的漏極和第四MOS管(M0S34)的漏極分別通過可編程的方式連接至第二位線(BL31)和第一位線(BL30)上，所述第三MOS管(M0S33)和第四MOS管(M0S34)的柵極合并連接至第六字線(WL41)上。所述第二 MOS管(M0S32)的源極和第三MOS管(M0S33)的源極共接于VSS。本發(fā)明又提出一種串聯(lián)ROM單元的讀取方法，其在讀取第一 MOS管(M0S31)的存儲(chǔ)信息時(shí)，需要同時(shí)打開第一字線(WL30)和第二字線(WL31)，通過第一位線(BL30)讀?。辉谧x取所述第二 MOS管(M0S32)的存儲(chǔ)信息時(shí)，只需打開第二字線(WL31)，通過第二位線(BL31)讀取。其中，所述第一 MOS管(M0S31)上的存儲(chǔ)信息是通過第一位線和第二位線相組合讀取的。本發(fā)明還提出另一種串聯(lián)ROM單元的讀取方法，其在讀取第一 MOS管(M0S31)和第二 MOS管(M0S32)的存儲(chǔ)信息時(shí)，通過第一位線(BL31)和第二位線(BL30)分別讀取或者同時(shí)讀取的方式進(jìn)行讀取的。其中，在同時(shí)讀取時(shí)，通過第一位線(BL30)和第二位線(BL31) —次讀出兩比特的信息。本發(fā)明通過在ROM單元中提供至少兩個(gè)存儲(chǔ)單元組，第一存儲(chǔ)單元組中包括一對(duì)MOS管，采用串聯(lián)連接的方式，一個(gè)MOS管的源極接另一 MOS管的漏極，兩個(gè)MOS管的柵極接至一條字線上，兩個(gè)MOS管的漏極分別連接到兩條位線上，這樣由兩條位線的狀態(tài)就可以區(qū)分出兩比特的信息。第二存儲(chǔ)單元組中的一對(duì)MOS管，連接方式相同與第一存儲(chǔ)單元中的相同，此兩對(duì)MOS管在版圖設(shè)計(jì)中，采用背靠背的畫法，這樣就實(shí)現(xiàn)了 4個(gè)MOS管共用一個(gè)源端VSS。在讀取此串聯(lián)ROM單元所對(duì)應(yīng)信息時(shí)，只需通過兩條位線就可以直接讀取出該兩比特的信息。此外，本發(fā)明中，一對(duì)串聯(lián)MOS管的柵極可共接一條字線，也可以分開成每個(gè)MOS管的柵極接一條字線，再讀取其中一條字線所對(duì)應(yīng)的存儲(chǔ)單元時(shí)，只需將字線打開，通過相應(yīng)的位線來讀取該單元的信息。但由于電路連接方式限制，在讀取另外一條字線所對(duì)應(yīng)單元時(shí)，需同時(shí)將兩條字線打開，通過相應(yīng)的位線讀取該單元信息。也即對(duì)此串聯(lián)ROM單元同時(shí)讀取時(shí)，依次可以讀出一比特信息，兩比特信息需要組合讀取。與現(xiàn)有技術(shù)相比，本發(fā)明所揭示的串聯(lián)ROM單元及其讀取方法，雖然兩條位線只能區(qū)分兩比特信息，其存儲(chǔ)密度并沒有提高，但是由于每個(gè)存儲(chǔ)單元組內(nèi)的2個(gè)MOS管串聯(lián)連接，在背靠背畫法時(shí)，實(shí)現(xiàn)了 4個(gè)MOS管共用一個(gè)源端VSS，減少了由于工藝規(guī)則帶來的空間浪費(fèi)，從而節(jié)約了面積。


圖1是背景技術(shù)一中傳統(tǒng)ROM單元的電路連接示意圖；圖2是與圖1對(duì)應(yīng)的印制電路板版圖的示意圖；圖3是背景技術(shù)二中ROM單元的電路連接示意圖；圖4是與圖3相對(duì)應(yīng)的印制電路板版圖的示意圖；圖5是本發(fā)明較佳實(shí)施例中所揭示的串聯(lián)ROM單元的電路連接示意圖；圖6是本發(fā)明另一實(shí)施例所揭不的串聯(lián)ROM單兀的電路連接不意圖；圖7與圖5相對(duì)應(yīng)的印制電路板版圖的示意圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明的附圖，對(duì)本發(fā)明實(shí)施例的技術(shù)方案進(jìn)行清楚、完整的描述。如圖5示為本發(fā)明所揭示的串聯(lián)ROM單元實(shí)施例一的電路圖，其包括第一存儲(chǔ)單元組和第二存儲(chǔ)單元組共四個(gè)MOS管，分別為M0S31，M0S32，M0S33及M0S34，其中第一存儲(chǔ)單元組包括串聯(lián)連接的M0S31和M0S32，第二存儲(chǔ)單元組包括串聯(lián)連接的M0S33和M0S34，第一存儲(chǔ)單元組和第二存儲(chǔ)單元組內(nèi)的兩個(gè)MOS管串聯(lián)后，又通過背靠背的方式連接在一起，即M0S31、M0S32管的柵極分別連接字線WL30，WL31，M0S31管的漏極連接位線BL30，M0S32管的漏極連接位線BL31，M0S31管的源極和M0S32管的漏極相連接。同理，M0S33和M0S34管的柵極分別連接字線WL32，WL33，M0S33管的漏極連接位線BLl，M0S34管的漏極連接位線BL30，M0S33管的源極和M0S34管的漏極相連接，使得M0S33管和M0S34管間形成串聯(lián)連接的第二存儲(chǔ)單元組。并且，M0S32管的源極和M0S33管的源極共接于VSS，形成共用源端的背靠背連接方式。圖6所示是本發(fā)明所揭示的另一種實(shí)施方式，其與圖5所示的較佳實(shí)施方式基本相同，不同之處是將圖5中每個(gè)存儲(chǔ)單元內(nèi)串聯(lián)MOS管的柵極進(jìn)行了合并，即將第一儲(chǔ)存單元組內(nèi)的M0S31管和M0S32管的柵極合并連接至字線WL40，將M0S33管和M0S34管的柵極合并連接至字線WL41，其他連接方式與圖5中的相同。對(duì)于圖5中的M0S31、M0S32這兩個(gè)串聯(lián)的第一存儲(chǔ)單元組和M0S33、M0S34這兩個(gè)串聯(lián)的第二存儲(chǔ)單元組來說，當(dāng)位線BL30連接至M0S31管的漏極時(shí)，此時(shí)存儲(chǔ)狀態(tài)為10，當(dāng)WL30或WL31選中時(shí)，則可讀取此存儲(chǔ)狀態(tài)；當(dāng)BL31連接上至M0S32管漏極時(shí)，此時(shí)存儲(chǔ)狀態(tài)為01，若WL30或WL31選中，則可讀取此存儲(chǔ)狀態(tài)；當(dāng)BL30、BL31都連接至MOS管漏極時(shí)，此時(shí)存儲(chǔ)狀態(tài)為00，若WL30或WL31選中，則可讀取此存儲(chǔ)狀態(tài)；當(dāng)BL30、BL31都不連接MOS管漏極時(shí)，此時(shí)存儲(chǔ)狀態(tài)為11，若WL30或WL31選中，則可讀取此存儲(chǔ)狀態(tài)；BL30、BL31是否連接至MOS管漏極可通過編程的方式實(shí)現(xiàn)。由此可見，雖然2個(gè)MOS管存儲(chǔ)2比特信息，然在其編程時(shí)，即決定是否將位線BL連接到MOS管漏極端時(shí)，2比特信息之間是相互獨(dú)立的，但在讀取時(shí)，其相互之間并不獨(dú)立，BL30所連接的上面的MOS管在讀取時(shí)需要下面的MOS管開啟，這就需要將兩者的字線(WL)連到一起，成為一條字線。并且相應(yīng)的，在BL30進(jìn)行讀取時(shí)，BL31要進(jìn)行同樣的動(dòng)作，否則，BL31有可能會(huì)充當(dāng)上面MOS管的源端VSS (如果BL31不做動(dòng)作，其電壓為VSS電壓，在BL31連接上的時(shí)候，會(huì)起到和VSS同樣的效果)。由此，該ROM單元的信息需要兩條位線上的兩比特信息組合讀取。如圖7所示，為與圖5所示電路圖相對(duì)應(yīng)的電路板版圖，其包括有源區(qū)S31，第一金屬層M31 105，第二金屬層乩30，81^31，柵極虬30，11^31，11^32，11^33，以及復(fù)數(shù)用于連接上下層的孔H31 H39，所述有源區(qū)S31上形成有源極，漏極及柵極，所述柵極是形成于有源區(qū)S31與多晶硅交疊的溝道區(qū)上的多晶硅；所述第一金屬層M31 M35用于連接多晶硅和第二金屬層，所述第二金屬層用于連接第一金屬層和更上層的金屬，所述孔H31 H35設(shè)在有源區(qū)和第一金屬層之間，用于連接各MOS管的源/漏和對(duì)應(yīng)的第一金屬層，所述孔H36 H39設(shè)在第一金屬層和第二金屬層之間,用于連接第一金屬層和第二金屬層。所述兩條第二層金屬層，分別用作位線BL30和BL31 ;有源區(qū)S31和與多晶硅相交疊形成有四條溝道，其分別為M0S31、M0S32、M0S33、M0S34的柵極，這些柵極分別連接到字線WL30，WL31，WL32，WL33 ;有源區(qū)S31的其余部分，從上往下依次包括有五條第一金屬層M31 M35，依次為MOSl的漏極，MOSl的源極與M0S2的漏極，M0S2的源極與M0S3的源極，M0S3的漏極與M0S4的源極，M0S4的漏極，每條第一金屬層上設(shè)有一個(gè)孔，從上往下依次標(biāo)記為孔H31 H35，用于選擇決定每個(gè)MOS管的漏極或源極是否與鄰近MOS管的源極或漏極相連。位線BL30上的兩個(gè)孔從上往下依次為孔H36，H39，用于決定M0S31和M0S34的漏極是否連接至位線BL30 ;位線BL31上兩個(gè)孔從上往下依次為孔H37，H38，用于決定M0S31和M0S34的漏極是否連接至BL31。通過控制對(duì)孔H31 H39的連通或斷開，實(shí)現(xiàn)對(duì)BL30、BL31是否連接至MOS管漏極的可編程控制。舉例來說， 如要實(shí)現(xiàn)圖6所示的電路連接，只需將孔H32，H33，H34接通，如果M0S31的漏極接BL30，則將孔H36接通；如果M0S34的漏極接BL30，則將孔H39接通，如果M0S32的漏極接BL31，則將孔H37接通，如果M0S33的漏極接BL31，則將孔H38接通。 讀取圖7所示的ROM單元時(shí)，只需打開WL31，通過BL31讀取該單元的信息，在讀取WL30單元時(shí)，需要同時(shí)打開WL30和WL31，通過BL30讀取該單元信息。如是采用圖6所示串聯(lián)單元的柵極連在一起，第一存儲(chǔ)單元組內(nèi)的兩個(gè)MOS管共用一條字線WL40，第二存儲(chǔ)單元組內(nèi)的兩個(gè)MOS管共用一條字線WL41，則在讀取時(shí)，既可以如前所述通過位線BL31和位線BL30分別讀取每組內(nèi)2個(gè)單元的信息，也可以同時(shí)讀取2個(gè)單元的信息。在同時(shí)讀取時(shí)，位線BL30和位線BL31同時(shí)充高，然后等待VSS對(duì)其下拉，如位線BL30連接到M0S31漏極，則位線BL30被拉低，否則為高；如位線BL31連接到M0S32漏極，則BL31被拉低，否則為高。如進(jìn)行同時(shí)讀取，則一次可以讀出2比特信息。這樣，由兩條位線BL30，BL31的狀態(tài)能夠區(qū)分出2比特的信息。而對(duì)于本發(fā)明實(shí)施例中未示出的更多的存儲(chǔ)單元組，也采用在每個(gè)存儲(chǔ)單元組內(nèi)設(shè)置兩個(gè)串聯(lián)連接的M0S，并且與相鄰的另一組存儲(chǔ)單元組間采用背靠背的連接方式，從而實(shí)現(xiàn)了 4個(gè)MOS管共用一個(gè)源端VSS。本發(fā)明所揭示的串聯(lián)ROM單元，通過一條字線或兩條字線連接兩個(gè)MOS管，兩個(gè)MOS管的漏極端分別連接兩條位線，由這兩條位線的狀態(tài)可以區(qū)分出2比特信息，其存儲(chǔ)密度并沒有提高，但是由于兩個(gè)MOS管串聯(lián)，在背靠背畫法時(shí)，實(shí)現(xiàn)了 4個(gè)MOS管共用一個(gè)源端VSS，減少了由于工藝規(guī)則帶來的空間浪費(fèi)，從而節(jié)約了面積。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特征已揭示如上，然而熟悉本領(lǐng)域的技術(shù)人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾，因此，本發(fā)明保護(hù)范圍應(yīng)不限于實(shí)施例所揭示的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為本專利申請(qǐng)權(quán)利要求所涵蓋。
權(quán)利要求
1.一種串聯(lián)ROM單元，其特征在于:至少包括通過背靠背方式相接的第一存儲(chǔ)單元組和第二存儲(chǔ)單元組，所述第一存儲(chǔ)單元組和第二存儲(chǔ)單元組的結(jié)構(gòu)相同，所述第一存儲(chǔ)單元組包括串聯(lián)連接的第一 MOS管(M0S31)和第二 MOS管(M0S32)，所述第一 MOS管(M0S31)的漏極和第二 MOS管(M0S32)的漏極分別通過可編程的方式連接至第一位線(BL30)和第二位線(BL31)上，所述第一 MOS管(M0S31)和第二 MOS管(M0S32)的柵極分別連接至第一字線(WL30)和第二字線(WL31)上。
2.根據(jù)權(quán)利要求1所述的串聯(lián)ROM單元，其特征在于:所述第一MOS管(M0S31)的源極與第二 MOS管(M0S32)的柵極相共接。
3.根據(jù)權(quán)利要求1所述的串聯(lián)ROM單元，其特征在于:所述第二存儲(chǔ)單元組包括串聯(lián)連接的第三MOS管(M0S33)和第四MOS管(M0S34)，所述第三MOS管(M0S33)的漏極和第四MOS管(M0S34)的漏極分別通過可編程的方式連接至第二位線(BL31)和第一位線(BL30)上，所述第三MOS管(M0S33)和第四MOS管(M0S34)的柵極分別連接至第三字線(WL32)和第四字線(WL33)上。
4.根據(jù)權(quán)利要求1所述的串聯(lián)ROM單元，其特征在于:所述第二MOS管(M0S32)的源極和第三MOS管(M0S33)的源極共接于VSS。
5.一種串聯(lián)ROM單元，其特征在于:至少包括通過背靠背方式相接的第一存儲(chǔ)單元組和第二存儲(chǔ)單元組，所述第一存儲(chǔ)單元組和第二存儲(chǔ)單元組的結(jié)構(gòu)相同，所述第一存儲(chǔ)單元組包括串聯(lián)連接的第一 MOS管(M0S31)和第二 MOS管(M0S32)，所述第一 MOS管(M0S31)的漏極和第二 MOS管(M0S32)的漏極分別通過可編程的方式連接至第一位線(BL30)和第二位線(BL31)上，所述第一 MOS管(M0S31)和第二 MOS管(M0S32)的柵極合并連接至第五字線(WL40)上。
6.根據(jù)權(quán)利要求5所述的串聯(lián)ROM單元，其特征在于:所述第一MOS管(M0S31)的源極與第二 MOS管(M0S32)的柵極相共接。
7.根據(jù)權(quán)利要求5所述的`串聯(lián)ROM單元，其特征在于:所述第二存儲(chǔ)單元組包括串聯(lián)連接的第三MOS管(M0S33)和第四MOS管(M0S34)，所述第三MOS管(M0S33)的漏極和第四MOS管(M0S34)的漏極分別通過可編程的方式連接至第二位線(BL31)和第一位線(BL30)上，所述第三MOS管(M0S33)和第四MOS管(M0S34)的柵極合并連接至第六字線(WL41)上。
8.根據(jù)權(quán)利要求5所述的串聯(lián)ROM單元，其特征在于:所述第二MOS管(M0S32)的源極和第三MOS管(M0S33)的源極共接于VSS。
9.一種根據(jù)權(quán)利要求1所述的串聯(lián)ROM單元的讀取方法，其特征在于:在讀取第一MOS管(M0S31)的存儲(chǔ)信息時(shí)，需要同時(shí)打開第一字線(WL30)和第二字線(WL31)，通過第一位線(BL30)讀??；在讀取所述第二MOS管(M0S32)的存儲(chǔ)信息時(shí)，只需打開第二字線(WL31)，通過第二位線(BL31)讀取。
10.一種根據(jù)權(quán)利要求9所述的讀取方法，其特征在于:所述第一 MOS管(M0S31)上的存儲(chǔ)信息是通過第一位線和第二位線相組合讀取的。
11.一種如權(quán)利要求5所述的串聯(lián)ROM單元的讀取方法，其特征在于:在讀取第一 MOS管(M0S31)和第二 MOS管(M0S32)的存儲(chǔ)信息時(shí)，通過第一位線(BL31)和第二位線(BL30)分別讀取或者同時(shí)讀取的方式進(jìn)行讀取的。
12.一種根據(jù)權(quán)利要求11所述的讀取方法，其特征在于:在同時(shí)讀取時(shí)，通過第一位線(BL30)和第二位 線(BL31) —次讀出兩比特的信息。
全文摘要
本發(fā)明揭示了一種串聯(lián)ROM單元及其讀取方法，所述ROM單元至少包括通過背靠背方式相接的第一存儲(chǔ)單元組和第二存儲(chǔ)單元組，所述第一存儲(chǔ)單元組和第二存儲(chǔ)單元組的結(jié)構(gòu)相同，所述第一存儲(chǔ)單元組包括串聯(lián)連接的第一MOS管和第二MOS管，所述第一MOS管的漏極和第二MOS管的漏極分別通過可編程的方式連接至第一位線和第二位線上，所述第一MOS管和第二MOS管的柵極分別連接至第一字線和第二字線上，在讀取此串聯(lián)ROM單元所對(duì)應(yīng)的信息時(shí)，只需通過第一位線和第二位線就可以直接讀取出該信息，這樣就實(shí)現(xiàn)了4個(gè)MOS管共用一個(gè)源端VSS，減少了由于工藝規(guī)則帶來的空間浪費(fèi)，從而節(jié)約了面積。
文檔編號(hào)G11C16/06GK103106925SQ20131000051
公開日2013年5月15日 申請(qǐng)日期2013年1月4日 優(yōu)先權(quán)日2013年1月4日
發(fā)明者于躍, 鄭堅(jiān)斌 申請(qǐng)人:蘇州兆芯半導(dǎo)體科技有限公司