專利名稱：半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，特別是涉及設(shè)定大小不同的多種補(bǔ)救單元的缺陷補(bǔ)救電路等。
背景技術(shù)：
作為用電學(xué)方式對(duì)數(shù)據(jù)進(jìn)行擦除/再寫入的EEPROM的存儲(chǔ)單元，例如，可以使用圖6所示那樣的NMOS晶體管構(gòu)造的非易失性存儲(chǔ)單元MC。在p型襯底(Psub)上形成n型阱區(qū)(Nwell)，然后再在其中形成p型阱區(qū)(Pwell)，從而構(gòu)成二重阱構(gòu)造。在該p型阱區(qū)Pwell中，用n型擴(kuò)散層形成晶體管的源極(S)和漏極(D)。在襯底上邊，分別形成用絕緣膜進(jìn)行隔離的由第1層多晶硅層構(gòu)成的浮置柵極(FG)和用第2層的多晶硅層形成的控制柵極(CG)。
在實(shí)際的EEPROM中，在一個(gè)阱內(nèi)可以構(gòu)成把多個(gè)存儲(chǔ)單元MC配置在行列上邊的存儲(chǔ)單元陣列。圖7示出了NOR型構(gòu)成的存儲(chǔ)單元陣列的等效電路。其構(gòu)成為由連接到各個(gè)存儲(chǔ)單元MC的控制柵極CG上的多條行線(字線)WL，和連接到漏極D上的多條列線(位線)BL，選擇任何一個(gè)存儲(chǔ)單元MC。所有的存儲(chǔ)單元MC的源極S和Nwell、Pwell，都共通地連接到共通源極線SL上。
存儲(chǔ)單元MC的動(dòng)作如下。數(shù)據(jù)的擦除，通過源極線SL把例如10V加到在一個(gè)p型阱內(nèi)形成的單元陣列內(nèi)的全部存儲(chǔ)單元MC的源極(S)、Nwell、Pwell上，把例如-7V加到所有的字線WL上。位線BL則保持浮置狀態(tài)。借助于此，存儲(chǔ)單元MC的浮置柵極(FG)中的電子，就借助于FN隧道效應(yīng)而被放出到溝道中，使得存儲(chǔ)單元的閾值降低。例如，把該狀態(tài)定為數(shù)據(jù)‘1’(擦除狀態(tài))。
數(shù)據(jù)的寫入，要向被選中的字線WL供給例如9V，向被選中的位線BL供給例如5V。源極線SL設(shè)定為0V。這時(shí)在被選中的存儲(chǔ)單元MC中，借助于熱電子注入，向浮置柵極(FG)中注入電子，使得存儲(chǔ)單元的閾值增高。把該狀態(tài)定為數(shù)據(jù)‘0’(寫入狀態(tài))。
數(shù)據(jù)讀出，要向被選中的字線WL提供例如5V左右的讀出電壓。位線BL則要設(shè)定為例如0.7V左右的低電壓。使源極線SL變成為0V。這時(shí)，在被選中的存儲(chǔ)單元為‘0’(寫入狀態(tài))的情況下，由于未變成為ON，故電流不會(huì)流動(dòng)。在被選中的存儲(chǔ)單元為‘1’(擦除狀態(tài))的情況下，因變成為ON故會(huì)流動(dòng)約40μA左右的電流。用讀出放大電路等放大該電流的振幅以進(jìn)行讀出。
這樣的EEPROM，通常，歸因于制造方面的問題(加工或灰塵等)，在存儲(chǔ)單元陣列中會(huì)很少地存在缺陷單元。于是，為了即便是多少存在著缺陷單元也可以作為合格品形成產(chǎn)品，可以實(shí)行裝載補(bǔ)救缺陷單元的各種各樣的缺陷補(bǔ)救電路(冗余電路)的措施。例如，對(duì)于位線間的短路或存儲(chǔ)單元單體缺陷來說，要進(jìn)行以列單位進(jìn)行的補(bǔ)救(列冗余)。對(duì)于字線與源極線(源極/Pwell等)間的短路來說，則要進(jìn)行用數(shù)據(jù)擦除單位進(jìn)行的塊補(bǔ)救(塊冗余)。
圖8示出了上邊所說的列補(bǔ)救和塊補(bǔ)救的關(guān)系。如圖所示，在多個(gè)排列起來的正規(guī)單元塊(芯核)BL的每一個(gè)塊上，都設(shè)置用來進(jìn)行塊補(bǔ)救的冗余列單元陣列，此外，對(duì)于正規(guī)單元塊的缺陷來說，則設(shè)置冗余單元塊(芯核)。借助于此，就可以進(jìn)行對(duì)于與用×號(hào)表示的缺陷位線對(duì)應(yīng)的列置換，和對(duì)于同樣用×號(hào)表示的字線與位線短路這樣的正規(guī)單元塊缺陷進(jìn)行由冗余單元塊進(jìn)行的塊置換。
具體地說，為了進(jìn)行缺陷補(bǔ)救，先要進(jìn)行存儲(chǔ)器芯片的測(cè)試，根據(jù)其測(cè)試結(jié)果在芯片內(nèi)的缺陷地址存儲(chǔ)電路內(nèi)對(duì)缺陷地址進(jìn)行編程。在用機(jī)械式熔斷絲，例如，激光熔斷式的熔斷絲構(gòu)成缺陷地址存儲(chǔ)電路的情況下，由于測(cè)試工序和用激光熔斷進(jìn)行的熔斷絲電路編程的工序分開單獨(dú)進(jìn)行，故結(jié)果就變成為在所有的測(cè)試結(jié)束后，才進(jìn)行熔斷絲電路的編程。
但是，在EEPROM的情況下，采用在缺陷地址存儲(chǔ)電路中把與在EEPROM存儲(chǔ)單元陣列中使用的存儲(chǔ)單元同一構(gòu)成的存儲(chǔ)單元用做存儲(chǔ)元件的辦法，每當(dāng)在測(cè)試工序中發(fā)現(xiàn)了缺陷時(shí)逐次對(duì)該缺陷地址進(jìn)行編程這樣的測(cè)試順序，就成為可能。因?yàn)榭梢员３譁y(cè)試電路不變地對(duì)缺陷地址進(jìn)行寫入。使用這樣的測(cè)試順序可以縮短測(cè)試時(shí)間。其理由如下如果在EEPROM中，假定即便是發(fā)現(xiàn)了有缺陷的地方直到得到全部測(cè)試結(jié)果為止都不加變動(dòng)地繼續(xù)進(jìn)行測(cè)試，則在有缺陷地方處，例如，就會(huì)發(fā)生直到任何時(shí)候?qū)懭雱?dòng)作都不會(huì)結(jié)束這樣的事態(tài)，因而測(cè)試要花費(fèi)很長(zhǎng)時(shí)間。但是，如果在發(fā)現(xiàn)了缺陷時(shí)，立即就進(jìn)行對(duì)該缺陷地址進(jìn)行編程這樣的逐次置換，則可以防止這樣事態(tài)的發(fā)生，可以縮短測(cè)試時(shí)間。

發(fā)明內(nèi)容
但是，在EEPROM中，在裝載有列冗余和塊冗余這樣的二種缺陷補(bǔ)救電路，而且，在測(cè)試工序中采用逐次進(jìn)行缺陷地址編程這種方式的情況下，存在著這樣的問題。對(duì)某一正規(guī)單元塊來說存在著這樣的事態(tài)可能性發(fā)現(xiàn)了位線缺陷，在進(jìn)行了該列補(bǔ)救后的測(cè)試工序中已經(jīng)進(jìn)行了列補(bǔ)救的上述正規(guī)單元塊的字線卻變成為缺陷。如上所述，假定用冗余單元塊置換列補(bǔ)救和塊補(bǔ)救的補(bǔ)救區(qū)域重疊的缺陷正規(guī)單元塊。在該情況下，如果假定在冗余單元塊內(nèi)缺陷正規(guī)單元塊內(nèi)的缺陷列置換是有效的，則在冗余單元塊內(nèi)又發(fā)現(xiàn)了缺陷列的情況下，就不再存在該缺陷列補(bǔ)救的裕度。
例如，假定各個(gè)塊是每個(gè)都各裝載有2組列補(bǔ)救組的塊。然后，假定在塊補(bǔ)救前的某一本體塊(正規(guī)單元塊)中發(fā)生了2組列缺陷，在進(jìn)行該列補(bǔ)救的同時(shí)，其后，在該本體塊中又發(fā)現(xiàn)了塊缺陷且進(jìn)行了本體塊的塊補(bǔ)救，則在冗余單元塊中新發(fā)現(xiàn)了1組列缺陷的情況下，由于已不復(fù)存在未用的補(bǔ)救用的列組，故上述新的1組列缺陷，就不可能進(jìn)行補(bǔ)救，存儲(chǔ)器就將遺憾地變成為缺陷品。
根據(jù)本發(fā)明的一個(gè)方面，則可以提供如下的半導(dǎo)體存儲(chǔ)器件具備分別把多個(gè)存儲(chǔ)單元排列起來構(gòu)成的多個(gè)正規(guī)的單元塊；設(shè)置在上述各個(gè)正規(guī)單元塊中的每一個(gè)單元塊中用來補(bǔ)救正規(guī)單元塊內(nèi)的缺陷存儲(chǔ)單元陣列的第1冗余單元陣列；對(duì)應(yīng)上述多個(gè)正規(guī)單元塊至少設(shè)置一個(gè)用來補(bǔ)救缺陷塊的冗余單元塊；設(shè)置在上述冗余單元塊內(nèi)用來補(bǔ)救冗余單元塊內(nèi)的缺陷的單元陣列的第2冗余單元陣列；具有存儲(chǔ)上述正規(guī)單元塊內(nèi)的缺陷單元陣列的地址的第1地址存儲(chǔ)電路及對(duì)其所存儲(chǔ)的地址信號(hào)和來自外部的地址信號(hào)進(jìn)行比較后，輸出用上述第1冗余單元陣列置換上述正規(guī)單元塊內(nèi)的缺陷單元陣列的置換信號(hào)的第1地址檢測(cè)電路的第1缺陷補(bǔ)救電路；具有存儲(chǔ)上述多個(gè)正規(guī)單元塊內(nèi)的缺陷塊的地址的第2地址存儲(chǔ)電路，和對(duì)該所存儲(chǔ)的地址信號(hào)和來自外部的地址信號(hào)進(jìn)行比較，輸出用上述冗余單元塊置換多個(gè)存儲(chǔ)單元塊內(nèi)的缺陷塊的置換信號(hào)的第2地址檢測(cè)電路的第2缺陷補(bǔ)救電路，上述第1缺陷補(bǔ)救電路的構(gòu)成為具有這樣的門電路在是上述第2缺陷補(bǔ)救電路不能執(zhí)行的地址的情況下，就使從上述第1地址檢測(cè)電路輸出的置換信號(hào)變成為有效后輸出，在是上述第2缺陷補(bǔ)救電路可以執(zhí)行的地址的情況下，就使從上述冗余單元塊內(nèi)的上述第2冗余單元陣列讀出的置換信號(hào)變成為有效后輸出。
如上所述，倘采用本發(fā)明，在具備補(bǔ)救區(qū)域不同的2種的補(bǔ)救電路的情況下，可以提供能實(shí)現(xiàn)缺陷補(bǔ)救效率高而不會(huì)帶來因它們的干擾產(chǎn)生的補(bǔ)救效率降低的半導(dǎo)體存儲(chǔ)器件。


圖1示出了本發(fā)明的實(shí)施形態(tài)的EEPROM的構(gòu)成。
圖2示出了同上實(shí)施形態(tài)的列補(bǔ)救相關(guān)部分的具體構(gòu)成。
圖3示出了同上實(shí)施形態(tài)的缺陷列地址檢測(cè)電路的構(gòu)成。
圖4示出了同上實(shí)施形態(tài)的缺陷塊地址檢測(cè)電路的構(gòu)成。
圖5A示出了在同上實(shí)施形態(tài)的存儲(chǔ)單元中使用的存儲(chǔ)器晶體管的剖面構(gòu)造，圖5B、5C分別示出了在同上實(shí)施形態(tài)的存儲(chǔ)單元中使用的缺陷地址存儲(chǔ)電路中使用的存儲(chǔ)器晶體管的剖面構(gòu)造。
圖6示出了EEPROM的非易失性存儲(chǔ)單元的構(gòu)造。
圖7示出了EEPROM的單元陣列的構(gòu)成。
圖8是用來說明現(xiàn)有的EEPROM的列補(bǔ)救和塊補(bǔ)救的原理的說明圖。
具體實(shí)施例方式
以下，參看

本發(fā)明的實(shí)施形態(tài)。
圖1的電路圖示出了本發(fā)明的一個(gè)實(shí)施形態(tài)的EEPROM的構(gòu)成。在這里，示出的是這樣的例子存儲(chǔ)單元陣列，例如，具備2個(gè)存儲(chǔ)區(qū)BANK0、BANKi，實(shí)現(xiàn)了在一方的存儲(chǔ)區(qū)BANK0的寫入/擦除執(zhí)行中，可以進(jìn)行另一方的存儲(chǔ)區(qū)BANKi的讀出的所謂雙重工作。為了實(shí)現(xiàn)這樣的雙重工作，地址信號(hào)、讀出放大電路、各個(gè)缺陷地址檢測(cè)電路等都作成為具有Read(讀出)用、Auto(自動(dòng))用這么2重電路，給各個(gè)電路名和信號(hào)名都加上‘R’(Read用)、‘A’(Auto用)以進(jìn)行區(qū)別。
各個(gè)正規(guī)(本體)存儲(chǔ)區(qū)BANK0、BANKi分別由多個(gè)正規(guī)(本體)塊(正規(guī)芯核)BLKi構(gòu)成。各個(gè)塊BLKi是數(shù)據(jù)擦除單位。為進(jìn)行這些BANK0、BANKi內(nèi)的塊BLKi的缺陷補(bǔ)救，設(shè)置有至少具有一個(gè)(理想的是具有多個(gè))補(bǔ)救塊(備用塊，冗余塊)BRDBLKi的補(bǔ)救存儲(chǔ)區(qū)(備用存儲(chǔ)區(qū)、冗余存儲(chǔ)區(qū))BANKBRD0。
圖2示出了各個(gè)塊BLKi的具體構(gòu)成及其外圍電路構(gòu)成。塊BLKi具有用1個(gè)到多個(gè)列單位補(bǔ)救本體存儲(chǔ)單元陣列MMA及其缺陷列的補(bǔ)救存儲(chǔ)單元列(備用存儲(chǔ)單元陣列，即冗余存儲(chǔ)單元陣列)MMACRD。本體存儲(chǔ)單元陣列MMA的構(gòu)成為把存儲(chǔ)單元MC排列成行列狀(參看圖7)，借助于列選譯碼器(列譯碼器)CD和列選柵極(列柵極)CG進(jìn)行位線選擇，用行選譯碼器(行譯碼器)RD進(jìn)行字線選擇。
補(bǔ)救存儲(chǔ)單元列MMACRD的構(gòu)成為以數(shù)個(gè)列單位(例如4個(gè)列單位)分別裝載有數(shù)組(例如2組)的量。補(bǔ)救存儲(chǔ)單元列MMACRD，用補(bǔ)救用列選柵極(備用列柵極)RCG和行譯碼器RD進(jìn)行選擇。在各個(gè)塊芯核BLKi內(nèi)都設(shè)置有塊選擇用的塊譯碼器BD。
本體存儲(chǔ)單元陣列MMA的數(shù)據(jù)，通過j個(gè)列柵極CG(在圖2中只示出了1個(gè))和j條數(shù)據(jù)線DLj(在圖中只示出了1條)被輸入至j個(gè)讀出放大電路SAj(在圖2中只示出了1個(gè))，用讀出放大電路SAj放大，變成為SAOj后輸出。此外，補(bǔ)救存儲(chǔ)單元列MMACRD，通過k個(gè)備用列柵極RCG(在圖2中只示出了1個(gè))和k條數(shù)據(jù)線RDLk(在圖中只示出了1條)被輸入至k個(gè)補(bǔ)救用讀出放大電路RSAk(在圖中只示出了1個(gè))，用讀出放大電路RSAj進(jìn)行放大，變成為RSOk后輸出。
補(bǔ)救塊BRDBLKi(參看圖1)具有與本體塊BLKi同樣的構(gòu)成。
返回圖1，在設(shè)置在各個(gè)存儲(chǔ)區(qū)BANK0、BANKi內(nèi)的電源譯碼器VD中，具備進(jìn)行寫入或擦除時(shí)的內(nèi)部電壓的切換，或各個(gè)存儲(chǔ)單元的選擇的電路等。Read用和Auto用的切換，在寫入、擦出執(zhí)行中將變成為‘H’。忙信號(hào)Busy0，i送往電源譯碼器VD，在BUSY＝‘L’時(shí)，選擇Read用，在‘H’時(shí)，則選擇Auto用。
用來進(jìn)行列補(bǔ)救的缺陷地址信息，被存儲(chǔ)在缺陷列地址存儲(chǔ)電路CRDFUSE內(nèi)。在電源投入時(shí)等，讀出存儲(chǔ)在缺陷地址存儲(chǔ)電路CRDFUSE中的地址信息，鎖存到缺陷地址鎖存電路CRDLAT內(nèi)。
用來進(jìn)行塊芯核補(bǔ)救的缺陷塊地址信息，被存儲(chǔ)在缺陷塊地址存儲(chǔ)電路BRDFUSE內(nèi)。存儲(chǔ)在該缺陷塊地址存儲(chǔ)電路BRDFUSE內(nèi)的地址信息，也在檢測(cè)電源投入后，被鎖存到缺陷地址鎖存電路BRDLAT內(nèi)。
從地址緩沖器ADBF輸出列地址信號(hào)ADCi、行地址信號(hào)ADRi、和塊地址信號(hào)ADBi，這些分別被送往列譯碼器CD，行譯碼器RD和塊譯碼器BD。從地址緩沖器ADBF輸出用來與缺陷列地址進(jìn)行比較的列地址信號(hào)RDADCi(可以與ADCi相同，但是也可以改變輸出定時(shí))。缺陷列地址檢測(cè)電路CRDHIT，對(duì)缺陷地址鎖存電路CRDLAT的輸出CRDi和來自地址緩沖器ADBF的輸出RDADCi進(jìn)行比較，在檢測(cè)到缺陷地址的情況下，就輸出置換信號(hào)HITCOL＝‘H’。此外，從HITIO輸出缺陷IO信息。
多路開關(guān)MUX，接受置換信號(hào)HITCOL、HITIO，把讀出放大電路SAj的輸出置換成規(guī)定的補(bǔ)救用讀出放大電路的輸出RSAk，作為DSj輸出。DSj通過未畫出來的輸出緩沖器向外部端子輸出。借助于此，就可以對(duì)缺陷地址進(jìn)行以列單位實(shí)施的補(bǔ)救。
從地址緩沖器ADBF還輸出用來和缺陷地址進(jìn)行比較的塊地址信號(hào)RDADBi(可以與ADBi相同，但是也可以改變輸出定時(shí))。缺陷塊地址檢測(cè)電路BRDHIT，對(duì)缺陷地址鎖存電路BRDLAT的輸出BRDi和來自地址緩沖器ADBF的輸出RDADBi進(jìn)行比較，在檢測(cè)到缺陷塊地址的情況下，就輸出置換信號(hào)HITBLKi＝‘H’，HITBLKB＝‘L’。HITBLKB變成為缺陷塊的禁止信號(hào)。禁止信號(hào)HITBLKB，也向本體塊BLKi的塊譯碼器輸入，強(qiáng)制地使本體塊變成為非被選狀態(tài)。然后，冗余單元塊借助于已輸入到補(bǔ)救(冗余)塊BRDBLKi的塊譯碼器上的置換信號(hào)HITBLKi變成為被選狀態(tài)。
缺陷地址存儲(chǔ)電路CDRFUSE和BRDFUSE，作為存儲(chǔ)元件，例如可以使用與存儲(chǔ)單元陣列的非易失性存儲(chǔ)單元相同構(gòu)造的非易失性存儲(chǔ)器晶體管。但是，該缺陷地址存儲(chǔ)電路CRDFUSE和BRDFUSE的存儲(chǔ)元件，也與本體存儲(chǔ)單元獨(dú)立地進(jìn)行設(shè)計(jì)。例如，雖然在電源投入時(shí)要把存儲(chǔ)信息鎖存到缺陷地址鎖存電路內(nèi)，但是，這時(shí)的字線電壓有時(shí)候例如卻要使用電源電壓。在該情況下，如果電源電壓低(例如2V)，則必須降低擦除狀態(tài)的閾值。用來如上所述降低擦除狀態(tài)的存儲(chǔ)單元閾值的擦除時(shí)間，由于依賴于中性狀態(tài)的單元的閾值，故作為缺陷地址存儲(chǔ)電路的存儲(chǔ)元件的存儲(chǔ)器晶體管的閾值，理想的是比本體單元低。
圖5示出了考慮到這些情況的本體存儲(chǔ)單元和缺陷地址存儲(chǔ)電路的存儲(chǔ)器晶體管之間的比較。例如，對(duì)本體存儲(chǔ)單元，如圖5A所示，要進(jìn)行用來進(jìn)行閾值調(diào)整的溝道離子注入。對(duì)缺陷地址存儲(chǔ)電路的存儲(chǔ)器晶體管，如圖5B所示，不進(jìn)行溝道離子注入，使閾值保持為低。此外，在該情況下，在缺陷地址存儲(chǔ)電路的存儲(chǔ)元件中，所謂的穿通耐性(Tr的漏電流)有可能會(huì)成為問題。對(duì)此，對(duì)于本體單元的柵極長(zhǎng)度(溝道長(zhǎng)度)L0，如圖5C所示，使之具有更大的柵極長(zhǎng)度L1是有效的。
忙譯碼器BUSYDEC是一種根據(jù)BRDFUSE信息，產(chǎn)生所置換的補(bǔ)救塊究竟屬于什么地方的存儲(chǔ)區(qū)，產(chǎn)生與所希望的忙信號(hào)BUSY同步的信號(hào)RDBUSYi的譯碼電路。
在本實(shí)施形態(tài)中，作為塊補(bǔ)救和列補(bǔ)救的補(bǔ)救區(qū)域重疊情況下的對(duì)策，作成為在列的缺陷地址檢測(cè)電路CRDHIT中具備補(bǔ)救塊檢測(cè)電路CRDBRDHIT。同時(shí)，在缺陷正規(guī)單元塊的缺陷地址檢測(cè)電路BRDHIT一側(cè)，設(shè)置缺陷正規(guī)單元塊的編碼電路ENC電路。使得與缺陷塊地址檢測(cè)電路BRDHIT相同那樣地，向補(bǔ)救塊檢測(cè)電路CRDBRDHIT，輸入塊地址信號(hào)RDADBi和塊補(bǔ)救地址鎖存電路BRDLAT的輸出BRDi。此外，還向補(bǔ)救塊檢測(cè)電路CRDBRDHIT輸入塊補(bǔ)救的命中信號(hào)HITBLK，和編碼電路ENC的輸出NECi。編碼電路ENC對(duì)缺陷塊地址檢測(cè)電路BRDHIT的輸出進(jìn)行編碼，輸出表明究竟什么地方的塊是缺陷正規(guī)單元塊的輸出ENCi。
因此，在本實(shí)施形態(tài)中，在列補(bǔ)救時(shí)，在已輸入到缺陷地址檢測(cè)電路CRDBRDHIT中的、塊補(bǔ)救的命中信號(hào)HITBLK為‘L’的情況下(未進(jìn)行塊補(bǔ)救的情況下)，缺陷地址檢測(cè)電路CRDBRDHIT對(duì)已經(jīng)進(jìn)行了編程的缺陷地址RDADBi的比較將保持為有效，輸出列補(bǔ)救的置換信號(hào)。
另一方面，在塊補(bǔ)救的命中信號(hào)HITBLK為‘H’的情況下(已進(jìn)行了塊補(bǔ)救的情況下)，在補(bǔ)救塊檢測(cè)電路CRDBRDHIT中，對(duì)編碼器ENC電路的輸出ENCi的比較變成為有效。因此，對(duì)于補(bǔ)救塊來說，已經(jīng)進(jìn)行了編程的塊補(bǔ)救的置換信號(hào)輸出就變成為無效。然后，對(duì)于以塊單位進(jìn)行置換的冗余單元塊，在有列缺陷的情況下，進(jìn)行使對(duì)重新進(jìn)行編程的塊補(bǔ)救的置換信號(hào)輸出變成為有效的控制。
圖3是缺陷列地址檢測(cè)電路CRDHIT的具體構(gòu)成。EXNORBLKi是作為塊地址信號(hào)RDADBi和缺陷塊地址鎖存電路BRDLAT的輸出信號(hào)BRDi逐位進(jìn)行比較的塊地址比較電路的多個(gè)EXNOR門電路。EXNORCLj，是作為列地址信號(hào)RDACj和缺陷列地址鎖存電路CRDLAT的輸出信號(hào)CRDi進(jìn)行比較的列地址比較電路的多個(gè)EXNOR門電路。
此外，EXNORRDk是對(duì)附加在缺陷塊地址檢測(cè)電路上的編碼電路ENC的輸出ENCj和缺陷塊地址鎖存電路BRDLAT的輸出BRDi進(jìn)行比較的、作為補(bǔ)救塊檢測(cè)電路的EXNOR門電路。
門電路EXNORBLKi的輸出，輸入至第1NAND門電路NAND1，門電路EXNORRDk的輸出，輸入至第2NAND門電路NAND2。門電路EXNORCLj的輸出輸入至NAND門電路NAND1和NAND2。在這里，門電路EXNORBLKi和EXNORCLj是圖1中的缺陷列地址檢測(cè)電路CRDHIT的本體部分，門電路EXNORRDk，相當(dāng)于附加到該缺陷列地址檢測(cè)電路CRDHIT上的缺陷塊檢測(cè)電路CRDBRDHIT。
在不進(jìn)行塊補(bǔ)救的地址(HITBLK＝’L’)的情況下，第1NAND門電路NAND1將變成為激活狀態(tài)。借助于此，根據(jù)門電路EXNORBLKi和EXNORCLj的比較結(jié)果，輸出進(jìn)行列置換的命中信號(hào)HITC信號(hào)。此外，在要進(jìn)行塊補(bǔ)救的地址(HITBLK＝‘H’)的情況下，第1NAND門電路NAND1就變成為非激活狀態(tài)。其結(jié)果是，之后，在與已經(jīng)進(jìn)行了編程的缺陷列地址對(duì)應(yīng)的塊變成為缺陷的情況下，就使該列置換的命中信號(hào)的輸出變成為無效。
然后，在HITBLK信號(hào)為‘H’時(shí)，第2NAND門電路NAND2取代第1NAND門電路NAND1變成為激活狀態(tài)，根據(jù)門電路EXNORRCLj、EXNORRRDk的檢測(cè)結(jié)果，輸出命中信號(hào)HITC。就是說，根據(jù)以對(duì)要進(jìn)行缺陷塊補(bǔ)救的冗余單元塊內(nèi)的缺陷列地址的地址存儲(chǔ)電路CRDFUSE進(jìn)行編程的結(jié)果為基礎(chǔ)的門電路EXNORRCLj的輸出，和檢測(cè)補(bǔ)救塊的門電路EXNORRDk的輸出，NAND門電路NAND2就輸出命中信號(hào)HITC。
在實(shí)際的半導(dǎo)體存儲(chǔ)器件中，含有多個(gè)本電路CRDHIT，各個(gè)HITC信號(hào)的OR信號(hào)將變成為用來使冗余列的讀出放大器RSA變成為激活的信號(hào)HITCOL。作為缺陷IO信息的HITIO，將變成為用來進(jìn)行缺陷IO的讀出放大器置換的信號(hào)。另外，送往NAND門電路NAND1、NAND2的允許信號(hào)ENABLE，要使得不會(huì)誤把缺陷地址存儲(chǔ)電路CRDFUSE未編程的所有的‘1’狀態(tài)當(dāng)作是有效進(jìn)行處理那樣地，對(duì)與地址數(shù)據(jù)分開的缺陷地址存儲(chǔ)電路CRDFUSE進(jìn)行編程。
圖4示出了缺陷塊地址檢測(cè)電路BRDHIT的具體構(gòu)成。EXNORBLKi是對(duì)塊地址信號(hào)RDADBi和缺陷塊地址鎖存電路BRDLAT的輸出信號(hào)BRDi逐位進(jìn)行比較的作為地址比較電路的多個(gè)EXNOR門電路。當(dāng)該門電路EXNORBLKi的輸出都變成為‘H’時(shí)，借助于與門電路AND，作為補(bǔ)救塊選擇信號(hào)輸出命中信號(hào)HITBLKi。
允許信號(hào)ENABLE是使該電路變成為激活的信號(hào)，另一方面，禁止信號(hào)DISABLE，是在使電路保持為激活后，歸因于在冗余單元塊中新發(fā)現(xiàn)了缺陷等，想使之變成為無效的情況下，可以變成為‘H’的信號(hào)。這些允許信號(hào)ENABLE和禁止信號(hào)DISABLE，也可以與缺陷地址一起，對(duì)地址存儲(chǔ)電路BRDFUSE進(jìn)行編程。
在實(shí)際的存儲(chǔ)器中具備多個(gè)本電路，每一個(gè)命中信號(hào)HITBLKi信號(hào)的OR信號(hào)，都作為置換信號(hào)HITBLK輸出，其反轉(zhuǎn)信號(hào)則將變成為本體塊禁止信號(hào)HITBLKB。
如上所述，倘采用該實(shí)際的形態(tài)，則在對(duì)已進(jìn)行了列補(bǔ)救后的正規(guī)單元塊進(jìn)行了塊補(bǔ)救之后，在該補(bǔ)救塊(冗余單元塊)中仍存在著缺陷的情況下，就可以使先前的列補(bǔ)救變成為無效，進(jìn)行冗余單元塊內(nèi)的缺陷列補(bǔ)救。借助于此，就可以提高EEPROM的缺陷補(bǔ)救效率。
另外，在本實(shí)施形態(tài)中，理想地說，作成為采用裝載上強(qiáng)制性地使塊補(bǔ)救的置換信號(hào)HITBLKi信號(hào)變成為‘H’的電路的辦法，以便可以強(qiáng)制性地選擇冗余單元塊BRDBLKi。就是說，如圖1所示，具備從外部向缺陷塊地址檢測(cè)電路BRDHIT輸入測(cè)試信號(hào)TEST，強(qiáng)制性地使置換信號(hào)HITBLKi變成為‘H’，以進(jìn)行冗余單元塊BRDBLKi的測(cè)試的測(cè)試模式。借助于此，只要作成為事前發(fā)現(xiàn)冗余單元塊BRDBLKi的列缺陷，對(duì)之進(jìn)行編程以進(jìn)行列補(bǔ)救，就會(huì)變成為合格品分選測(cè)試的自由度更高的測(cè)試。
此外，在本實(shí)施形態(tài)中，雖然說明的是在塊內(nèi)對(duì)每一個(gè)列單元陣列進(jìn)行補(bǔ)救的列補(bǔ)救和塊補(bǔ)救的組合，但是對(duì)于在塊內(nèi)對(duì)每一個(gè)行單元陣列(一行到多行)進(jìn)行補(bǔ)救的行補(bǔ)救和塊補(bǔ)救的組合來說，也可以同樣地應(yīng)用本發(fā)明。就是說，對(duì)于那些采用具有補(bǔ)救區(qū)域存在重疊，而且補(bǔ)救范圍大小不同的2種以上的補(bǔ)救電路那樣的缺陷補(bǔ)救方式的半導(dǎo)體存儲(chǔ)器件，本發(fā)明是有效的。此外，本發(fā)明對(duì)于DRAM等其它的半導(dǎo)體存儲(chǔ)器件也同樣地可以應(yīng)用，而不限于EEPROM。
此外，作為缺陷地址存儲(chǔ)電路，除去使用與非易失性存儲(chǔ)單元同樣的存儲(chǔ)器件之外，也可以使用電熔斷絲。
對(duì)于那些本專業(yè)的熟練技術(shù)人員來說還存在著另外一些優(yōu)點(diǎn)和變形。因此，本發(fā)明就其更為廣闊的形態(tài)來說并不限于上述附圖和說明。此外，就如所附權(quán)利要求及其等效要求所限定的那樣，還可以有許多變形而不偏離總的發(fā)明宗旨。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件具備分別把多個(gè)存儲(chǔ)單元排列起來構(gòu)成的多個(gè)存儲(chǔ)單元塊；設(shè)置在上述各單元塊的每一個(gè)單元塊中用來補(bǔ)救單元塊內(nèi)的缺陷單元陣列的第1冗余單元陣列；對(duì)應(yīng)上述多個(gè)存儲(chǔ)單元塊設(shè)置的用來補(bǔ)救缺陷塊的冗余單元塊；設(shè)置在上述冗余單元塊內(nèi)用來補(bǔ)救冗余單元塊內(nèi)的缺陷單元陣列的第2冗余單元陣列；具有存儲(chǔ)上述存儲(chǔ)單元塊內(nèi)的缺陷單元陣列的地址的第1地址存儲(chǔ)電路和對(duì)該所存儲(chǔ)的地址信號(hào)和來自外部的地址信號(hào)進(jìn)行比較并輸出用上述第1冗余單元陣列置換上述缺陷單元陣列的置換信號(hào)的第1地址檢測(cè)電路的第1缺陷補(bǔ)救電路；具有存儲(chǔ)上述多個(gè)存儲(chǔ)單元塊的缺陷塊地址的第2地址存儲(chǔ)電路和對(duì)該所存儲(chǔ)的地址信號(hào)和來自外部的地址信號(hào)進(jìn)行比較并輸出用上述冗余單元塊置換上述缺陷塊的置換信號(hào)的第2地址檢測(cè)電路的第2缺陷補(bǔ)救電路，上述第1缺陷補(bǔ)救電路，具有這樣的門電路在上述第2缺陷補(bǔ)救電路不能執(zhí)行的地址的情況下，就使從上述第1地址檢測(cè)電路輸出的置換信號(hào)變成為有效后輸出，在上述第2缺陷補(bǔ)救電路可以執(zhí)行的地址的情況下，就使從上述冗余單元塊內(nèi)的上述第2冗余單元陣列讀出的置換信號(hào)變成為有效后輸出。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，上述第1缺陷補(bǔ)救電路，借助于上述第2缺陷補(bǔ)救電路的輸出，使得由上述第1地址檢測(cè)電路產(chǎn)生的輸出置換信號(hào)變成為無效，控制上述門電路不輸出該置換信號(hào)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，上述第1缺陷補(bǔ)救電路具有缺陷塊檢測(cè)電路，該電路根據(jù)來自上述第2缺陷補(bǔ)救電路的輸出置換信號(hào)，檢測(cè)上述存儲(chǔ)單元塊內(nèi)的缺陷塊，根據(jù)其檢測(cè)結(jié)果，使得從上述冗余單元塊內(nèi)的上述第2冗余單元陣列讀出來的輸出置換信號(hào)變成為有效，控制上述門電路輸出該輸出置換信號(hào)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，上述多個(gè)存儲(chǔ)單元塊分組劃分成多個(gè)存儲(chǔ)區(qū)，在某一個(gè)存儲(chǔ)區(qū)內(nèi)執(zhí)行數(shù)據(jù)的擦除或?qū)懭肫陂g內(nèi)，在其它的存儲(chǔ)區(qū)內(nèi)可以進(jìn)行數(shù)據(jù)的讀出。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，具有采用輸入測(cè)試信號(hào)的辦法，使上述第2缺陷補(bǔ)救電路輸出塊置換信號(hào)，在上述冗余單元塊內(nèi)進(jìn)行測(cè)試的測(cè)試模式。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，上述存儲(chǔ)單元是可進(jìn)行電擦除再寫入的非易失性存儲(chǔ)單元。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，上述第1和第2地址存儲(chǔ)電路的存儲(chǔ)元件，是與上述非易失性存儲(chǔ)單元同一構(gòu)造的可進(jìn)行電擦除再寫入的非易失性存儲(chǔ)器晶體管。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，上述非易失性存儲(chǔ)器晶體管的閾值電壓被設(shè)定為比上述非易失性存儲(chǔ)單元的閾值電壓還低。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，上述非易失性存儲(chǔ)器晶體管的溝道長(zhǎng)度比上述非易失性存儲(chǔ)單元的溝道長(zhǎng)度長(zhǎng)。
全文摘要
半導(dǎo)體存儲(chǔ)器件具備多個(gè)存儲(chǔ)單元構(gòu)成的多個(gè)單元塊；設(shè)置在每一個(gè)單元塊中補(bǔ)救缺陷存儲(chǔ)單元陣列的第1冗余單元陣列；補(bǔ)救缺陷塊的冗余單元塊；設(shè)置在冗余單元塊內(nèi)用來補(bǔ)救缺陷單元陣列的第2冗余單元陣列；具有存儲(chǔ)正規(guī)單元塊內(nèi)缺陷單元陣列地址的第1地址存儲(chǔ)電路及比較地址信號(hào)后輸出置換信號(hào)的第1地址檢測(cè)電路的第1缺陷補(bǔ)救電路；具有存儲(chǔ)正規(guī)單元塊內(nèi)缺陷塊地址的第2地址存儲(chǔ)電路，和比較地址信號(hào)后輸出置換信號(hào)的第2地址檢測(cè)電路的第2缺陷補(bǔ)救電路，第1缺陷補(bǔ)救電路構(gòu)成為在第2缺陷補(bǔ)救電路不能執(zhí)行時(shí)使從第1地址檢測(cè)電路輸出的置換信號(hào)成為有效后輸出，否則使從冗余單元塊內(nèi)的第2冗余單元陣列讀出的置換信號(hào)成為有效后輸出。
文檔編號(hào)G11C29/00GK1438707SQ0215607
公開日2003年8月27日 申請(qǐng)日期2002年12月13日 優(yōu)先權(quán)日2001年12月14日
發(fā)明者田浦忠行, 渥美滋, 前田修治 申請(qǐng)人:株式會(huì)社東芝