技術(shù)編號(hào)：6744793
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，特別是涉及設(shè)定大小不同的多種補(bǔ)救單元的缺陷補(bǔ)救電路等。背景技術(shù) 作為用電學(xué)方式對(duì)數(shù)據(jù)進(jìn)行擦除/再寫入的EEPROM的存儲(chǔ)單元，例如，可以使用圖6所示那樣的NMOS晶體管構(gòu)造的非易失性存儲(chǔ)單元MC。在p型襯底(Psub)上形成n型阱區(qū)(Nwell)，然后再在其中形成p型阱區(qū)(Pwell)，從而構(gòu)成二重阱構(gòu)造。在該p型阱區(qū)Pwell中，用n型擴(kuò)散層形成晶體管的源極(S)和漏極(D)。在襯底上邊，分別形成用絕緣膜進(jìn)行隔離的由第1層多晶硅...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無(wú)源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。