本發(fā)明大體上涉及系統(tǒng)級封裝(SiP)裝置，且更具體地說，涉及跨SiP裝置內(nèi)的集成電路的時鐘信號對準。

背景技術(shù)：

系統(tǒng)級封裝(SiP)技術(shù)目前嘗試互連單個半導體封裝內(nèi)的眾多半導體裝置。SiP技術(shù)包括各種互連技術(shù)，例如利用銅柱互連、倒裝芯片互連、插入件等互連結(jié)構(gòu)等等。

技術(shù)實現(xiàn)要素：

一種半導體裝置，包括：

時鐘延遲電路，所述時鐘延遲電路被配置成

接收與互連延遲相關(guān)聯(lián)的延遲值，其中

所述互連延遲在互連電路上測得，所述互連電路通信地耦合主機半導體裝置與所述半導體裝置，并

使本地時鐘信號延遲由所述延遲值指示的延遲量，其中

在所述半導體裝置上產(chǎn)生所述本地時鐘信號；以及

時鐘對準塊，所述時鐘對準塊被配置成

從所述時鐘延遲電路接收延遲本地時鐘信號，

接收延遲源時鐘信號，其中

所述延遲源時鐘信號是經(jīng)由所述互連電路從所述主機半導體裝置接收的，并

基于所述延遲源時鐘信號和所述延遲本地時鐘信號的比較來輸出主時鐘信號，其中

所述主時鐘信號用于在所述半導體裝置上產(chǎn)生與所述主機半導體裝置上產(chǎn)生的源時鐘信號對準的一個或多個對準時鐘信號。

一種方法，包括：

接收與互連延遲相關(guān)聯(lián)的延遲值，其中

所述互連延遲在互連電路上測得，所述互連電路通信地耦合主機半導體裝置與半導體裝置；

使本地時鐘信號延遲由所述延遲值指示的延遲量以產(chǎn)生延遲本地時鐘信號，其中

在所述半導體裝置上產(chǎn)生所述本地時鐘信號；

接收延遲源時鐘信號，其中

所述延遲源時鐘信號是經(jīng)由所述互連電路從所述主機半導體裝置接收的；以及

基于所述延遲源時鐘信號和所述延遲本地時鐘信號的比較來輸出主時鐘信號，其中

所述主時鐘信號用于在所述半導體裝置上產(chǎn)生與所述主機半導體裝置上產(chǎn)生的源時鐘信號對準的一個或多個對準時鐘信號。

一種半導體裝置，包括：

延遲測量電路，所述延遲測量電路被配置成

基于測量信號和延遲測量信號的比較來確定往返延遲，其中

互連電路通信地耦合主機半導體裝置與所述半導體裝置，

所述測量信號經(jīng)由所述互連電路發(fā)送到所述主機半導體裝置，

所述延遲測量信號經(jīng)由所述互連電路從所述主機半導體裝置接收，并

基于所述往返延遲來計算所述互連電路的互連延遲；以及

時鐘對準環(huán)路，所述時鐘對準環(huán)路被配置成

在所述半導體裝置上產(chǎn)生本地源時鐘信號，

通過所述互連延遲來延遲所述本地源時鐘信號以產(chǎn)生延遲本地源時鐘信號，

接收延遲主機源時鐘信號，其中

所述延遲主機源時鐘信號是經(jīng)由所述互連電路從所述主機半導體裝置接收的，并且

基于所述延遲本地源時鐘信號和所述延遲主機源時鐘信號的比較來產(chǎn)生主時鐘信號，其中

所述主時鐘信號用于產(chǎn)生與所述主機半導體裝置上產(chǎn)生的主機源時鐘信號對準的對準本地源時鐘信號。

一種半導體裝置，包括：

互連延遲時鐘調(diào)整塊，所述互連延遲時鐘調(diào)整塊被配置成

接收延遲主機源時鐘信號，其中

互連電路通信地耦合主機半導體裝置與所述半導體裝置，并且

所述延遲主機源時鐘信號是經(jīng)由所述互連電路從所述主機半導體裝置接收的，并且

基于所述延遲主機源時鐘信號來輸出中間時鐘信號；

互連延遲測量電路，所述互連延遲測量電路被配置成

基于所述中間時鐘信號以及延遲測量信號的比較來輸出第一控制信號，其中

所述延遲主機源時鐘信號作為測量信號經(jīng)由所述互連電路立即發(fā)送到所述主機半導體裝置，

所述延遲測量信號經(jīng)由所述互連電路從所述主機半導體裝置接收，并且

所述互連延遲時鐘調(diào)整塊進一步被配置成

基于所述第一控制信號延遲所述中間時鐘信號，并且

追蹤引入到所述中間時鐘信號中的延遲量，并

基于所述延遲量確定延遲碼，其中

所述延遲碼對應(yīng)于所述互連電路的互連延遲；

組合延遲時鐘調(diào)整塊，所述組合延遲時鐘調(diào)整塊被配置成

基于所述延遲碼調(diào)整本地源時鐘信號以產(chǎn)生延遲本地源時鐘信號；

芯片上延遲測量電路，所述芯片上延遲測量電路被配置成

基于所述延遲主機源時鐘信號和所述延遲本地源時鐘信號的比較來輸出第二控制信號；以及

芯片上延遲時鐘調(diào)整塊，所述芯片上延遲時鐘調(diào)整塊被配置成

基于所述第二控制信號調(diào)整所述延遲主機源時鐘信號以輸出主時鐘信號，其中

所述主時鐘信號用于產(chǎn)生與所述主機半導體裝置上產(chǎn)生的主機源時鐘信號對準的對準本地源時鐘信號。

附圖說明

通過參考附圖，可以更好地理解本發(fā)明，并且使得本領(lǐng)域的技術(shù)人員清楚本發(fā)明的多個目的、特征和優(yōu)點。

圖1到3示出描繪根據(jù)一些實施例的實施本發(fā)明的實例半導體裝置的框圖。

圖4示出根據(jù)一些實施例的在實施本發(fā)明的半導體裝置的多個節(jié)點處存在的實例時鐘信號的波形。

圖5示出根據(jù)一些實施例的在實施本發(fā)明的半導體裝置的多個節(jié)點處存在的實例數(shù)據(jù)信號的波形。

借助于例子示出本發(fā)明且本發(fā)明不受附圖限制，在附圖中，除非另外指出，否則類似的附圖標記指示類似的元件。為簡單和清晰起見示出圖中的元件，并且這些元件未必按比例繪制。

具體實施方式

以下內(nèi)容闡述意圖說明本發(fā)明的各種實施例的詳細描述且不應(yīng)被視為限制性的。

概述

集成電路通常包括同步元件或必須使用時鐘信號進行同步的元件。當時鐘信號經(jīng)由時鐘分配網(wǎng)絡(luò)而分配到集成電路中的元件時，歸因于影響時鐘信號的各種因素，例如，到達元件的不同路徑長度、溫度變化、電磁干擾、電阻-電容耦合、用于時鐘分配網(wǎng)絡(luò)的緩沖器的傳播延遲等等，時鐘信號可以在不同時間到達元件。為了使集成電路的適當?shù)夭僮?，必須通過平衡跨集成電路的時鐘信號以確保同步元件同時接收時鐘信號的邏輯電平變化來減少此類時鐘偏斜。

系統(tǒng)級封裝(SiP)技術(shù)目前嘗試互連單個半導體封裝(或SiP封裝)內(nèi)的眾多不同類型的半導體裝置(或SiP裝置)。不同SiP裝置的集成電路還包括同步元件。許多高性能應(yīng)用要求在SiP封裝內(nèi)的同步通信，在SiP封裝內(nèi)SiP裝置的各種同步元件必須同步。當前的解決方案通常利用SiP裝置的每個互連接口上的接口邏輯內(nèi)的跨時鐘域邏輯。然而，由于信號從一個時鐘域跨到另一個時鐘域且必須被同步至目標時鐘域，因此跨時鐘域可能導致高性能應(yīng)用的明顯時延處罰。

本發(fā)明提供跨SiP封裝內(nèi)的多個SiP裝置的同步元件的自適應(yīng)時鐘信號對準，所述自適應(yīng)時鐘信號對準通過補償互連延遲來實施單個時鐘域。通過主裝置或主機裝置將源時鐘信號提供到SiP封裝的一個或多個輔助裝置或擴展裝置。源時鐘信號以及在裝置間發(fā)送的其它信號在跨SiP互連電路從主機裝置行進到給定擴展裝置時會經(jīng)歷延遲，也稱為互連延遲。通過每個擴展裝置將本地時鐘信號與主機裝置的源時鐘信號適當?shù)貙誓苎a償互連延遲。每個擴展裝置包括本地同步邏輯，該本地同步邏輯利用本地對準時鐘信號，從而實現(xiàn)與利用源時鐘信號的主機裝置的同步邏輯的同步通信。

在一些實施例中，針對每個擴展裝置確定互連延遲，并且在SiP封裝操作之前(例如，在工廠設(shè)置期間)設(shè)置互連延遲。在其它實施例中，在SiP封裝操作期間通過每個擴展裝置動態(tài)地(例如，在運行中)確定互連延遲。在這兩種類型的實施例中，自適應(yīng)時鐘信號對準補償互連延遲，并自動調(diào)整本地時鐘信號以使本地時鐘信號與主機裝置的源時鐘信號對準。以此方式，本發(fā)明提供靈活且低時延的解決方案以用于將相同時鐘域內(nèi)的同步元件分開到多個SiP裝置上，其中SiP裝置實現(xiàn)在高速(例如，大于或等于1GHz)下的同步通信，即使是針對不同SiP技術(shù)。

實例實施例

圖1示出描繪實施本發(fā)明的系統(tǒng)100的實例半導體裝置105的簡化框圖。在一些實施例中，半導體裝置105是作為包括于系統(tǒng)級封裝(SiP)封裝中的擴展裝置的一部分的管芯105，所述SiP封裝還包括主機管芯(未示出)。在其它實施例中，半導體裝置105和主機半導體裝置是單個管芯的一部分，其中半導體裝置105和源半導體裝置是單個管芯上的內(nèi)連裝置。應(yīng)注意，半導體裝置105出于說明性目的在本文中描述為管芯105，而不應(yīng)被視為限制。雖然管芯105包括大量組件，但是在圖1中省略了許多組件以保持簡單性。

管芯105包括芯片上同步邏輯125或集成電路，該集成電路包括同步元件。芯片上同步邏輯125被配置成經(jīng)由多個數(shù)據(jù)線195、電平轉(zhuǎn)換器110以及多個數(shù)據(jù)線197與主機管芯(未示出)上的同步邏輯同步通信。另外，總線和地址控制線(未示出)與數(shù)據(jù)線195和197相關(guān)聯(lián)。芯片上同步邏輯125的實例實施例包括被配置成與主機管芯上的同步總線同步通信的同步總線，下文將結(jié)合圖2進一步論述該同步總線。

管芯105還包括互連電路，所述互連電路被配置成提供接口以與主機管芯等另一管芯通信。互連電路可以是各種互連技術(shù)中的任一互連技術(shù)，例如銅柱互連技術(shù)(例如，用于堆疊裝置)、倒裝芯片互連技術(shù)(例如，用于倒裝芯片裝置)、互連結(jié)構(gòu)(例如，用于一些類型的SiP裝置)等等。互連技術(shù)的一些實施例還包括技術(shù)轉(zhuǎn)化電路，例如允許不同技術(shù)的管芯彼此通信的電平轉(zhuǎn)換電路。圖1中示出的實施例示出了具有互連電路的管芯105，所述互連電路包括示出為電平轉(zhuǎn)換器110的技術(shù)轉(zhuǎn)化電路。電平轉(zhuǎn)換器110被配置成將從主機管芯(未示出)接收到的信號調(diào)整為供管芯105的內(nèi)部電路利用的電平，以及將傳出信號調(diào)整為供主機管芯利用的電平以用于發(fā)送到主機管芯。在一些實施例中，當接收或發(fā)送信號時，電平轉(zhuǎn)換器110在互連處的一些標準信號電平與供管芯105的內(nèi)部電路利用的內(nèi)部信號電平之間轉(zhuǎn)換此類信號。因此，對于與管芯105通信的管芯類型而言，管芯105是不可知的。

管芯105被配置成從主機管芯接收源時鐘信號160。源時鐘160被輸入到電平轉(zhuǎn)換器110，電平轉(zhuǎn)換器110輸出源時鐘160的電平轉(zhuǎn)換型式，在本文中也稱為接收源時鐘信號170。當源時鐘160經(jīng)由互連電路從主機管芯行進到管芯105時，源時鐘160經(jīng)歷由互連電路引起的延遲，在本文中也稱為互連延遲165。例如，歸因于各種原因，包括但不限于電平轉(zhuǎn)換器110內(nèi)的邏輯或緩沖電路的傳播延遲、信號路徑長度、溫度變化、電磁干擾、電阻-電容耦合等等，源時鐘160經(jīng)歷來自電平轉(zhuǎn)換器110的延遲115。如本文中所論述，互連延遲165是引入到源時鐘信號160的延遲量，所述引入在源時鐘信號160從源時鐘160對主機管芯上的同步元件可用(例如，用于對主機管芯上的同步邏輯計時)的點通過互連電路(包括通過電平轉(zhuǎn)換器110)行進到接收源時鐘信號170對時鐘對準塊120可用的點時發(fā)生。在圖1中示出的實施例中，將互連延遲165建模為包括電平轉(zhuǎn)換器(LS)延遲115。

管芯105還包括時鐘對準環(huán)路，時鐘對準環(huán)路又包括時鐘對準塊120、時鐘控制塊130、時鐘分配網(wǎng)絡(luò)140和時鐘延遲電路150。時鐘對準環(huán)路包括(經(jīng)由時鐘控制塊130)從時鐘對準塊120到時鐘分配網(wǎng)絡(luò)140的所產(chǎn)生時鐘信號路徑，以及(經(jīng)由時鐘延遲電路150)從時鐘分配網(wǎng)絡(luò)140到時鐘對準塊120的反饋時鐘信號。時鐘對準環(huán)路被配置成將一個或多個本地時鐘信號或如下文所論述的對準時鐘185與源時鐘信號160對準以獲得單個時鐘域。

時鐘對準塊120具有兩個輸入，即接收源時鐘信號170以及從時鐘延遲電路150接收到的反饋時鐘信號，所述反饋時鐘信號示出為中間調(diào)整時鐘190。下文結(jié)合時鐘延遲電路150進一步論述反饋時鐘信號。時鐘對準塊120被配置成比較接收源時鐘信號170和反饋時鐘信號的相位，以確定相比于接收源時鐘信號170的由反饋時鐘信號展現(xiàn)的延遲(或相位差)。時鐘對準塊120還被配置成輸出主調(diào)整時鐘信號175，主調(diào)整時鐘信號175的相位經(jīng)過調(diào)整以便補償由反饋時鐘信號展現(xiàn)的延遲。下文結(jié)合時鐘延遲電路150進一步論述此類延遲。包括于時鐘對準塊120中的電路的例子包括但不限于，相位檢測器、可變延遲線、變頻振蕩器、延遲鎖相環(huán)(DLL)電路(例如，與可變延遲線耦合的相位檢測器)、鎖相環(huán)(PLL)電路(例如，與變頻振蕩器耦合的相位檢測器)、以及被配置成輸出可調(diào)周期時鐘信號的類似電路。

時鐘控制塊130被配置成接收主調(diào)整時鐘信號175并輸出一個或多個所產(chǎn)生時鐘信號180。一個或多個所產(chǎn)生時鐘信號180可以各自具有不同時鐘頻率，其中每個時鐘信號180具有的頻率是主調(diào)整時鐘信號175的頻率的某一因子(例如，倍數(shù)或分數(shù))。包括于時鐘控制塊130中電路的例子包括但不限于，時鐘頻率分頻電路、時鐘頻率倍頻電路、以及被配置成接收輸入時鐘信號并基于輸入時鐘信號的頻率產(chǎn)生一個或多個時鐘信號的類似電路。

時鐘分配網(wǎng)絡(luò)140被配置成將一個或多個所產(chǎn)生時鐘信號180作為一個或多個平衡時鐘信號185分配到管芯105上的邏輯電路的同步元件，包括芯片上同步邏輯125。對時鐘分配網(wǎng)絡(luò)140進行平衡，其中時鐘信號被分配到同步元件，其方式為使得同步元件同時接收時鐘信號的邏輯電平變化。換句話說，時鐘分配網(wǎng)絡(luò)140向芯片上同步邏輯125提供一個或多個平衡時鐘信號185。一個或多個平衡時鐘信號185可以與彼此相位對準。一個或多個平衡時鐘信號185可以各自具有不同時鐘頻率，其中每個時鐘信號185具有的頻率是主調(diào)整時鐘信號175的頻率的某一因子(例如，倍數(shù)或分數(shù))。包括于時鐘分配網(wǎng)絡(luò)140中電路的例子包括但不限于，平衡時鐘樹、驅(qū)動時鐘樹的葉子處的同步元件的緩沖器(例如，寄存器)、抗偏斜電路、去抖動電路等等。

當一個或多個時鐘信號傳播通過時鐘對準環(huán)路的邏輯門元件時，各種延遲被引入到所產(chǎn)生時鐘信號路徑中，其中在接收到輸入之后每個邏輯門元件需要一定時間量來改變其輸出。例如，時鐘控制塊130包括數(shù)據(jù)鎖存器，例如包括各種邏輯門元件的D型觸發(fā)器，其中每個數(shù)據(jù)鎖存器在接收到時鐘邊沿之后需要一定時間量來改變其輸出，也稱為時鐘到輸出的傳播延遲。通過時鐘控制塊130引入到所產(chǎn)生時鐘180(相比于主調(diào)整時鐘175)的總傳播延遲稱為CCB(時鐘控制塊)延遲135。另外，時鐘分配網(wǎng)絡(luò)140中的還包括各種邏輯門元件的緩沖器各自也在接收到時鐘邊沿之后要求一定時間量來改變其輸出。引入到平衡時鐘185(相比于所產(chǎn)生時鐘180)的總傳播延遲稱為CDN(時鐘分配網(wǎng)絡(luò))延遲145。出于各種原因，包括但不限于供電電壓變化、溫度變化、電磁干擾、電阻-電容耦合等等，CCB延遲135和CDN延遲145在管芯105的操作期間經(jīng)常改變。

時鐘延遲電路150被配置成接收平衡時鐘信號185(也稱為反饋平衡時鐘信號185)中的一個平衡時鐘信號，并輸出反饋平衡時鐘信號185的延遲型式作為中間調(diào)整時鐘信號190，所述中間調(diào)整時鐘信號190作為反饋時鐘信號被提供到時鐘對準塊120。時鐘延遲電路150包括延遲元件，所述延遲元件被配置成根據(jù)延遲值155將某一延遲引入到反饋平衡時鐘信號185中，從而形成中間調(diào)整時鐘信號190。延遲值155對應(yīng)于從主機管芯到管芯105的互連延遲165。在一些實施例中，延遲值155是延遲控制信號(例如，與互連延遲165成正比的電壓信號)，時鐘延遲電路150利用所述延遲控制信號來控制延遲元件(例如，可變延遲線或變頻振蕩器)以將延遲時間引入到反饋平衡時鐘信號185中，其中延遲時間等于互連延遲165。在其它實施例中，延遲值155是用于控制一個或多個延遲元件的一個或多個延遲控制信號。在又其它實施例中，延遲值155是延遲碼或表示等于互連延遲165的延遲時間的其它數(shù)值。時鐘延遲電路150被配置成確定對應(yīng)于延遲值155的延遲控制信號，其中延遲控制信號用于控制延遲元件以將延遲時間(等于互連延遲165)引入到反饋平衡時鐘信號185中。在圖1中示出的實施例中，在管芯105的操作之前(例如，在工廠設(shè)置期間)的某一時間處確定延遲值155，其中測量互連延遲165，并在時鐘延遲電路150中(例如，在寄存器或其它數(shù)據(jù)存儲元件中)編程設(shè)計對應(yīng)于所測得的互連延遲165的延遲值155。在其它實施例中，由用戶在管芯105操作期間的某一時間處提供延遲值155。包括于時鐘延遲電路150中的電路的例子包括但不限于，可變延遲線、變頻振蕩器等等。

當時鐘對準塊120比較接收源時鐘信號170和中間調(diào)整時鐘信號190時，時鐘對準塊120被配置成輸出主調(diào)整時鐘信號175，所述主調(diào)整時鐘信號175被調(diào)整成補償由中間調(diào)整時鐘信號190展現(xiàn)的延遲。應(yīng)注意，接收源時鐘信號170是源時鐘信號160的歸因于互連延遲165的延遲型式，且中間調(diào)整時鐘信號190是反饋平衡時鐘信號185的具有等于互連延遲165的延遲時間的延遲型式。由于使源時鐘信號160和反饋平衡時鐘信號185的延遲型式相位對準(即，通過使接收源時鐘信號170和中間調(diào)整時鐘信號190相位對準)，反饋平衡時鐘信號185和由時鐘分配網(wǎng)絡(luò)140分配的其它平衡時鐘信號185也變得與源時鐘信號160相位對準。時鐘對準塊120還調(diào)整主調(diào)整時鐘信號175以補償由中間調(diào)整時鐘信號190展現(xiàn)的其它延遲，包括CCB延遲135和CDN延遲145。

一旦由時鐘分配網(wǎng)絡(luò)140分配的平衡時鐘信號185與源時鐘信號160相位對準，對準時鐘信號185就用于對管芯105上的芯片上同步邏輯125計時，而源時鐘信號160用于對主機管芯上的同步邏輯計時。一個或多個對準時鐘信號185可以各自具有不同時鐘頻率，其中每個時鐘信號185具有的頻率是主調(diào)整時鐘信號175或中間調(diào)整時鐘信號190的頻率的某一因子(例如，倍數(shù)或分數(shù))。例如，相比于中間調(diào)整時鐘信號190的時鐘頻率，提供到芯片上同步邏輯125的對準時鐘信號185的時鐘頻率可以是中間調(diào)整時鐘信號190的時鐘頻率除以2或4。在這個例子中，還可以為主機管芯上的同步邏輯提供以類似方式劃分的時鐘信號。這樣做在管芯105上的芯片上同步邏輯125與主機管芯上的同步邏輯之間形成同步通信。以此方式，在圖1中提供利用靜態(tài)延遲值來對準時鐘信號的解決方案。

圖2示出描繪實施本發(fā)明的系統(tǒng)200的實例半導體裝置205的簡化框圖。在一些實施例中，半導體裝置205是作為包括于系統(tǒng)級封裝(SiP)封裝200中的擴展裝置的管芯205，所述SiP封裝還包括主機管芯207。在其它實施例中，半導體裝置205和主機半導體裝置207是單個管芯的一部分，其中半導體裝置205和主機半導體裝置207是單個管芯上的內(nèi)連裝置。雖然管芯205和207包括大量組件，但是在圖2中省略了許多組件以保持簡單性。

管芯205包括上文結(jié)合圖1論述的多個組件，其中類似附圖標記指示類似組件。例如，管芯205包括電平轉(zhuǎn)換器110、芯片上同步邏輯125、時鐘對準塊120、時鐘控制塊130、時鐘分配網(wǎng)絡(luò)140和時鐘延遲電路150，所述組件以上文所論述的類似方式操作。雖然圖2中示出的實施例在管芯205上而不是在管芯207上包括電平轉(zhuǎn)換器，但是應(yīng)注意其它實施例在管芯207上而不是在管芯205上提供電平轉(zhuǎn)換器。還應(yīng)注意，一些其它實施例在管芯205和管芯207兩者上提供電平轉(zhuǎn)換器，而又其它實施例提供的電平轉(zhuǎn)換器不包括在管芯205或管芯207中的任一者上。

管芯207包括主機時鐘控制塊230，所述主機時鐘控制塊230被配置成接收主調(diào)整時鐘信號(未示出)并將一個或多個所產(chǎn)生時鐘信號輸出到主機時鐘分配網(wǎng)絡(luò)235。主機時鐘分配網(wǎng)絡(luò)235經(jīng)過平衡并將包括源時鐘信號160的一個或多個時鐘信號分配到管芯207的芯片上同步邏輯225，其方式為使得同步元件同時接收分配時鐘信號的邏輯電平變化。芯片上同步邏輯225被配置成經(jīng)由數(shù)據(jù)線295、電平轉(zhuǎn)換器110和數(shù)據(jù)線195與芯片上同步邏輯125同步通信。另外，總線和地址控制線(未示出)與數(shù)據(jù)線295和195相關(guān)聯(lián)。芯片上同步邏輯125和225的實例實施例包括被配置成在管芯205與主機管芯207之間提供同步通信的同步總線。

管芯互連延遲165(或簡稱互連延遲165)是引入到源時鐘信號160的延遲量，所述引入在源時鐘信號160從源時鐘160對主機管芯207上的同步元件可用(例如，在主機時鐘分配網(wǎng)絡(luò)235的輸出處)的點通過主機管芯207的互連電路和管芯205的互連電路(包括通過電平轉(zhuǎn)換器110)行進到接收源時鐘信號170對時鐘對準塊120可用的點時發(fā)生。在圖2中示出的實施例中，將互連延遲165建模為包括LS延遲115和管芯到管芯延遲250，管芯到管芯延遲250在圖2中表示為延遲元件250。管芯到管芯延遲250包括在將源時鐘信號160從主機管芯207發(fā)送到管芯205期間由各種互連電路引入的延遲時間(不包含LS延遲115)。例如，管芯到管芯延遲250可以包括用于在管芯205和207之間進行發(fā)送之前和之后增強源時鐘信號160的緩沖器(未示出)的傳播延遲，以及圖2中未示出的互連電路的傳播延遲。出于簡單性的目的，管芯到管芯延遲250示出為在從管芯205到主機管芯207(例如，示出為節(jié)點A到節(jié)點B的路徑)和從主機管芯207到管芯205(例如，示出為節(jié)點C到節(jié)點D的路徑)這兩個方向上具有相同的延遲量。在一些實施例中，管芯到管芯延遲250可以在不同方向上具有不同的延遲量。

管芯205還包括延遲測量電路220，所述延遲測量電路220被配置成(在管芯205的操作期間)使用經(jīng)過管芯205上的互連電路的環(huán)回路徑來動態(tài)地測量主機管芯207與管芯205之間的互連延遲165，所述互連電路耦合至主機管芯207上的互連電路。環(huán)回路徑示出當發(fā)送信號240穿過電平轉(zhuǎn)換器110、穿過通過節(jié)點A和B從管芯205到主機管芯207的其余的互連電路、穿過通過節(jié)點C和D從主機管芯207返回到管芯205的其余的互連電路、穿過電平轉(zhuǎn)換器110，并在延遲測量電路220處作為接收信號245被接收時從延遲測量電路220行進經(jīng)過的路徑。沿著環(huán)回路徑，節(jié)點A位于緊接在管芯205的發(fā)送互連電路之前，節(jié)點B位于緊接在主機管芯207的接收互連電路之后，節(jié)點C位于緊接在主機管芯207的發(fā)送互連電路之前，且節(jié)點D位于緊接在管芯205的接收互連電路之后。

延遲測量電路220被配置成經(jīng)由環(huán)回路徑的前一半路徑通過電平轉(zhuǎn)換器110將發(fā)送信號240(或測量信號)輸出到主機管芯207。主機管芯207接收信號并經(jīng)由環(huán)回路徑的后一半路徑通過電平轉(zhuǎn)換器110將信號返回到管芯205，其中延遲測量電路220接收返回信號作為接收信號245(或延遲測量信號)。如圖2中所示，發(fā)送信號240經(jīng)歷由穿過管芯205上的發(fā)送互連電路和主機管芯207上的接收互連電路引起的延遲，所述延遲表示為節(jié)點A與B之間的管芯到管芯延遲元件250。發(fā)送信號240還經(jīng)歷由穿過主機管芯207上的發(fā)送互連電路和管芯205上的接收互連電路引起的延遲，所述延遲還表示為節(jié)點C與D之間的管芯到管芯延遲元件250。由于環(huán)回路徑行進到管芯207并返回至管芯205，因此環(huán)回路徑重復(fù)兩次源時鐘信號160在從管芯207行進到管芯205時所經(jīng)歷的延遲。如上所述，在本文所論述的實施例中，管芯到管芯延遲250在兩個方向上具有相同的延遲量。延遲測量電路220被配置成測量引入到發(fā)送信號240中的往返延遲，所述引入在發(fā)送信號240穿過電平轉(zhuǎn)換器110(所述延遲是LS延遲115)、沿環(huán)回路徑的前一半路徑穿過管芯205和207的互連電路(所述延遲是管芯到管芯延遲250)、沿環(huán)回路徑的后一半路徑穿過管芯205和207的互連電路(所述延遲也是管芯到管芯延遲250)、并穿過電平轉(zhuǎn)換器110(所述延遲是LS延遲115)時發(fā)生。

應(yīng)注意，數(shù)據(jù)信號還經(jīng)歷由以類似方式穿過主機管芯207和管芯205上的互連電路引起的延遲，所述延遲還表示為節(jié)點N與O之間的管芯到管芯延遲元件250，所述節(jié)點在管芯207和205的耦合互連電路的相對側(cè)上(例如，節(jié)點N的位置類似節(jié)點B和C，而節(jié)點O的位置類似節(jié)點A和D)。

延遲測量電路220被配置成通過比較發(fā)送信號240(測量信號)和接收信號245(延遲測量信號)的相位來確定發(fā)送信號240與接收信號245之間的相位差以測量往返延遲。該相位差指示總往返延遲。延遲測量電路220被配置成將總往返延遲除以2以確定主機管芯207與管芯205之間的(單向)互連延遲165。接著，延遲測量電路220將延遲值255輸出到時鐘延遲電路150，其中延遲值255對應(yīng)于互連延遲165。在一些實施例中，延遲值255是延遲控制信號(例如，與互連延遲165成正比的電壓信號)，時鐘延遲電路150利用該延遲控制信號來控制延遲元件(例如，可變延遲線或變頻振蕩器)以將延遲時間引入到反饋平衡時鐘信號185中，其中延遲時間等于互連延遲165。在其它實施例中，延遲值255是延遲碼或表示等于互連延遲165的延遲時間的其它數(shù)值。時鐘延遲電路150被配置成確定對應(yīng)于延遲值255的延遲控制信號，其中延遲控制信號用于控制延遲元件以將延遲時間(等于互連延遲165)引入到反饋平衡時鐘信號185中。由于互連延遲165是動態(tài)地確定的，因此延遲值255被動態(tài)地提供到時鐘延遲電路150。包括于延遲測量電路220中的電路的例子包括但不限于相位檢測器等等。

與上文論述類似，時鐘延遲電路150被配置成根據(jù)延遲值255來輸出反饋平衡時鐘信號185的延遲型式，以作為中間調(diào)整時鐘信號190，所述中間調(diào)整時鐘信號190作為反饋時鐘信號被提供到時鐘對準塊120。當時鐘對準塊120比較接收源時鐘信號170和中間調(diào)整時鐘信號190時，時鐘對準塊120被配置成輸出主調(diào)整時鐘信號175，所述主調(diào)整時鐘信號175被調(diào)整為補償由中間調(diào)整時鐘信號190展現(xiàn)的延遲。再次注意，接收源時鐘信號170是源時鐘信號160的歸因于互連延遲165的延遲型式，且中間調(diào)整時鐘信號190是反饋平衡時鐘信號185的具有等于互連延遲165的延遲時間的延遲型式。由于使源時鐘信號160和平衡時鐘信號185的延遲型式相位對準(即，通過使接收源時鐘信號170和中間調(diào)整時鐘信號190相位對準)，反饋平衡時鐘信號185(和由時鐘分配網(wǎng)絡(luò)140分配的其它平衡時鐘信號185)也變得與源時鐘信號160相位對準。時鐘對準塊120還調(diào)整主調(diào)整時鐘信號175以補償由中間調(diào)整時鐘信號190展現(xiàn)的其它延遲，包括CCB延遲135和CDN延遲145。

一旦由時鐘分配網(wǎng)絡(luò)140分配的平衡時鐘信號185與源時鐘信號160相位對準，對準時鐘信號185就用于對管芯205上的芯片上同步邏輯125計時，而源時鐘信號160用于對主機管芯207上的同步邏輯225計時。這樣做在管芯205上的芯片上同步邏輯125與主機管芯207上的同步邏輯225之間形成同步通信。以此方式，在圖2中提供利用動態(tài)延遲測量來對準時鐘信號的解決方案。

圖3示出描繪實施本發(fā)明的系統(tǒng)300的實例半導體裝置305的簡化框圖。在一些實施例中，半導體裝置305是包括于系統(tǒng)級封裝(SiP)封裝300中的管芯305，所述SiP封裝還包括主機管芯307。在其它實施例中，半導體裝置305和主機半導體裝置307是單個管芯的一部分，其中半導體裝置305和主機半導體裝置307是單個管芯上的內(nèi)連裝置。雖然管芯305和307包括大量組件，但是在圖3中省略了許多組件以保持簡單性。

管芯305包括上文結(jié)合圖1和2論述的多個組件，其中類似附圖標記指示類似組件。例如，管芯305包括電平轉(zhuǎn)換器110、芯片上同步邏輯125、時鐘控制塊130和時鐘分配網(wǎng)絡(luò)140，所述組件以上文所論述的類似方式操作。主機管芯307包括上文結(jié)合圖2論述的多個組件，其中類似附圖標記還指示類似組件。例如，管芯307包括主機時鐘控制塊230、主機時鐘分配網(wǎng)絡(luò)235和芯片上同步邏輯225，所述組件以上文所論述的類似方式操作。主機管芯307和管芯305被配置成經(jīng)由數(shù)據(jù)線195、電平轉(zhuǎn)換器110和數(shù)據(jù)線295進行管芯到管芯通信，與上文論述類似。雖然圖3中示出的實施例在管芯305上而不是在管芯307上包括電平轉(zhuǎn)換器，但是應(yīng)注意其它實施例在管芯307上而不是在管芯305上提供電平轉(zhuǎn)換器。還應(yīng)注意，一些其它實施例在管芯305和管芯307兩者上提供電平轉(zhuǎn)換器，而又其它實施例提供的電平轉(zhuǎn)換器不包括在管芯305或管芯307任一者上。

管芯305包括時鐘對準環(huán)路，所述時鐘對準環(huán)路又包括互連延遲時鐘調(diào)整塊310、組合延遲時鐘調(diào)整塊320、芯片上延遲測量電路330、芯片上延遲時鐘調(diào)整塊340、時鐘控制塊130、時鐘分配網(wǎng)絡(luò)140和互連延遲測量電路350。時鐘對準環(huán)路包括從互連延遲時鐘調(diào)整塊310(結(jié)合互連延遲測量電路350)到時鐘分配網(wǎng)絡(luò)140的所產(chǎn)生時鐘信號路徑，以及從時鐘分配網(wǎng)絡(luò)140到組合延遲時鐘調(diào)整塊320的反饋信號路徑。時鐘對準環(huán)路被配置成將一個或多個本地時鐘信號與源時鐘信號160對準以獲得管芯307與管芯305之間的單個時鐘域。

互連延遲時鐘調(diào)整塊310和互連延遲測量電路350被配置成在管芯305的操作期間使用環(huán)回路徑動態(tài)地確定互連延遲165。環(huán)回路徑示出為在接收源時鐘信號170被發(fā)送到管芯307、穿過通過節(jié)點A和B從管芯305到管芯307的其余的互連電路、穿過通過節(jié)點C和D從主機管芯307返回到管芯305的其余的互連電路、穿過電平轉(zhuǎn)換器110，并在互連延遲測量電路350處作為接收信號245被接收時穿過電平轉(zhuǎn)換器110的路徑。沿著環(huán)回路徑，節(jié)點A位于緊接在管芯305的發(fā)送互連電路之前，節(jié)點B位于緊接在主機管芯307的接收互連電路之后，節(jié)點C位于緊接在主機管芯307的發(fā)送互連電路之前，且節(jié)點D位于緊接在管芯305的接收互連電路之后。發(fā)送信號(或測量信號)，例如圖3中接收源時鐘信號170的發(fā)送型式，經(jīng)歷由穿過管芯305上的互連電路和管芯307上的互連電路引起的延遲，所述延遲表示為節(jié)點A與B之間以及節(jié)點C與D之間的管芯到管芯延遲元件250，與上文論述類似。如上所述，在本文所論述的實施例中，管芯到管芯延遲250在兩個方向上具有相同的延遲量。

發(fā)送信號還經(jīng)歷由穿過管芯305和主機管芯307上的一個或多個緩沖元件355引起的延遲，其中緩沖元件355用于增強源時鐘信號160和接收源時鐘信號170。每個緩沖器355還包括邏輯門元件并引入額外傳播延遲。在圖3中示出的實施例中，將互連延遲165建模為包括LS延遲115、管芯到管芯延遲250(不包括緩沖延遲355和LS延遲115)以及管芯307和管芯305兩者上的緩沖延遲355。盡管未示出，但是在一些實施例中，也可以實施類似的緩沖器355以在將信號發(fā)送到管芯305之前增強管芯307上的數(shù)據(jù)線295以及在通過電平轉(zhuǎn)換器110輸出信號之后增強數(shù)據(jù)線195。

為了使環(huán)回路徑能準確地復(fù)制從主機管芯307發(fā)送到管芯305的源時鐘信號160所經(jīng)歷的延遲，在管芯307上實施緩沖延遲360作為環(huán)回路徑的一部分。緩沖延遲360被配置成引入相當于由管芯307和管芯305上的兩個緩沖器355引入的總緩沖延遲時間的兩倍的延遲時間。例如，緩沖延遲360可以表示在管芯307上端到端連接的四個緩沖器355，從而在環(huán)回路徑中引入等效緩沖延遲以便準確地表示從管芯305到管芯307并返回至管芯305的往返行進的源時鐘信號160所經(jīng)歷的總延遲。通過準確地復(fù)制兩次源時鐘信號160所經(jīng)歷的延遲，可以測量準確的往返延遲，當將往返延遲均分時產(chǎn)生準確的互連延遲165(互連延遲165是往返延遲的一半)。

環(huán)回路徑重復(fù)兩次源時鐘信號160在從主機管芯307行進到管芯305時所經(jīng)歷的延遲?；ミB延遲測量電路350被配置成測量當接收源時鐘信號170沿環(huán)回路徑行進時引入到接收源時鐘信號170中的總往返延遲?？偼笛舆t包括穿過電平轉(zhuǎn)換器110(所述延遲是LS延遲115)、沿環(huán)回路徑的前一半路徑穿過管芯305和307的互連電路(所述延遲是管芯到管芯延遲250)、穿過緩沖延遲360、沿環(huán)回路徑的后一半路徑穿過管芯305和307的互連電路(所述延遲也是管芯到管芯延遲250)、并穿過電平轉(zhuǎn)換器110(所述延遲也是LS延遲115)的延遲。

互連延遲測量電路350具有兩個輸入，即接收信號245(或延遲測量信號)和來自互連延遲時鐘調(diào)整塊310的延遲時鐘信號325?；ミB延遲測量電路350被配置成通過比較接收信號245和延遲時鐘信號325的相位來確定接收信號245與延遲時鐘信號325之間的相位差，從而測量往返延遲。相位差指示往返延遲?；谙辔徊?，互連延遲測量電路350被配置成輸出增加/減少(inc/dec)控制信號345，所述inc/dec控制信號345被提供到互連延遲時鐘調(diào)整塊310。Inc/dec控制信號345向互連延遲時鐘調(diào)整塊310指示是應(yīng)將延遲時鐘信號325的相位延遲更多還是更少的延遲量，以便使延遲時鐘325與接收信號245相位對準。例如，如果在接收信號245的正時鐘邊沿之前接收到延遲時鐘信號325的正時鐘邊沿，則inc/dec控制信號345指示應(yīng)將延遲時鐘信號325的相位延遲更多的延遲量，以便使延遲時鐘信號325與接收信號245相位對準(例如，控制信號345向時鐘調(diào)整塊310指示“增加”)。類似地，如果在接收信號245的正時鐘邊沿之后接收到延遲時鐘信號325的正時鐘邊沿，則inc/dec控制信號345指示應(yīng)將延遲時鐘信號325的相位延遲更少的延遲量，以便使延遲時鐘信號325與接收信號245相位對準(例如，控制信號345向時鐘調(diào)整塊310指示“減少”)。包括于互連測量電路350中的電路的例子包括但不限于相位檢測器等等。

互連延遲時鐘調(diào)整塊310具有兩個輸入，即接收源時鐘信號170和來自互連延遲測量電路350的增加/減少控制信號345?；ミB延遲時鐘調(diào)整塊310被配置成將接收源時鐘170的延遲型式(如上文所描述，接收源時鐘170的延遲型式是根據(jù)inc/dec控制信號345延遲或調(diào)整的)作為延遲時鐘信號325而輸出到互連延遲測量電路350。互連延遲時鐘調(diào)整塊310還包括追蹤電路以通過累加基于inc/dec控制信號345的持續(xù)指示而引入到接收源時鐘信號170的延遲量(所述延遲形成延遲時鐘信號325)來確定往返延遲。換句話說，(一旦延遲時鐘信號325與接收信號245相位對準或鎖定)在接收源時鐘170與延遲時鐘信號325之間的相位差指示往返延遲，其中通過互連延遲測量電路350(例如，逐漸地或以其它方式)引入相位差。互連延遲時鐘調(diào)整塊310被配置成將往返延遲除以2以確定從主機管芯307到管芯305的(單向)互連延遲165。接著，互連延遲時鐘調(diào)整塊310將延遲碼315輸出到組合延遲時鐘調(diào)整塊320，其中延遲碼315表示等于互連延遲165的延遲時間。在一些實施例中，延遲碼315還存儲在互連延遲時鐘調(diào)整塊310處。由于動態(tài)地確定互連延遲165(且互連延遲165可以歸因于供電電壓變化、溫度變化、電磁干擾變化等等而變化)，因此也動態(tài)地確定延遲碼315并將延遲碼315提供到組合延遲時鐘調(diào)整塊320。包括于互連延遲時鐘調(diào)整塊310中的電路的例子包括但不限于可變延遲線、變頻振蕩器、以及被配置成輸出用于延遲測量的可調(diào)周期時鐘信號以及輸出反映延遲測量結(jié)果的延遲碼的類似電路。

組合延遲時鐘調(diào)整塊320具有兩個輸入，即反饋平衡時鐘185和延遲碼315。組合延遲時鐘調(diào)整塊320包括延遲元件，以及被配置成利用延遲碼315以設(shè)置或控制延遲元件從而將(等于互連延遲165的)延遲時間引入到反饋平衡時鐘185中的電路，所述反饋平衡時鐘185作為中間調(diào)整時鐘190被輸出到芯片上延遲測量電路330。在其它實施例(未示出)中，延遲碼315是延遲控制信號(例如，與互連延遲165成正比的電壓信號)，組合延遲時鐘調(diào)整塊320利用該延遲控制信號來控制延遲元件(例如，可變延遲線或變頻振蕩器)以將(等于互連延遲165的)延遲時間引入到反饋平衡時鐘信號185中。包括于組合延遲時鐘調(diào)整塊320中的電路的例子包括但不限于可變延遲線、變頻振蕩器、以及被配置成輸出可調(diào)周期時鐘信號的類似電路。

芯片上延遲測量電路330具有兩個輸入，即中間調(diào)整時鐘190和接收源時鐘170。芯片上延遲測量電路330被配置成通過比較中間調(diào)整時鐘信號190和接收源時鐘信號170的相位來確定相位之間的相位差以測量芯片上延遲。相位差指示芯片上延遲，芯片上延遲包括CCB延遲135和CDN延遲145?；谙辔徊?，芯片上延遲測量電路330被配置成輸出增加/減少(inc/dec)控制信號335，所述inc/dec控制信號335被提供到芯片上延遲時鐘調(diào)整塊340。Inc/dec控制信號335向芯片上延遲時鐘調(diào)整塊340指示是應(yīng)將中間調(diào)整時鐘190的相位延遲更多還是更少的延遲量，以便使中間調(diào)整時鐘190與接收源時鐘信號170相位對準，與上文結(jié)合互連延遲測量電路350的inc/dec控制信號345的論述類似。包括于芯片上延遲測量電路330中的電路的例子包括但不限于相位檢測器等等。

芯片上延遲時鐘調(diào)整塊340具有兩個輸入，即接收源時鐘信號170和來自芯片上延遲測量電路330的增加/減少控制信號335。芯片上延遲時鐘調(diào)整塊340被配置成將接收源時鐘170的延遲型式(如上文所描述，接收源時鐘170的延遲型式是根據(jù)inc/dec控制信號335延遲或調(diào)整的)作為主調(diào)整時鐘信號175而輸出到時鐘控制塊130。主調(diào)整時鐘信號175的相位補償相比于經(jīng)由芯片上延遲測量電路330的接收源時鐘170的由中間調(diào)整時鐘190展現(xiàn)的芯片上延遲(包括CCB延遲135和CDN延遲145)。主調(diào)整時鐘信號175的相位還補償互連延遲165(包括管芯到管芯延遲250、LS延遲115和由一個或多個緩沖器355引起的延遲)。主調(diào)整時鐘175被提供到時鐘控制塊130，與上文論述類似。

再次注意，接收源時鐘信號170是源時鐘信號160的歸因于互連延遲165的延遲型式。中間調(diào)整時鐘信號190是反饋平衡時鐘信號185的延遲了等于互連延遲165的延遲時間的延遲型式。由于使源時鐘信號160和平衡時鐘信號185的延遲型式相位對準(即，通過使接收源時鐘信號170和中間調(diào)整時鐘信號190相位對準)，反饋平衡時鐘信號185(和由時鐘分配網(wǎng)絡(luò)140分配的其它平衡時鐘信號185)也變得與源時鐘信號160相位對準。

一旦由時鐘分配網(wǎng)絡(luò)140分配的平衡時鐘信號185與源時鐘信號160相位對準，對準時鐘信號185就用于對管芯305上的芯片上同步邏輯125計時，而源時鐘信號160用于對主機管芯307上的同步邏輯225計時。這樣做在管芯305上的芯片上同步邏輯125與主機管芯307上的同步邏輯225之間形成同步通信。以此方式，在圖3中提供利用動態(tài)延遲測量來對準時鐘信號的解決方案。

圖4示出在實施本發(fā)明的半導體裝置的多個節(jié)點處存在的實例時鐘信號的波形。所述波形示出將延遲引入到源時鐘信號160中，以及對此類延遲進行補償以獲得與源時鐘信號160相位對準的對準時鐘185。雖然本文中使用圖2中示出的涉及管芯205和主機管芯207本發(fā)明的實施例來闡述圖4中示出的波形，但是對于其它實施例存在類似波形，如將在下文指出。在源時鐘信號160和平衡時鐘信號185(平衡時鐘信號185也稱為對準時鐘信號185)的相位對準之后出現(xiàn)示出的波形。

源時鐘信號160在圖4的頂部示出，接收時鐘信號170緊跟源時鐘信號160下方示出。應(yīng)注意，在源時鐘信號160與接收時鐘信號170之間存在相位差，如接收時鐘信號170的正沿比源時鐘信號160的正沿落后了管芯到管芯延遲250和電平轉(zhuǎn)換器(LS)延遲115所示。此延遲之和是互連延遲165，并且在一些實施例中(例如結(jié)合圖1論述的實施例)，在裝置操作之前的時間(例如，在執(zhí)行期操作之前的工廠設(shè)置時段期間)直接測量此延遲之和，并且將此類互連延遲165的表示作為延遲值155編程設(shè)計到時鐘延遲電路150中，如上文所論述。在此類實施例中，在時鐘對準塊120之前將互連延遲165引入到對準時鐘185中，時鐘對準塊120使接收時鐘信號170和中間調(diào)整時鐘190相位對準。由于源時鐘160和對準時鐘185均延遲了相同的互連延遲165的量，因此源時鐘信號160和對準時鐘185也經(jīng)過相位對準。

在一些實施例中(例如結(jié)合圖2和3論述的實施例)，為了測量互連延遲165，在包括節(jié)點A、B、C和D的環(huán)回路徑上發(fā)送信號以便確定往返延遲410，如上文所論述。出于簡單的目的，發(fā)送信號240示出為與接收時鐘信號170的波形相同，但是實際上發(fā)送信號240可以是與接收時鐘信號170具有某一相位差的其它波形。例如，在圖3的實施例中，接收時鐘信號170被發(fā)送到主機管芯307并等效于發(fā)送信號240(在圖3中未標記)，其中發(fā)送信號240具有與接收時鐘信號170相同的波形。相比之下，圖2的實施例中的發(fā)送信號240與接收時鐘信號170無關(guān)，其中發(fā)送信號240具有與接收時鐘信號170不同的波形(并且將由此很可能與接收時鐘信號170具有某一相位差)。

不論在接收時鐘信號170與發(fā)送信號240之間存在何種關(guān)系，應(yīng)注意，在發(fā)送信號240的波形與節(jié)點A信號之間存在相位差，如節(jié)點A信號的正沿比發(fā)送信號240的正沿落后了LS延遲115所示。當發(fā)送信號240穿過LS轉(zhuǎn)換器110到節(jié)點A時產(chǎn)生LS延遲115。類似地，在節(jié)點A和B的波形之間存在相位差，如節(jié)點B信號的正沿比節(jié)點A信號的正沿落后了管芯到管芯延遲250所示。當節(jié)點A信號穿過管芯205的發(fā)送互連電路和主機管芯207的接收互連電路而到節(jié)點B時，產(chǎn)生管芯到管芯延遲250。

由于圖2的實施例指示節(jié)點B信號被立即返回到管芯205，因此節(jié)點C信號示出為與節(jié)點B信號的波形相同。在圖3的實施例中，節(jié)點B和C的波形將具有等于緩沖延遲360的相位差，這還將增加(總)互連延遲165和往返延遲410。

應(yīng)注意，在節(jié)點C和D的波形之間存在相位差，如節(jié)點D的正沿比節(jié)點C的正沿落后了管芯到管芯延遲250所示。當節(jié)點C信號穿過主機管芯207的發(fā)送互連電路和管芯205的接收互連電路而到節(jié)點D時，產(chǎn)生管芯到管芯延遲250。類似地，在節(jié)點D與接收信號245的波形之間存在相位差，如接收信號245的正沿比節(jié)點D的正沿落后了LS延遲115所示。當節(jié)點D信號穿過LS轉(zhuǎn)換器110到延遲測量電路220的輸入時，產(chǎn)生LS延遲115。

當發(fā)送信號穿過環(huán)回路徑時，引入到發(fā)送信號240的延遲累加，從而形成往返延遲410。換句話說，在發(fā)送信號240與接收信號245之間存在等于往返延遲410的相位差。往返延遲410等于互連延遲165的兩倍。一旦確定往返延遲410，就能通過將往返延遲410除以2來確定互連延遲165。

主調(diào)整時鐘175示出為具有已經(jīng)過調(diào)整來補償芯片上延遲和互連延遲165兩者的相位。如上文所論述，時鐘對準塊120被配置成通過調(diào)整主調(diào)整時鐘信號175的延遲，來使接收源時鐘信號170與中間調(diào)整時鐘190相位對準。如圖4中所示，當主調(diào)整時鐘175穿過時鐘控制塊130并作為一個或多個所產(chǎn)生時鐘信號180輸出時，主調(diào)整時鐘175經(jīng)歷CCB延遲135。接著，當所產(chǎn)生時鐘信號180穿過時鐘分配網(wǎng)絡(luò)140并作為對準時鐘185輸出時，所產(chǎn)生時鐘信號180經(jīng)歷CDN延遲145。最后，時鐘延遲電路150緊接在時鐘對準塊120之前將延遲165引入到對準時鐘185，從而形成中間調(diào)整時鐘190。因此，主調(diào)整時鐘175的上升沿的位置經(jīng)過調(diào)整以補償包括CCB延遲135、CDN延遲145以及主調(diào)整時鐘175與中間調(diào)整時鐘190之間的互連延遲165的延遲。此外，由于中間調(diào)整時鐘190是對準時鐘185的延遲型式，且接收時鐘信號170是源時鐘信號160的延遲型式，因此源時鐘160和對準時鐘185也因為中間調(diào)整時鐘190與接收時鐘信號170的相位對準而相位對準。

圖5示出在實施本發(fā)明的半導體裝置的多個節(jié)點處存在的實例數(shù)據(jù)信號的波形。所述波形示出在相同時鐘域內(nèi)的兩個半導體裝置或管芯之間實現(xiàn)的同步通信。

圖5的上半部示出了通過管芯接收的數(shù)據(jù)信號，例如通過上文結(jié)合圖1、2和3論述的任何管芯接收的數(shù)據(jù)信號。從主機管芯(例如，管芯207或307)發(fā)送并在輔助管芯(例如，管芯105、205或305)上接收的節(jié)點N數(shù)據(jù)信號在被發(fā)送之前經(jīng)歷來自主機管芯上的芯片上同步邏輯225的某一傳播延遲，如節(jié)點N有效數(shù)據(jù)的邊沿比對準時鐘185(對準時鐘185與源時鐘信號160相位對準)的正沿落后了芯片上同步邏輯225中的寄存器的某一時鐘到輸出延遲所示。

當節(jié)點O數(shù)據(jù)信號穿過主機管芯的發(fā)送互連電路和輔助管芯的接收互連電路時，節(jié)點O數(shù)據(jù)信號經(jīng)歷管芯到管芯延遲250，如節(jié)點O有效數(shù)據(jù)的邊沿比節(jié)點N有效數(shù)據(jù)的邊沿落后了管芯到管芯延遲250所示。當節(jié)點P數(shù)據(jù)信號穿過LS轉(zhuǎn)換器110到節(jié)點P時，節(jié)點P數(shù)據(jù)信號經(jīng)歷LS延遲115，如節(jié)點P有效數(shù)據(jù)的邊沿比節(jié)點O有效數(shù)據(jù)的邊沿落后了LS延遲115所示。節(jié)點P信號的有效數(shù)據(jù)的邊沿在對準時鐘185的下一正沿之前的某一時間出現(xiàn)，以符合輔助管芯的芯片上同步邏輯125內(nèi)的元件的設(shè)置時間要求。節(jié)點P信號的有效數(shù)據(jù)還在對準時鐘185的正沿之后的某一時間上保持穩(wěn)定，以符合輔助管芯的芯片上同步邏輯125內(nèi)的元件的保持時間要求。

圖5的下半部示出了通過管芯發(fā)送的數(shù)據(jù)信號，例如從上文結(jié)合圖1、2和3論述的任何管芯發(fā)送的數(shù)據(jù)信號。從輔助管芯(例如，管芯105、205或305)發(fā)送并在主機管芯(例如，管芯207或307)上接收的節(jié)點P數(shù)據(jù)信號在被發(fā)送之前經(jīng)歷來自輔助管芯上的芯片上同步邏輯125的某一傳播延遲，如節(jié)點P有效數(shù)據(jù)的邊沿比對準時鐘185(對準時鐘185與管芯207或307上的源時鐘信號160相位對準)的正沿落后了來自芯片上同步邏輯225中的寄存器的某一時鐘到輸出延遲所示。

當節(jié)點O數(shù)據(jù)信號穿過LS轉(zhuǎn)換器110時，節(jié)點O數(shù)據(jù)信號經(jīng)歷LS延遲115，如節(jié)點O有效數(shù)據(jù)的邊沿比節(jié)點P有效數(shù)據(jù)的邊沿落后了LS延遲115所示。當節(jié)點N數(shù)據(jù)信號穿過輔助管芯的發(fā)送互連電路和主機管芯的接收互連電路時，節(jié)點N數(shù)據(jù)信號經(jīng)歷管芯到管芯延遲250，如節(jié)點N有效數(shù)據(jù)的邊沿比節(jié)點O有效數(shù)據(jù)的邊沿落后了管芯到管芯延遲250所示。節(jié)點N的有效數(shù)據(jù)的邊沿在源時鐘160的下一正沿之前的某一時間出現(xiàn)，以符合主機管芯的芯片上同步邏輯225內(nèi)的元件的設(shè)置時間要求。節(jié)點N信號的有效數(shù)據(jù)還在源時鐘160的正沿之后的某一時間上保持穩(wěn)定，以符合主機管芯的芯片上同步邏輯225內(nèi)的元件的保持時間要求。

現(xiàn)在應(yīng)了解，已經(jīng)提供自適應(yīng)時鐘信號對準的實施例，自適應(yīng)時鐘信號對準補償半導體裝置之間的互連延遲，并自動調(diào)整本地時鐘信號以使本地時鐘信號與主機裝置的源時鐘信號對準。在本發(fā)明的一個實施例中，提供一種半導體裝置，所述半導體裝置包括時鐘延遲電路，所述時鐘延遲電路被配置成接收與互連延遲相關(guān)聯(lián)的延遲值，其中互連延遲是在通信地耦合主機半導體裝置與該半導體裝置的互連電路上測得。時鐘延遲電路還被配置成使本地時鐘信號延遲由延遲值指示的延遲量，其中在半導體裝置上產(chǎn)生本地時鐘信號。該半導體裝置還包括時鐘對準塊，所述時鐘對準塊被配置成：從時鐘延遲電路接收延遲本地時鐘信號；接收延遲源時鐘信號，其中延遲源時鐘信號是經(jīng)由互連電路從主機半導體裝置接收的；并基于延遲源時鐘信號和延遲本地時鐘信號的比較來輸出主時鐘信號，其中主時鐘信號用于在半導體裝置上產(chǎn)生與主機半導體裝置上產(chǎn)生的源時鐘信號對準的一個或多個對準時鐘信號。

以上實施例的一個方面提出，半導體裝置進一步包括同步邏輯，所述同步邏輯被配置成利用一個或多個對準時鐘信號中的一個對準時鐘信號作為本地源時鐘信號，其中同步邏輯被配置用于與主機半導體裝置上的主機同步邏輯的同步通信，并且主機同步邏輯被配置成利用源時鐘信號。

以上實施例的一個方面提出，半導體裝置進一步包括時鐘控制塊，所述時鐘控制塊被配置成利用主時鐘信號來輸出一個或多個所產(chǎn)生時鐘信號，其中一個或多個所產(chǎn)生時鐘信號包括由時鐘控制塊引入的第一本地延遲。

以上實施例的另外的方面提出，半導體裝置進一步包括時鐘分配網(wǎng)絡(luò)，所述時鐘分配網(wǎng)絡(luò)被配置成將一個或多個所產(chǎn)生時鐘信號作為一個或多個對準時鐘信號分配到半導體裝置上的同步元件，其中一個或多個所產(chǎn)生時鐘信號包括由時鐘分配網(wǎng)絡(luò)引入的第二本地延遲，其中該時鐘對準塊進一步被配置成調(diào)整主時鐘信號以補償?shù)谝槐镜匮舆t和第二本地延遲。

以上實施例的另一方面提出，半導體裝置包括第一半導體管芯，主機半導體裝置包括第二半導體管芯，并且第一半導體管芯和第二半導體管芯包括于封裝中。

以上實施例的另一方面提出，延遲值包括工廠存儲的非易失性值和用戶提供的非易失性值中的一個非易失性值。

以上實施例的另一方面提出，半導體裝置進一步包括延遲測量電路，所述延遲測量電路被配置成測量互連延遲，其中延遲測量電路進一步被配置成：經(jīng)由互連電路將測量信號發(fā)送到主機半導體裝置；經(jīng)由互連電路從主機半導體裝置接收延遲測量信號；比較測量信號和延遲測量信號以確定往返延遲；根據(jù)往返延遲計算互連延遲；以及將指示互連延遲的延遲值輸出到時鐘延遲電路。

以上實施例的另一方面提出，延遲測量電路被配置成在環(huán)回路徑上發(fā)送測量信號，所述環(huán)回路徑包括穿過互連電路從延遲測量電路的輸出端到主機半導體裝置的第一路徑，以及穿過互連電路從主機半導體裝置到延遲測量電路的輸入端的第二路徑，并且延遲測量電路被配置成從第二路徑接收延遲測量信號。

以上實施例的另一另外的方面提出，互連電路包括在半導體裝置上的第一組發(fā)送電路和在主機半導體裝置上的第一組接收電路，互連電路包括在主機半導體裝置上的第二組發(fā)送電路和在主機半導體裝置上的第二組接收電路，環(huán)回路徑的第一路徑穿過第一組發(fā)送電路和接收電路，第一路徑與管芯到管芯延遲相關(guān)聯(lián)，環(huán)回路徑的第二路徑穿過第二組發(fā)送電路和接收電路，并且第二路徑與管芯到管芯延遲相關(guān)聯(lián)。

以上實施例的另一另外的方面提出，互連電路包括電平轉(zhuǎn)換器，互連延遲包括與電平轉(zhuǎn)換器相關(guān)聯(lián)的延遲，環(huán)回路徑的第一路徑和第二路徑各自穿過電平轉(zhuǎn)換器。

以上實施例的另一另外的方面提出，互連電路包括與第一總緩沖延遲相關(guān)聯(lián)的第一組緩沖元件，環(huán)回路徑穿過與第二總緩沖延遲相關(guān)聯(lián)的第二組緩沖元件，并且第二總緩沖延遲包括第一總緩沖延遲的兩倍。

在本發(fā)明的另一實施例中，提供一種方法，所述方法包括接收與互連延遲相關(guān)聯(lián)的延遲值，其中互連延遲在互連電路上測得，互連電路通信地耦合主機半導體裝置與半導體裝置。所述方法還包括使本地時鐘信號延遲由延遲值指示的延遲量以產(chǎn)生延遲本地時鐘信號，其中在半導體裝置上產(chǎn)生本地時鐘信號；接收延遲源時鐘信號，其中延遲源時鐘信號是經(jīng)由互連電路從主機半導體裝置接收的；以及基于延遲源時鐘信號和延遲本地時鐘信號的比較來輸出主時鐘信號，其中主時鐘信號用于在半導體裝置上產(chǎn)生與主機半導體裝置上產(chǎn)生的源時鐘信號對準的一個或多個對準時鐘信號。

以上實施例的一個方面提出，該方法進一步包括用一個或多個對準時鐘信號中的一個對準時鐘信號對同步邏輯計時，其中同步邏輯被配置用于與主機半導體裝置上的主機同步邏輯的同步通信，并且主機同步邏輯被配置成利用源時鐘信號。

以上實施例的另一方面提出，所述方法進一步包括基于主時鐘信號來產(chǎn)生一個或多個所產(chǎn)生時鐘信號，其中一個或多個所產(chǎn)生時鐘信號包括通過該產(chǎn)生而引入的第一本地延遲。

以上實施例的另一方面提出，該方法進一步包括將一個或多個所產(chǎn)生時鐘信號作為一個或多個對準時鐘信號分配到半導體裝置上的同步元件，其中一個或多個對準時鐘信號包括通過該分配而引入的第二本地延遲；以及調(diào)整主時鐘信號以補償?shù)谝槐镜匮舆t和第二本地延遲。

以上實施例的另一方面提出，該方法進一步包括測量互連延遲，該測量包括：經(jīng)由互連電路將測量信號發(fā)送到主機半導體裝置，經(jīng)由互連電路從主機半導體裝置接收延遲測量信號，比較測量信號和延遲測量信號以確定往返延遲，根據(jù)往返延遲計算互連延遲，以及將指示互連延遲的延遲值輸出到時鐘延遲電路。

以上實施例的另一方面提出，在環(huán)回路徑上發(fā)送測量信號，該環(huán)回路徑包括穿過互連電路從半導體裝置到主機半導體裝置的第一路徑，以及穿過互連電路從主機半導體裝置到半導體裝置的第二路徑，并且從環(huán)回路徑的第二路徑接收延遲測量信號。

以上實施例的另一另外的方面提出，互連電路包括在半導體裝置上的第一組發(fā)送電路和在主機半導體裝置上的第一組接收電路，互連電路包括在主機半導體裝置上的第二組發(fā)送電路和在主機半導體裝置上的第二組接收電路，環(huán)回路徑的第一路徑穿過第一組發(fā)送電路和接收電路，第一路徑與管芯到管芯延遲相關(guān)聯(lián)，環(huán)回路徑的第二路徑穿過第二組發(fā)送電路和接收電路，并且第二路徑與管芯到管芯延遲相關(guān)聯(lián)。

以上實施例的另一另外的方面提出，互連電路包括電平轉(zhuǎn)換器，互連延遲包括與電平轉(zhuǎn)換器相關(guān)聯(lián)的延遲，環(huán)回路徑的第一路徑和第二路徑各自穿過電平轉(zhuǎn)換器。

以上實施例的另一另外的方面提出，互連電路包括與第一總緩沖延遲相關(guān)聯(lián)的第一組緩沖元件，環(huán)回路徑穿過與第二總緩沖延遲相關(guān)聯(lián)的第二組緩沖元件，并且第二總緩沖延遲包括第一總緩沖延遲的兩倍。

在本發(fā)明的另一實施例中，提供一種半導體裝置，該半導體裝置包括延遲測量電路，所述延遲測量電路被配置成基于測量信號和延遲測量信號的比較來確定往返延遲。互連電路通信地耦合主機半導體裝置與半導體裝置，測量信號經(jīng)由互連電路發(fā)送到主機半導體裝置，并且延遲測量信號經(jīng)由互連電路從主機半導體裝置接收。延遲測量電路還被配置成基于往返延遲來計算互連電路的互連延遲。該半導體裝置還包括時鐘對準環(huán)路，該時鐘對準環(huán)路被配置成在半導體裝置上產(chǎn)生本地源時鐘信號；通過互連延遲來延遲本地源時鐘信號以產(chǎn)生延遲本地源時鐘信號；并且接收延遲主機源時鐘信號，其中延遲主機源時鐘信號是經(jīng)由互連電路從主機半導體裝置接收的。時鐘對準環(huán)路還被配置成基于延遲本地源時鐘信號和延遲主機源時鐘信號的比較來產(chǎn)生主時鐘信號，其中主時鐘信號用于產(chǎn)生與主機半導體裝置上產(chǎn)生的主機源時鐘信號對準的對準本地源時鐘信號。

在本發(fā)明的另一實施例中，提供一種半導體裝置，所述半導體裝置包括互連延遲時鐘調(diào)整塊，所述互連延遲時鐘調(diào)整塊被配置成接收延遲主機源時鐘信號，其中互連電路通信地耦合主機半導體裝置與半導體裝置，并且延遲主機源時鐘信號是經(jīng)由互連電路從主機半導體裝置接收的?；ミB延遲時鐘調(diào)整塊還被配置成基于延遲主機源時鐘信號來輸出中間時鐘信號。所述半導體裝置還包括互連延遲測量電路，所述互連延遲測量電路被配置成基于中間時鐘信號以及延遲測量信號的比較來輸出第一控制信號，其中延遲主機源時鐘信號作為測量信號經(jīng)由互連電路立即發(fā)送到主機半導體裝置，延遲測量信號經(jīng)由互連電路從主機半導體裝置接收?；ミB延遲時鐘調(diào)整塊進一步被配置成基于第一控制信號來延遲中間時鐘信號，并追蹤引入到中間時鐘信號的延遲量?；ミB延遲測量電路進一步被配置成基于延遲量來確定延遲碼，其中延遲碼對應(yīng)于互連電路的互連延遲。所述半導體裝置還包括：組合延遲時鐘調(diào)整塊，所述組合延遲時鐘調(diào)整塊被配置成基于延遲碼來調(diào)整本地源時鐘信號以產(chǎn)生延遲本地源時鐘信號；以及芯片上延遲測量電路，所述芯片上延遲測量電路被配置成基于延遲主機源時鐘信號和延遲本地源時鐘信號的比較來輸出第二控制信號。該半導體裝置還包括芯片上延遲時鐘調(diào)整塊，所述芯片上延遲時鐘調(diào)整塊被配置成基于第二控制信號來調(diào)整延遲主機源時鐘信號以輸出主時鐘信號，其中主時鐘信號用于產(chǎn)生與主機半導體裝置上產(chǎn)生的主機源時鐘信號對準的對準本地源時鐘信號。

本文中所描述的電路可以在半導體基板上實施，所述半導體基板可以是任何半導體材料或材料的組合，例如砷化鎵、鍺化硅、絕緣體上硅(SOI)、硅、單晶硅等以及以上材料的組合。

如本文中所使用，術(shù)語“總線”用于指代多個信號或?qū)w，所述多個信號或?qū)w可以用來傳送一個或多個不同類型的信息，例如數(shù)據(jù)、地址、控制或狀態(tài)。如本文中所論述的導體可以參考單個導體、多個導體、單向?qū)w或雙向?qū)w來示出或描述。然而，不同實施例可以改變導體的實施方案。例如，可以使用單獨的單向?qū)w而不是雙向?qū)w，且反之亦然。另外，可以用以連續(xù)方式或以時分復(fù)用方式傳送多個信號的單個導體來代替多個導體。同樣地，攜載多個信號的單個導體可以被分成攜載這些信號的子集的各種不同導體。因此，存在用于傳送信號的許多選擇。

本文中在提及使信號、狀態(tài)位或類似裝置呈現(xiàn)為其邏輯真或邏輯假狀態(tài)時，分別使用術(shù)語“確證”或“設(shè)置”和“求反”(或“撤銷確證”或“清除”)。如果邏輯真狀態(tài)為邏輯電平1，那么邏輯假狀態(tài)為邏輯電平0。且如果邏輯真狀態(tài)為邏輯電平0，那么邏輯假狀態(tài)為邏輯電平1。

本文中所描述的每個信號可以設(shè)計為正邏輯或負邏輯，其中負邏輯可以用信號名稱上的橫線或名稱后的asterix(*)表示。在負邏輯信號的情況下，信號為低電平有效，其中邏輯真狀態(tài)對應(yīng)于邏輯電平0。在正邏輯信號的情況下，信號為高電平有效，其中邏輯真狀態(tài)對應(yīng)于邏輯電平1。應(yīng)注意，本文中所描述的的任何信號均可以設(shè)計為負邏輯信號或正邏輯信號。因此，在替代實施例中，描述為正邏輯信號的那些信號可以實施為負邏輯信號，并且描述為負邏輯信號的那些信號可以實施為正邏輯信號。

由于實施本發(fā)明的設(shè)備大部分由本領(lǐng)域的技術(shù)人員已知的電子組件和電路形成，因此為了理解和了解本發(fā)明的基本概念并且為了不混淆或偏離本發(fā)明的教示，將不會以比以上說明認為必要的任何更大程度闡述電路細節(jié)。

雖然本文中參考特定實施例描述了本發(fā)明，但是在不脫離如所附權(quán)利要求書所闡述的本發(fā)明的范圍的情況下可以進行各種修改和改變。因此，說明書和圖應(yīng)視為示意性而不是限制性意義，并且預(yù)期所有這些修改都包括在本發(fā)明范圍內(nèi)。并不希望將本文中關(guān)于于特定實施例描述的任何優(yōu)勢、優(yōu)點或針對問題的解決方案理解為任何或全部權(quán)利要求的關(guān)鍵、必需或必不可少的特征或元件。

如本文中所使用，不希望將術(shù)語“耦合”限制于直接耦合或機械耦合。

此外，如本文中所使用，術(shù)語“一”被定義為一個或一個以上。而且，權(quán)利要求書中例如“至少一個”和“一個或多個”等介紹性短語的使用不應(yīng)解釋為暗示由不定冠詞“一”引入的另一權(quán)利要求要素將含有此引入的權(quán)利要求要素的任何特定權(quán)利要求限制為僅含有一個此要素的發(fā)明，甚至是在同一權(quán)利要求包含介紹性短語“一個或多個”或“至少一個”和例如“一”等不定冠詞時。對于定冠詞的使用也是如此。

除非另外說明，否則例如“第一”和“第二”等術(shù)語用于任意地區(qū)分此類術(shù)語所描述的元件。因此，這些術(shù)語不一定意欲指示此類元件的時間或其它優(yōu)先級。