本發(fā)明涉及通信領(lǐng)域，尤其涉及一種數(shù)據(jù)傳輸方法及裝置。

背景技術(shù)：

目前，分布式網(wǎng)絡(luò)通信設(shè)備包括通過I2C總線(Inter-IC bus)連接的主控模塊和業(yè)務(wù)模塊。I2C總線的意思是“完成集成電路或功能單元之間信息交換的規(guī)范或協(xié)議”，提供集成電路(ICs)之間的通信線路。I2C總線最早由Philips公司推出，采用一條數(shù)據(jù)線(英文全稱：SerialData，英文簡稱：SDA)，加一條時(shí)鐘線(英文全稱：clock line，英文簡稱：SCL)來完成數(shù)據(jù)的傳輸及外圍器件的擴(kuò)展，是一個(gè)雙向的兩線連續(xù)總線。

如圖1a所示，為現(xiàn)有技術(shù)提供一種分布式網(wǎng)絡(luò)通信設(shè)備結(jié)構(gòu)示意圖。主控模塊包括的中央處理器(英文全稱：Central Processing Unit，英文簡稱：CPU)通過I2C接口，連接多路I2C擴(kuò)展功能模塊，以實(shí)現(xiàn)主控模塊可連接多個(gè)業(yè)務(wù)模塊，來進(jìn)行讀訪問或?qū)懺L問。由于I2C總線是一種串行擴(kuò)展技術(shù)，主控模塊也只能串行的對業(yè)務(wù)模塊進(jìn)行讀訪問或?qū)懺L問，不能并行的對多個(gè)業(yè)務(wù)模塊同時(shí)進(jìn)行讀訪問或?qū)懺L問。

如圖1b所示，為現(xiàn)有技術(shù)提供的另一種分布式網(wǎng)絡(luò)通信設(shè)備結(jié)構(gòu)示意圖。主控模塊連接可編程器件，可編程器件上設(shè)計(jì)多個(gè)I2C控制器，每個(gè)I2C控制器與一個(gè)業(yè)務(wù)模塊的集成電路總線(英文全稱：Inter-Integrated Circuit，英文簡稱：IIC)接口相連接。雖然，能夠?qū)崿F(xiàn)對多個(gè)業(yè)務(wù)模塊同時(shí)進(jìn)行讀訪問或?qū)懺L問，但是，由于可編程器件包含了較多的I2C控制器，可編程器件的內(nèi)部資源消耗較多，且對多個(gè)業(yè)務(wù)模塊同時(shí)進(jìn)行讀訪問或?qū)懺L問的效率較低。

那么，如何實(shí)現(xiàn)對分布式網(wǎng)絡(luò)通信設(shè)備各業(yè)務(wù)模塊的高效率讀訪問或?qū)懺L問是一個(gè)亟待解決的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種數(shù)據(jù)傳輸方法及裝置，能夠利用較少的可編程器件邏輯資源，實(shí)現(xiàn)對分布式網(wǎng)絡(luò)通信設(shè)備各業(yè)務(wù)模塊的高效率讀訪問或?qū)懺L問。

上述目標(biāo)和其他目標(biāo)將通過獨(dú)立權(quán)利要求中的特征來達(dá)成。進(jìn)一步的實(shí)現(xiàn)方式在從屬權(quán)利要求、說明書和附圖中體現(xiàn)。

第一方面，提供一種數(shù)據(jù)傳輸方法，應(yīng)用于分布式網(wǎng)絡(luò)通信設(shè)備，分布式網(wǎng)絡(luò)通信設(shè)備包括一個(gè)主控模塊和N個(gè)業(yè)務(wù)模塊，N為大于等于2的整數(shù)，主控模塊包括中央處理器和可編程器件，可編程器件包括邏輯門電路，邏輯門電路用于控制可編程器件的狀態(tài)機(jī)，所述方法包括：

中央處理器向可編程器件發(fā)送訪問請求，訪問請求為寫訪問或讀訪問；邏輯門電路根據(jù)訪問請求控制可編程器件的狀態(tài)機(jī)，使得主控模塊建立與每個(gè)業(yè)務(wù)模塊之間的鏈路；中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行訪問操作。

上述第一方面提供的數(shù)據(jù)傳輸方法，通過在主控模塊中新增可編程器件，可編程器件包括的邏輯門電路根據(jù)主控模塊的中央處理器發(fā)出的訪問請求控制可編程器件的狀態(tài)機(jī)，即控制主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路，以便于主控模塊的中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行訪問操作，從而，能夠在利用較少的可編程器件邏輯資源，同時(shí)可使用主控模塊的中央處理器普遍的I2C規(guī)范接口，并使用規(guī)范的I2C訪問操作，實(shí)現(xiàn)對分布式網(wǎng)絡(luò)通信設(shè)備各業(yè)務(wù)模塊的高效率讀訪問或?qū)懺L問。

結(jié)合第一方面，在第一種可實(shí)現(xiàn)方式中，中央處理器與可編程器件通過第一I2C總線連接，主控模塊通過N個(gè)I2C總線與N個(gè)業(yè)務(wù)模塊連接，即每個(gè)業(yè)務(wù)模塊通過一個(gè)I2C總線與主控模塊連接，可編程器件的狀態(tài)機(jī)處于第一狀態(tài)，第一狀態(tài)為可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與N個(gè)I2C總線以及第一I2C總線的邏輯連接，所述訪問請求為寫訪問，

中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行訪問操作包括：中央處理器通過第一I2C總線、第一邏輯信號線和所述N個(gè)I2C總線同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行寫訪問；中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線接收寫訪問的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。這樣一來，主控模塊通過一根第一邏輯信號線向每個(gè)業(yè)務(wù)模塊發(fā)送寫訪問，從而主控模塊可以同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行寫訪問。

結(jié)合第一方面，在第二種可實(shí)現(xiàn)方式中，中央處理器與可編程器件通過第一I2C總線連接，主控模塊通過N個(gè)I2C總線與N個(gè)業(yè)務(wù)模塊連接，可編程器件的狀態(tài)機(jī)處于第一狀態(tài)，第一狀態(tài)為所述可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與N個(gè)I2C總線以及第一I2C總線的邏輯連接，可編程器件還包括N-1個(gè)數(shù)據(jù)寄存器，所述訪問請求為讀訪問，

邏輯門電路根據(jù)訪問請求控制可編程器件的狀態(tài)機(jī)包括：邏輯門電路根據(jù)讀訪問控制可編程器件的狀態(tài)機(jī)從第一狀態(tài)轉(zhuǎn)變?yōu)榈诙顟B(tài)，第二狀態(tài)為可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與第二I2C總線以及所述第一I2C總線的邏輯連接，第二I2C總線為連接主控模塊與第一業(yè)務(wù)模塊的總線，以及通過第二邏輯信號線至第N邏輯信號線實(shí)現(xiàn)與N-1個(gè)I2C總線的一對一邏輯連接，N-1個(gè)I2C總線為主控模塊與N-1個(gè)業(yè)務(wù)模塊一對一連接的總線，且第二邏輯信號線至第N邏輯信號線分別與N-1個(gè)數(shù)據(jù)寄存器一對一邏輯連接；中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行訪問操作包括：中央處理器通過所述第一I2C總線、第一邏輯信號線和第二I2C總線對第一業(yè)務(wù)模塊進(jìn)行讀訪問，同時(shí)N-1個(gè)業(yè)務(wù)模塊中每個(gè)業(yè)務(wù)模塊通過與其對應(yīng)的數(shù)據(jù)寄存器連接的I2C總線和邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的數(shù)據(jù)寄存器。從而主控模塊可以同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行讀訪問。

結(jié)合第二種可實(shí)現(xiàn)方式，在第三種可實(shí)現(xiàn)方式中，在所述中央處理器通過所述第一I2C總線、所述第一邏輯信號線和所述第二I2C總線對所述第一業(yè)務(wù)模塊進(jìn)行讀訪問，同時(shí)所述N-1個(gè)業(yè)務(wù)模塊中每個(gè)業(yè)務(wù)模塊通過與其對應(yīng)的所述數(shù)據(jù)寄存器連接的I2C總線和邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的所述數(shù)據(jù)寄存器之后，所述方法還包括：

邏輯門電路控制所述可編程器件的狀態(tài)機(jī)從所述第二狀態(tài)轉(zhuǎn)變?yōu)榈谌隣顟B(tài)，所述第三狀態(tài)為所述N-1個(gè)數(shù)據(jù)寄存器首尾邏輯相連，且所述可編程器件內(nèi)部通過所述第一邏輯信號線實(shí)現(xiàn)與所述第一I2C總線和首個(gè)所述數(shù)據(jù)寄存器的邏輯連接；中央處理器連續(xù)讀取所述N-1個(gè)數(shù)據(jù)寄存器中的數(shù)據(jù)。

結(jié)合第三種可實(shí)現(xiàn)方式，在第四種可實(shí)現(xiàn)方式中，在所述中央處理器連續(xù)讀取所述N-1個(gè)數(shù)據(jù)寄存器中的數(shù)據(jù)之后，所述方法還包括：邏輯門電路控制可編程器件的狀態(tài)機(jī)從所述第三狀態(tài)轉(zhuǎn)變?yōu)樗龅谝粻顟B(tài)，中央處理器通過所述第一I2C總線、第一邏輯信號線和所述N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送應(yīng)答響應(yīng)。

結(jié)合第一種可實(shí)現(xiàn)方式或第四種可實(shí)現(xiàn)方式，在第六種可實(shí)現(xiàn)方式中，在所述中央處理器通過所述主控模塊與每個(gè)所述業(yè)務(wù)模塊之間的鏈路同時(shí)對至少兩個(gè)所述業(yè)務(wù)模塊進(jìn)行訪問操作之前，所述方法還包括：

中央處理器發(fā)送業(yè)務(wù)模塊的地址，尋址業(yè)務(wù)模塊；中央處理器通過所述第一I2C總線、第一邏輯信號線和所述N個(gè)I2C總線接收被尋址的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。

結(jié)合第一種可實(shí)現(xiàn)方式至第五種可實(shí)現(xiàn)方式中任意一種，在第六種可實(shí)現(xiàn)方式中，在中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行訪問操作之后，所述方法還包括：

中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送停止操作。

第二方面，提供一種分布式網(wǎng)絡(luò)通信設(shè)備，分布式網(wǎng)絡(luò)通信設(shè)備包括一個(gè)主控模塊和N個(gè)業(yè)務(wù)模塊，N為大于等于2的整數(shù)，主控模塊包括中央處理器和可編程器件，所述可編程器件包括邏輯門電路，所述邏輯門電路用于控制可編程器件的狀態(tài)機(jī)，

中央處理器，用于向可編程器件發(fā)送訪問請求，訪問請求為寫訪問或讀訪問；邏輯門電路，用于根據(jù)訪問請求控制可編程器件的狀態(tài)機(jī)，使得主控模塊建立與每個(gè)業(yè)務(wù)模塊之間的鏈路；中央處理器，還用于通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行訪問操作。具體的實(shí)現(xiàn)方式可以參考第一方面提供的數(shù)據(jù)傳輸方法中具體行為功能。

本發(fā)明中，中央處理器、可編程器件、主控模塊、業(yè)務(wù)模塊和邏輯門電路的名字對設(shè)備本身不構(gòu)成限定，在實(shí)際實(shí)現(xiàn)中，這些設(shè)備可以以其他名稱出現(xiàn)。只要各個(gè)設(shè)備的功能和本發(fā)明類似，屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)。

本發(fā)明的這些方面或其他方面在以下實(shí)施例的描述中會更加簡明易懂。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1a為現(xiàn)有技術(shù)提供的一種分布式網(wǎng)絡(luò)通信設(shè)備結(jié)構(gòu)示意圖；

圖1b為現(xiàn)有技術(shù)提供的另一種分布式網(wǎng)絡(luò)通信設(shè)備結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的一種分布式網(wǎng)絡(luò)通信設(shè)備結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的一種可編程器件的狀態(tài)機(jī)的第一狀態(tài)示意圖；

圖4為本發(fā)明實(shí)施例提供的一種數(shù)據(jù)傳輸方法流程圖；

圖5為本發(fā)明實(shí)施例提供的另一種數(shù)據(jù)傳輸方法流程圖；

圖6為本發(fā)明實(shí)施例提供的一種可編程器件的狀態(tài)機(jī)與寫訪問過程的對應(yīng)關(guān)系示意圖；

圖7為本發(fā)明實(shí)施例提供的又一種數(shù)據(jù)傳輸方法流程圖；

圖8為本發(fā)明實(shí)施例提供的一種可編程器件的狀態(tài)機(jī)與讀訪問過程的對應(yīng)關(guān)系示意圖；

圖9為本發(fā)明實(shí)施例提供的一種可編程器件的狀態(tài)機(jī)的第二狀態(tài)示意圖；

圖10為本發(fā)明實(shí)施例提供的一種可編程器件的狀態(tài)機(jī)的第三狀態(tài)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚地描述。

本發(fā)明的基本原理在于：針對現(xiàn)有技術(shù)中主控模塊對業(yè)務(wù)模塊進(jìn)行訪問操作，訪問效率較低的情況下，本發(fā)明的通過在主控模塊中新增可編程器件，可編程器件包括的邏輯門電路根據(jù)主控模塊的中央處理器發(fā)出的訪問請求控制可編程器件的狀態(tài)機(jī)，即控制主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路，以便于主控模塊的中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行訪問操作，從而，能夠在利用較少的可編程器件邏輯資源，同時(shí)可使用主控模塊的中央處理器普遍的I2C規(guī)范接口，并使用規(guī)范的I2C訪問操作，實(shí)現(xiàn)對分布式網(wǎng)絡(luò)通信設(shè)備各業(yè)務(wù)模塊的高效率讀訪問或?qū)懺L問。

本發(fā)明實(shí)施例提供一種分布式網(wǎng)絡(luò)通信設(shè)備結(jié)構(gòu)示意圖，如圖2所示，包括：一個(gè)主控模塊和N個(gè)業(yè)務(wù)模塊，主控模塊通過N個(gè)I2C總線與N個(gè)業(yè)務(wù)模塊連接，即每個(gè)業(yè)務(wù)模塊通過一個(gè)I2C總線與主控模塊連接，N為大于等于2的整數(shù)，其中，主控模塊包括中央處理器和可編程器件，中央處理器與可編程器件通過第一I2C總線連接，可編程器件包括邏輯門電路，邏輯門電路用于控制可編程器件的狀態(tài)機(jī)。

其中，中央處理器，用于向可編程器件發(fā)送訪問請求，訪問請求為寫訪問或讀訪問；邏輯門電路，用于根據(jù)訪問請求控制可編程器件的狀態(tài)機(jī)，使得主控模塊建立與每個(gè)業(yè)務(wù)模塊之間的鏈路；中央處理器，還用于通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行訪問操作。

需要說明的是，在中央處理器未向可編程器件發(fā)送訪問請求時(shí)，可編程器件的狀態(tài)機(jī)處于第一狀態(tài)，第一狀態(tài)為可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與N個(gè)I2C總線以及所述第一I2C總線的邏輯連接，可編程器件的狀態(tài)機(jī)的第一狀態(tài)相當(dāng)于初始狀態(tài)，也就是分布式網(wǎng)絡(luò)通信設(shè)備沒有進(jìn)行任何訪問操作的狀態(tài)。如圖3所示，可編程器件的狀態(tài)機(jī)的第一狀態(tài)。

具體的，在中央處理器向可編程器件發(fā)送寫訪問請求后，邏輯門電路判斷可編程器件的狀態(tài)機(jī)為初始狀態(tài)，即第一狀態(tài)，第一狀態(tài)為可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與N個(gè)I2C總線以及第一I2C總線的邏輯連接，中央處理器通過第一狀態(tài)時(shí)的主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行寫訪問，也就是通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行寫訪問，最后，中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送停止操作。

在中央處理器向可編程器件發(fā)送讀訪問請求后，邏輯門電路判斷可編程器件的狀態(tài)機(jī)為初始狀態(tài)，即第一狀態(tài)，中央處理器通過第一狀態(tài)時(shí)的主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路進(jìn)行尋址操作，如果尋址成功，中央處理器接收到讀訪問的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)；然后，邏輯門電路根據(jù)讀訪問控制可編程器件的狀態(tài)機(jī)從第一狀態(tài)轉(zhuǎn)變?yōu)榈诙顟B(tài)，第二狀態(tài)為可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與第二I2C總線以及第一I2C總線的邏輯連接，第二I2C總線為連接主控模塊與第一業(yè)務(wù)模塊的總線，以及通過第二邏輯信號線至第N邏輯信號線實(shí)現(xiàn)與N-1個(gè)I2C總線的一對一邏輯連接，N-1個(gè)I2C總線為主控模塊與N-1個(gè)業(yè)務(wù)模塊一對一連接的總線，且第二邏輯信號線至第N邏輯信號線分別與N-1個(gè)數(shù)據(jù)寄存器一對一邏輯連接，中央處理器通過第一I2C總線、第一邏輯信號線和第二I2C總線對第一業(yè)務(wù)模塊進(jìn)行讀訪問，同時(shí)N-1個(gè)業(yè)務(wù)模塊中每個(gè)業(yè)務(wù)模塊通過與其對應(yīng)的數(shù)據(jù)寄存器連接的I2C總線和邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的數(shù)據(jù)寄存器；再次，邏輯門電路控制可編程器件的狀態(tài)機(jī)從第二狀態(tài)轉(zhuǎn)變?yōu)榈谌隣顟B(tài)，第三狀態(tài)為N-1個(gè)數(shù)據(jù)寄存器首尾邏輯相連，且可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與第一I2C總線和首個(gè)數(shù)據(jù)寄存器的邏輯連接，中央處理器連續(xù)讀取N-1個(gè)數(shù)據(jù)寄存器中的數(shù)據(jù)；最后，邏輯門電路控制可編程器件的狀態(tài)機(jī)從第三狀態(tài)轉(zhuǎn)變?yōu)榈谝粻顟B(tài)，中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送應(yīng)答響應(yīng)，中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送停止操作。

需要說明的是，可編程器件內(nèi)部不需要設(shè)計(jì)I2C主機(jī)或者I2C從機(jī)，僅包含部分內(nèi)部信號連接控制狀態(tài)機(jī)的邏輯以及部分?jǐn)?shù)據(jù)寄存器(I2C DAT2～I(xiàn)2C DATN)?？删幊唐骷鶕?jù)主控模塊包括的中央處理器訪問過程的不同，可編程器件切換不同的狀態(tài)機(jī)，實(shí)現(xiàn)并發(fā)的I2C讀訪問或?qū)懺L問。各個(gè)業(yè)務(wù)模塊內(nèi)部實(shí)現(xiàn)統(tǒng)一的狀態(tài)信息地址分配，即一個(gè)內(nèi)部地址對應(yīng)業(yè)務(wù)模塊的某一種特性監(jiān)控狀態(tài)信息，且所有業(yè)務(wù)模塊的該信息類型定義是一致的。

實(shí)施例1

本發(fā)明實(shí)施例提供一種數(shù)據(jù)傳輸方法，基于圖2所示的分布式網(wǎng)絡(luò)通信設(shè)備，如圖4所示，包括：

步驟201、中央處理器向可編程器件發(fā)送訪問請求。

訪問請求為寫訪問或讀訪問。

步驟202、可編程器件根據(jù)訪問請求控制可編程器件的狀態(tài)機(jī)，使得主控模塊建立與每個(gè)業(yè)務(wù)模塊之間的鏈路。

主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路包括主控模塊與每個(gè)業(yè)務(wù)模塊之間的實(shí)體鏈路，以及主控模塊與每個(gè)業(yè)務(wù)模塊之間的邏輯鏈路，即可編程器件與主控模塊和業(yè)務(wù)模塊間的I2C總線的鏈路。

步驟203、中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行訪問操作。

這樣一來，通過在主控模塊中新增可編程器件，可編程器件包括的邏輯門電路根據(jù)主控模塊的中央處理器發(fā)出的訪問請求控制可編程器件的狀態(tài)機(jī)，即控制主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路，以便于主控模塊的中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行訪問操作，從而，能夠在利用較少的可編程器件邏輯資源，同時(shí)可使用主控模塊的中央處理器普遍的I2C規(guī)范接口，并使用規(guī)范的I2C訪問操作，實(shí)現(xiàn)對分布式網(wǎng)絡(luò)通信設(shè)備各業(yè)務(wù)模塊的高效率讀訪問或?qū)懺L問。

實(shí)施例2

本發(fā)明實(shí)施例提供一種數(shù)據(jù)傳輸方法，基于圖2所示的分布式網(wǎng)絡(luò)通信設(shè)備，可編程器件的狀態(tài)機(jī)處于第一狀態(tài)，第一狀態(tài)為可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與N個(gè)I2C總線以及第一I2C總線的邏輯連接，主控模塊發(fā)起對業(yè)務(wù)模塊的寫訪問，如圖5所示，所述方法包括：

步驟301、中央處理器向可編程器件發(fā)送訪問起始操作符(STA)。

步驟302、中央處理器發(fā)送業(yè)務(wù)模塊的地址，尋址業(yè)務(wù)模塊。

步驟303、中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線接收被尋址的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。

步驟304、中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線同時(shí)對至少兩個(gè)業(yè)務(wù)模塊進(jìn)行寫訪問。

步驟305、中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線接收寫訪問的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。

步驟306、中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送停止操作。

寫訪問是指主機(jī)向從機(jī)發(fā)起的數(shù)據(jù)傳輸，該數(shù)據(jù)會被從機(jī)偵聽并保存在從機(jī)內(nèi)部的寄存器中實(shí)現(xiàn)特定的功能。中央處理器可以包括I2C主機(jī)，業(yè)務(wù)模塊包括I2C從機(jī)。

如圖6所示，可編程器件的狀態(tài)機(jī)與寫訪問過程的對應(yīng)關(guān)系示意圖。

主控模塊包括的中央處理器的I2C主機(jī)發(fā)起起始操作(S)；I2C主機(jī)發(fā)送設(shè)備地址(DEVICE ADDRESS)，尋址要訪問的I2C從機(jī)；I2C主機(jī)發(fā)送讀寫控制位，讀寫控制位的數(shù)值為”0”時(shí)表示寫訪問，讀寫控制位的數(shù)值為“1”時(shí)表示讀訪問；I2C從機(jī)偵聽到尋址與自身設(shè)備的地址一致，反饋ACK響應(yīng)(A)，數(shù)值為“0”表示有效ACK；I2C主機(jī)偵聽到有效應(yīng)答后發(fā)送寫訪問的數(shù)據(jù)(DATA)，每個(gè)數(shù)據(jù)傳輸長度為8bit；I2C從機(jī)接收到8bit數(shù)據(jù)后，反饋一個(gè)響應(yīng)(A)；此處還可以繼續(xù)寫下一個(gè)數(shù)據(jù)，I2C主機(jī)根據(jù)I2C從機(jī)的響應(yīng)情況以及I2C主機(jī)自身的訪問設(shè)置，判斷是否結(jié)束訪問，發(fā)起停止操作即結(jié)束本次訪問(P)。

需要說明的是，主控模塊還可以設(shè)置對具體哪個(gè)業(yè)務(wù)模塊進(jìn)行寫訪問。

特別的，如果I2C從機(jī)未偵聽到尋址與自身設(shè)備的地址一致，I2C從機(jī)不反饋ACK響應(yīng)(A)，或反饋NACK響應(yīng)(NA)，數(shù)值為“1”表示無效ACK。

這樣一來，通過在主控模塊中新增可編程器件，可編程器件包括的邏輯門電路根據(jù)主控模塊的中央處理器發(fā)出的寫訪問控制可編程器件的狀態(tài)機(jī)，即控制主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路，以便于主控模塊的中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行寫訪問，從而，能夠在利用較少的可編程器件邏輯資源，同時(shí)可使用主控模塊的中央處理器普遍的I2C規(guī)范接口，并使用規(guī)范的I2C訪問操作，實(shí)現(xiàn)對分布式網(wǎng)絡(luò)通信設(shè)備各業(yè)務(wù)模塊的高效率寫訪問。

實(shí)施例3

本發(fā)明實(shí)施例提供一種數(shù)據(jù)傳輸方法，基于圖2所示的分布式網(wǎng)絡(luò)通信設(shè)備，可編程器件的狀態(tài)機(jī)處于第一狀態(tài)，第一狀態(tài)為所述可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與所述N個(gè)I2C總線以及所述第一I2C總線的邏輯連接，主控模塊發(fā)起對業(yè)務(wù)模塊的讀訪問，如圖7所示，所述方法包括：

步驟401、中央處理器向可編程器件發(fā)送訪問起始操作符(STA)。

步驟402、中央處理器發(fā)送業(yè)務(wù)模塊的地址，尋址業(yè)務(wù)模塊。

步驟403、中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線接收被尋址的業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。

讀訪問是指主機(jī)主動(dòng)發(fā)起的、控制從機(jī)向主機(jī)傳輸數(shù)據(jù)的行為。中央處理器可以包括I2C主機(jī)，業(yè)務(wù)模塊包括I2C從機(jī)。

如圖8所示，可編程器件的狀態(tài)機(jī)與讀訪問過程的對應(yīng)關(guān)系。

在可編程器件的狀態(tài)機(jī)為第一狀態(tài)時(shí)，首先，主控模塊包括的中央處理器的I2C主機(jī)發(fā)起起始操作(S)；I2C主機(jī)發(fā)送設(shè)備地址(DEVICE ADDRESS)，尋址要訪問的I2C從機(jī)；I2C主機(jī)發(fā)送讀寫控制位，讀寫控制位的數(shù)值為”0”時(shí)表示寫訪問，讀寫控制位的數(shù)值為”1”時(shí)表示讀訪問；I2C從機(jī)偵聽到尋址與自身設(shè)備的地址一致，反饋ACK響應(yīng)(A)，數(shù)值為”0”表示有效ACK。再進(jìn)行讀訪問，即執(zhí)行步驟404至步驟411。

特別的，如果I2C從機(jī)未偵聽到尋址與自身設(shè)備的地址一致，I2C從機(jī)不反饋ACK響應(yīng)(A)，或反饋NACK響應(yīng)(NA)，數(shù)值為“1”表示無效ACK。

步驟404、邏輯門電路根據(jù)讀訪問控制可編程器件的狀態(tài)機(jī)從第一狀態(tài)轉(zhuǎn)變?yōu)榈诙顟B(tài)。

如圖9所示，第二狀態(tài)為可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與第二I2C總線以及第一I2C總線的邏輯連接，即第一邏輯信號線既與第二I2C總線進(jìn)行邏輯連接又與第一I2C總線進(jìn)行邏輯連接，第二I2C總線為連接主控模塊與第一業(yè)務(wù)模塊的總線，以及通過第二邏輯信號線至第N邏輯信號線實(shí)現(xiàn)與N-1個(gè)I2C總線的一對一邏輯連接，N-1個(gè)I2C總線為主控模塊與除了第一業(yè)務(wù)模塊外的N-1個(gè)業(yè)務(wù)模塊一對一連接的總線，即一個(gè)業(yè)務(wù)模塊通過一個(gè)I2C總線與可編程器件連接，且第二邏輯信號線至所述第N邏輯信號線分別與N-1個(gè)數(shù)據(jù)寄存器一對一邏輯連接。例如，第二業(yè)務(wù)模塊通過第三I2C總線和第二邏輯信號線與第一數(shù)據(jù)寄存器連接。

步驟405、中央處理器通過第一I2C總線、第一邏輯信號線和第二I2C總線對第一業(yè)務(wù)模塊進(jìn)行讀訪問。

在執(zhí)行步驟405時(shí)，同時(shí)執(zhí)行步驟406。

步驟406、N-1個(gè)業(yè)務(wù)模塊中每個(gè)業(yè)務(wù)模塊通過與其對應(yīng)的數(shù)據(jù)寄存器連接的I2C總線和邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的數(shù)據(jù)寄存器。

例如，第二業(yè)務(wù)模塊通過第三I2C總線和第二邏輯信號線將數(shù)據(jù)傳輸至對應(yīng)的第一數(shù)據(jù)寄存器。

步驟407、邏輯門電路控制可編程器件的狀態(tài)機(jī)從第二狀態(tài)轉(zhuǎn)變?yōu)榈谌隣顟B(tài)。

如圖10所示，第三狀態(tài)為N-1個(gè)數(shù)據(jù)寄存器首尾邏輯相連，且可編程器件內(nèi)部通過第一邏輯信號線實(shí)現(xiàn)與第一I2C總線和首個(gè)數(shù)據(jù)寄存器的邏輯連接。

步驟408、中央處理器連續(xù)讀取N-1個(gè)數(shù)據(jù)寄存器中的數(shù)據(jù)。

N-1個(gè)數(shù)據(jù)發(fā)送完畢，執(zhí)行步驟409。

步驟409、邏輯門電路控制可編程器件的狀態(tài)機(jī)從第三狀態(tài)轉(zhuǎn)變?yōu)榈谝粻顟B(tài)。

步驟410、中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送應(yīng)答響應(yīng)。

步驟411、中央處理器通過第一I2C總線、第一邏輯信號線和N個(gè)I2C總線向N個(gè)業(yè)務(wù)模塊發(fā)送停止操作。

具體的，如圖8所示，可編程器件的狀態(tài)機(jī)與讀訪問過程的對應(yīng)關(guān)系示意圖。

第一業(yè)務(wù)模塊的I2C從機(jī)將數(shù)據(jù)傳送給主控模塊的中央處理的I2C主機(jī)，其余業(yè)務(wù)模塊的I2C從機(jī)將數(shù)據(jù)傳送給可編程器件內(nèi)部的對應(yīng)數(shù)據(jù)寄存器保存。

主控模塊的中央處理的I2C主機(jī)將數(shù)據(jù)(SDA)信號保持高阻態(tài)(非驅(qū)動(dòng)狀態(tài))，驅(qū)動(dòng)時(shí)鐘(SCL)信號的高低狀態(tài)切換，高低狀態(tài)循環(huán)切換8次，從機(jī)在時(shí)鐘信號為低時(shí)驅(qū)動(dòng)數(shù)據(jù)信號的邏輯狀態(tài)，在時(shí)鐘信號為高時(shí)保持?jǐn)?shù)據(jù)信號的邏輯狀態(tài)，將被訪問I2C地址寄存器中地址對應(yīng)的內(nèi)部1個(gè)字節(jié)數(shù)據(jù)傳輸給I2C主機(jī)，實(shí)現(xiàn)1個(gè)字節(jié)的讀操作。

可選的，1字節(jié)數(shù)據(jù)讀取完畢后，I2C主機(jī)通過第一I2C總線向第一業(yè)務(wù)模塊發(fā)送的應(yīng)答響應(yīng)。

因此，在第一個(gè)讀操作時(shí)，第一業(yè)務(wù)模塊的數(shù)據(jù)被I2C主機(jī)讀取成功，其余業(yè)務(wù)模塊的讀數(shù)據(jù)被保存在可編程器件內(nèi)部的數(shù)據(jù)寄存器中。

I2C從機(jī)向I2C主機(jī)傳送的第一個(gè)字節(jié)數(shù)據(jù)傳輸完成后，所有業(yè)務(wù)模塊與主控模塊的鏈路斷開，將各個(gè)內(nèi)部數(shù)據(jù)寄存器按順序收尾互聯(lián)，數(shù)據(jù)寄存器的首部連接I2C主機(jī)，可編程器件內(nèi)部的數(shù)據(jù)寄存器數(shù)據(jù)則連續(xù)被I2C主機(jī)讀訪問。

因此，I2C主機(jī)連續(xù)發(fā)起的第2個(gè)至第N個(gè)數(shù)據(jù)字節(jié)的訪問，實(shí)際是對可編程器件內(nèi)部暫存的數(shù)據(jù)信息進(jìn)行讀取。

I2C主機(jī)一次連續(xù)讀取的N各字節(jié)，順序?qū)?yīng)N個(gè)業(yè)務(wù)模塊的I2C從機(jī)相同內(nèi)部地址的數(shù)據(jù)信息。實(shí)現(xiàn)了對多個(gè)I2C通道的高效率I2C讀操作。

直至主控模塊的中央處理器的I2C主機(jī)讀訪問完成，I2C主機(jī)主動(dòng)發(fā)起停止操作。停止操作過程中，可編程器件的狀態(tài)機(jī)恢復(fù)到第一狀態(tài)。

最后，I2C主機(jī)發(fā)起停止操作(STP)，所有業(yè)務(wù)模塊的I2C從機(jī)都偵聽到STP操作，I2C訪問結(jié)束。

這樣一來，通過在主控模塊中新增可編程器件，可編程器件包括的邏輯門電路根據(jù)主控模塊的中央處理器發(fā)出的讀訪問控制可編程器件的狀態(tài)機(jī)，即控制主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路，以便于主控模塊的中央處理器通過主控模塊與每個(gè)業(yè)務(wù)模塊之間的鏈路同時(shí)對業(yè)務(wù)模塊進(jìn)行讀訪問，從而，能夠在利用較少的可編程器件邏輯資源，同時(shí)可使用主控模塊的中央處理器普遍的I2C規(guī)范接口，并使用規(guī)范的I2C訪問操作，實(shí)現(xiàn)對分布式網(wǎng)絡(luò)通信設(shè)備各業(yè)務(wù)模塊的高效率讀訪問。

需要說明的是，為了便于清楚描述本發(fā)明實(shí)施例的技術(shù)方案，在本發(fā)明的實(shí)施例中，采用了“第一”、“第二”等字樣對功能和作用基本相同的相同項(xiàng)或相似項(xiàng)進(jìn)行區(qū)分，本領(lǐng)域技術(shù)人員可以理解“第一”、“第二”等字樣并不對數(shù)量和執(zhí)行次序進(jìn)行限定。

所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，上述描述的裝置和單元的具體工作過程，可以參考前述方法實(shí)施例中的對應(yīng)過程，在此不再贅述。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理包括，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用硬件加軟件功能單元的形式實(shí)現(xiàn)。

本領(lǐng)域普通技術(shù)人員可以理解：實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲于一計(jì)算機(jī)可讀取存儲介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲介質(zhì)包括：只讀存儲器(英文全稱：Read-Only Memory，英文簡稱：ROM)、隨機(jī)存取存儲器(英文全稱：Random-Access Memory，英文簡稱：RAM)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求的保護(hù)范圍為準(zhǔn)。