本發(fā)明涉及圖像傳輸與處理技術(shù)，特別涉及一種圖像數(shù)據(jù)傳輸方法、裝置及終端。

背景技術(shù)：

隨著虛擬現(xiàn)實(shí)(virtualreality)技術(shù)的發(fā)展，對于高分辨率，低延遲的圖像傳輸提出了越來越高的要求?，F(xiàn)有技術(shù)中，由于在數(shù)字圖像處理系統(tǒng)內(nèi)部存在一些固有的延遲，使得圖像數(shù)據(jù)從被采集到被編碼的過程所消耗的延遲較大。而所述延遲將占用數(shù)字圖像處理系統(tǒng)總體延遲的時(shí)間開銷，將導(dǎo)致預(yù)留給圖像數(shù)據(jù)的傳輸過程所允許的延遲大大縮小，這將無法滿足高分辨率，低延遲的圖像傳輸與處理的用戶需求。

圖1是現(xiàn)有的一種圖像處理終端的示意性結(jié)構(gòu)框圖。如圖1所示，現(xiàn)有的一種圖像處理終端100的架構(gòu)一般包括有攝像終端11、圖像信號處理器(imagesignalprocessor，isp)12、視頻編碼器(videoencoder)14和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(doubledatarate，ddr)13，其中，所述圖像信號處理器和視頻編碼器集成在同一處理器15內(nèi)。在圖像處理終端100中，攝像終端11將圖像數(shù)據(jù)按照幀的方式傳輸給圖像信號處理器12；所述圖像數(shù)據(jù)按照幀的方式進(jìn)行傳輸導(dǎo)致處于傳輸狀態(tài)中的數(shù)據(jù)容量較大，因此，圖像信號處理器12在收到完整的圖像數(shù)據(jù)后，在完成諸如降噪等預(yù)處理后，需要將所述圖像數(shù)據(jù)寫入所述處理器15以外的ddr13中，而后以指示信號的形式去通知視頻編碼器14進(jìn)行編碼；視頻編碼器14收到通知后，從ddr13中讀取數(shù)據(jù)，并開始編碼；在完成編碼后，視頻編碼器14將編碼后的數(shù)據(jù)寫回ddr13中。視頻編碼器14將會(huì)通知其他系統(tǒng)進(jìn)行后續(xù)處理，如將編碼后的數(shù)據(jù)寫入文件系統(tǒng)或者發(fā)起網(wǎng)絡(luò)傳輸?shù)?。由于圖像處理終端100需要對接收到的圖像數(shù)據(jù)存儲(chǔ)于所述ddr13中，在編碼時(shí)需要從所述ddr13中讀取，對于高分辨率和低延遲的圖像處理系統(tǒng)中，延遲較大。此外，存儲(chǔ)器的存儲(chǔ)成本以及功耗的要求較高。

因此，現(xiàn)有技術(shù)中的圖像處理終端所采用的圖像數(shù)據(jù)傳輸方法，面臨著在處理器內(nèi)所消耗的延遲較大，以及對存儲(chǔ)器的存儲(chǔ)成本以及功耗的要求較高的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問題是如何降低現(xiàn)有技術(shù)中的圖像處理終端中處理器內(nèi)部傳輸圖像數(shù)據(jù)所消耗的延遲。

為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種圖像數(shù)據(jù)傳輸方法，所述圖像數(shù)據(jù)傳輸方法包括：在攝像裝置、圖像信號處理器和視頻編碼器之間同步設(shè)置宏塊尺寸；按照所述宏塊尺寸對所述攝像裝置輸出的圖像數(shù)據(jù)進(jìn)行劃分，以得到多個(gè)宏塊數(shù)據(jù)；按照第一次序，將所述多個(gè)宏塊數(shù)據(jù)逐個(gè)傳輸至所述圖像信號處理器，以供所述圖像信號處理器基于所述宏塊數(shù)據(jù)進(jìn)行圖像處理；將所述圖像信號處理器處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器，以使所述視頻編碼器對所述處理后的宏塊數(shù)據(jù)進(jìn)行編碼以得到編碼數(shù)據(jù)。

可選地，在將所述處理后的宏塊數(shù)據(jù)傳輸至所述視頻編碼器之前，還包括：將所述處理后的宏塊數(shù)據(jù)存儲(chǔ)于緩存器。

可選地，所述圖像信號處理器和視頻編碼器集成在同一處理器內(nèi)，所述緩存器集成在所述處理器內(nèi)。

可選地，所攝像裝置、圖像信號處理器和視頻編碼器之間同步設(shè)置宏塊尺寸包括：所述視頻編碼器將所述宏塊尺寸傳輸至所述圖像信號處理器；在接收所述宏塊尺寸后，所述圖像信號處理器傳輸所述宏塊尺寸至所述攝像裝置。

可選地，所述宏塊尺寸通過所述視頻編碼器、攝像裝置或外部輸入設(shè)置。

可選地，將所述圖像信號處理器處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器包括：在指示信號的作用下，將所述處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器，所述指示信號用于區(qū)分不同幀的圖像數(shù)據(jù)。

可選地，所述圖像數(shù)據(jù)傳輸方法還包括：將所述編碼數(shù)據(jù)寫入內(nèi)存。

為了解決以上所述的技術(shù)問題，本發(fā)明實(shí)施例還提供一種圖像數(shù)據(jù)傳輸 裝置，所述圖像數(shù)據(jù)傳輸裝置包括：同步單元，適于在攝像裝置、圖像信號處理器和視頻編碼器之間同步設(shè)置宏塊尺寸；劃分單元，適于按照所述宏塊尺寸對所述攝像裝置輸出的圖像數(shù)據(jù)進(jìn)行劃分，以得到多個(gè)宏塊數(shù)據(jù)；第一傳輸單元，適于按照第一次序，將所述多個(gè)宏塊數(shù)據(jù)逐個(gè)傳輸至所述圖像信號處理器，以供所述圖像信號處理器基于所述宏塊數(shù)據(jù)進(jìn)行圖像處理；第二傳輸單元，適于將所述圖像信號處理器處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器，以使所述視頻編碼器對所述處理后的宏塊數(shù)據(jù)進(jìn)行編碼以得到編碼數(shù)據(jù)。

可選地，在將所述處理后的宏塊數(shù)據(jù)傳輸至所述視頻編碼器之前，還適于將所述處理后的宏塊數(shù)據(jù)存儲(chǔ)于緩存器。

可選地，所述圖像信號處理器和視頻編碼器集成在同一處理器內(nèi)，所述緩存器集成在所述處理器內(nèi)。

可選地，所述同步單元包括：第一傳輸子單元，適于控制所述視頻編碼器將所述宏塊尺寸傳輸至所述圖像信號處理器；第二傳輸子單元，適于在接收所述宏塊尺寸后，控制所述圖像信號處理器傳輸所述宏塊尺寸至所述攝像裝置。

可選地，所述宏塊尺寸通過所述視頻編碼器、攝像裝置或外部輸入設(shè)置。

可選地，所述第二傳輸單元適于在指示信號的作用下，將所述處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器，所述指示信號用于區(qū)分不同幀的圖像數(shù)據(jù)。

可選地，所述圖像數(shù)據(jù)傳輸裝置還包括：數(shù)據(jù)寫入單元，適于將所述編碼數(shù)據(jù)寫入內(nèi)存。

為了解決以上所述的技術(shù)問題，本發(fā)明實(shí)施例還提供一種終端，所述終端包括：攝像裝置、圖像信號處理器、視頻編碼器，所述攝像裝置、圖像信號處理器、視頻編碼器之間同步有設(shè)置的宏塊尺寸；其中，所述攝像裝置適于按照所述宏塊尺寸對輸出的圖像數(shù)據(jù)進(jìn)行劃分，以得到多個(gè)宏塊數(shù)據(jù)；所述攝像裝置還適于按照第一次序，將所述多個(gè)宏塊數(shù)據(jù)逐個(gè)傳輸至所述圖像信號處理器，以供所述圖像信號處理器基于所述宏塊數(shù)據(jù)進(jìn)行圖像處理；所 述圖像信號處理器適于將處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器；所述視頻編碼器適于對所述處理后的宏塊數(shù)據(jù)進(jìn)行編碼以得到編碼數(shù)據(jù)。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

本發(fā)明實(shí)施例是一種在攝像裝置與圖像信號處理器之間基于宏塊數(shù)據(jù)的圖像數(shù)據(jù)傳輸方法，通過在攝像裝置、圖像信號處理器和視頻編碼器之間同步設(shè)置宏塊尺寸，使得所述攝像裝置按照所述宏塊尺寸對輸出的圖像數(shù)據(jù)進(jìn)行劃分，以得到多個(gè)宏塊數(shù)據(jù)，按照第一次序，將所述多個(gè)宏塊數(shù)據(jù)逐個(gè)傳輸至所述圖像信號處理器，以供所述圖像信號處理器基于所述宏塊數(shù)據(jù)進(jìn)行圖像處理，將所述圖像信號處理器處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器，以使所述視頻編碼器對所述處理后的宏塊數(shù)據(jù)進(jìn)行編碼以得到編碼數(shù)據(jù)。在本實(shí)施例中，由所述攝像裝置輸出的按照宏塊尺寸(例如128byte×128byte)劃分得到的宏塊數(shù)據(jù)傳輸至所述圖像信號處理器后，由所述圖像信號處理器直接傳輸至所述視頻編碼器，而無需經(jīng)由處理器外部的ddr，與現(xiàn)有技術(shù)相比，可以節(jié)約所述圖像數(shù)據(jù)從所述圖像信號處理器傳輸至ddr，再經(jīng)由ddr傳輸至所述視頻編碼器的延遲，以此可以降低圖像處理終端中處理器內(nèi)部傳輸圖像數(shù)據(jù)所消耗的延遲。

進(jìn)一步而言，在將所述處理后的宏塊數(shù)據(jù)傳輸至所述視頻編碼器之前，還可以對所述處理后的宏塊數(shù)據(jù)存儲(chǔ)于緩存器，其中，所述圖像信號處理器和視頻編碼器集成在同一處理器內(nèi)，所述緩存器集成在所述處理器內(nèi)，本實(shí)施例在終端架構(gòu)上可以僅采用小尺寸的緩存器作為圖像信號處理器與視頻編碼器之間傳輸宏塊數(shù)據(jù)的存儲(chǔ)媒介，可以降低對存儲(chǔ)器的存儲(chǔ)成本以及功耗的要求。

進(jìn)一步而言，所述宏塊尺寸通過所述視頻編碼器、攝像裝置或外部輸入設(shè)置，其中，所述外部輸入可以是所述處理器中的軟件應(yīng)用作為發(fā)起，具有較高的靈活性。

附圖說明

圖1是現(xiàn)有的一種圖像處理終端的示意性結(jié)構(gòu)框圖；

圖2是本發(fā)明實(shí)施例一種圖像傳輸方法的流程圖；

圖3是本發(fā)明實(shí)施例另一種圖像傳輸方法的流程圖；

圖4是本發(fā)明實(shí)施例一種終端的示意性結(jié)構(gòu)框圖；

圖5是本發(fā)明實(shí)施例一種圖像數(shù)據(jù)傳輸裝置的示意性結(jié)構(gòu)框圖；

圖6是本發(fā)明實(shí)施例另一種圖像數(shù)據(jù)傳輸裝置的示意性結(jié)構(gòu)框圖。

具體實(shí)施方式

如背景技術(shù)部分所述，現(xiàn)有技術(shù)的圖像數(shù)據(jù)傳輸方法是在攝像裝置和圖像信號處理器之間基于幀數(shù)據(jù)進(jìn)行傳輸?shù)模@將會(huì)使得現(xiàn)有技術(shù)中的圖像處理終端所采用的圖像數(shù)據(jù)傳輸方法，面臨著在處理器內(nèi)所消耗的延遲較大，以及對存儲(chǔ)器的存儲(chǔ)成本以及功耗的要求較高的問題。

本申請發(fā)明人對現(xiàn)有技術(shù)進(jìn)行了分析。在現(xiàn)有技術(shù)中，一般考慮到系統(tǒng)的功耗和成本，所述圖像信號處理器和視頻解碼器之間的圖像數(shù)據(jù)傳輸以及處理速度，一般會(huì)被設(shè)計(jì)為與攝像裝置所輸入的幀率相適配，即在幀率的倒數(shù)時(shí)間內(nèi)完成對所述圖像數(shù)據(jù)的相關(guān)處理。

繼續(xù)參照圖1，假設(shè)攝像裝置輸出的視頻為30幀，則經(jīng)過圖像數(shù)據(jù)從所述圖像信號處理器12傳輸至ddr13，再從ddr13傳輸至視頻編碼器14需要兩倍的1/30s的固有延遲，即約為66ms。在不改變所述圖像處理終端100架構(gòu)的情況下，若需減少所述固定延遲，可以考慮提高處理器15的性能，例如，將所述圖像信號處理器12與視頻編碼器14的處理能力提升到60幀，此時(shí)所述固有延遲可降低至33ms。然而，提高處理器15性能需要花費(fèi)的成本和功耗代價(jià)較大。此外，在所述圖像數(shù)據(jù)的傳輸中，對ddr的多次寫入和讀出操作，會(huì)增加系統(tǒng)的成本和功耗。根據(jù)以上分析可知，現(xiàn)有技術(shù)中的圖像處理終端所采用的圖像數(shù)據(jù)傳輸方法，面臨著在處理器內(nèi)所消耗的延遲較大，以及對存儲(chǔ)器的存儲(chǔ)成本以及功耗的要求較高的問題。

為了解決以上技術(shù)問題，本發(fā)明實(shí)施例提出一種圖像傳輸方法，并調(diào)整圖像處理終端的架構(gòu)以降低圖像處理終端內(nèi)的圖像數(shù)據(jù)傳輸引起的固有延遲，還可以進(jìn)一步降低系統(tǒng)的成本與功耗。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合 附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖2是本發(fā)明實(shí)施例一種圖像傳輸方法的流程圖。

如圖2所示，本發(fā)明實(shí)施例圖像傳輸方法可以包括依次執(zhí)行的步驟s101至步驟s104。

步驟s101，在攝像裝置、圖像信號處理器和視頻編碼器之間同步設(shè)置宏塊尺寸。

步驟s102，按照所述宏塊尺寸對所述攝像裝置輸出的圖像數(shù)據(jù)進(jìn)行劃分，以得到多個(gè)宏塊數(shù)據(jù)。

步驟s103，按照第一次序，將所述多個(gè)宏塊數(shù)據(jù)逐個(gè)傳輸至所述圖像信號處理器，以供所述圖像信號處理器基于所述宏塊數(shù)據(jù)進(jìn)行圖像處理。

步驟s104，將所述圖像信號處理器處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器，以使所述視頻編碼器對所述處理后的宏塊數(shù)據(jù)進(jìn)行編碼以得到編碼數(shù)據(jù)。

其中，設(shè)置的宏塊尺寸可以是預(yù)先設(shè)置的宏塊尺寸，或者根據(jù)外部控制信號設(shè)置的宏塊尺寸。

其中，所述第一次序包括：先沿行方向從左到右，再沿列方向從上到下；或者，先沿列方向從上到下，再沿行方向從左到右。

在本實(shí)施例中，由所述攝像裝置輸出的按照宏塊尺寸(例如128byte×128byte)劃分得到的宏塊數(shù)據(jù)傳輸至所述圖像信號處理器，而不是基于幀數(shù)據(jù)進(jìn)行傳輸，傳輸完成后，由所述圖像信號處理器直接傳輸至所述視頻編碼器，而無需經(jīng)由處理器外部的ddr，與現(xiàn)有技術(shù)相比，可以節(jié)約所述圖像數(shù)據(jù)從所述圖像信號處理器傳輸至ddr，再經(jīng)由ddr傳輸至所述視頻編碼器的延遲，以此可以降低圖像處理終端中處理器內(nèi)部傳輸圖像數(shù)據(jù)所消耗的延遲。

如果以分辨率為4k×2k，圖像大小為30幀的視頻文件，以h.265編碼標(biāo)識(shí)進(jìn)行編碼為例，由于h.265最大支持128byte×128byte的宏塊，此處即假設(shè)攝像裝置按照h.265編碼標(biāo)準(zhǔn)所允許的最大尺寸進(jìn)行編碼。此處需要說明 的是，本實(shí)施例還可以按照小于128byte×128byte的宏塊尺寸對圖像數(shù)據(jù)進(jìn)行劃分，其中，所述宏塊尺寸可以包括宏塊高度和宏塊寬度兩個(gè)維度，本實(shí)施例不進(jìn)行特殊限制。此時(shí)，一幀視頻的圖像數(shù)據(jù)將被劃分為512(4096×2096/128/128)個(gè)宏塊。圖像處理器和視頻編碼器處理每個(gè)宏塊數(shù)據(jù)的時(shí)間也約等于現(xiàn)有技術(shù)中的一幀圖像數(shù)據(jù)的1/512，相比于現(xiàn)有技術(shù)，所述固有延遲約等于66ms/512＝0.13ms，因此，所述固有延遲被大大地降低。

圖3是本發(fā)明實(shí)施例另一種圖像傳輸方法的流程圖。

結(jié)合圖2和圖3所示，本實(shí)施例在步驟s104的在所述處理后的宏塊數(shù)據(jù)傳輸至所述視頻編碼器之前，還可以包括步驟s105，將所述處理后的宏塊數(shù)據(jù)存儲(chǔ)于緩存器。

其中，所述圖像信號處理器和視頻編碼器可以集成在同一處理器內(nèi)，所述緩存器可以集成在所述處理器內(nèi)，所述緩存器可以為靜態(tài)隨機(jī)存取存儲(chǔ)器(staticrandomaccessmemory，sram)。

在具體實(shí)施中，所述步驟s101，所述攝像裝置、圖像信號處理器和視頻編碼器之間同步設(shè)置宏塊尺寸可以包括步驟s1011和步驟s1012。

步驟s1011，所述視頻編碼器將所述宏塊尺寸傳輸至所述圖像信號處理器。

步驟s1012，在接收所述宏塊尺寸后，所述圖像信號處理器傳輸所述宏塊尺寸至所述攝像裝置。

本實(shí)施例還可以直接由所述視頻編碼器直接將所述宏塊尺寸同步于所述攝像裝置，只要能夠完成所述攝像裝置、圖像信號處理器和視頻編碼器之間對所述宏塊尺寸的同步，本實(shí)施例不限制具體的傳輸方式。

在具體實(shí)施中，所述宏塊尺寸通過所述視頻編碼器、攝像裝置或外部輸入設(shè)置。所以外部輸入可以是集成了所述圖像信號處理器和視頻編碼器的處理器中的應(yīng)用軟件發(fā)起進(jìn)行設(shè)置，具有較高的靈活性。

所述步驟s104，將所述圖像信號處理器處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器可以包括：步驟s1041，在指示信號的作用下，將所述處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器，所述指示信號用于區(qū)分不同幀的圖像 數(shù)據(jù)。

本實(shí)施例還可以包括步驟s106，將所述編碼數(shù)據(jù)寫入內(nèi)存，并通知其他系統(tǒng)進(jìn)行后續(xù)處理，如將編碼后的數(shù)據(jù)寫入文件系統(tǒng)或者發(fā)起網(wǎng)絡(luò)傳輸?shù)取?/p>

進(jìn)一步而言，在將所述處理后的宏塊數(shù)據(jù)傳輸至所述視頻編碼器之前，還可以對所述處理后的宏塊數(shù)據(jù)存儲(chǔ)于緩存器，其中，所述圖像信號處理器和視頻編碼器集成在同一處理器內(nèi)，所述緩存器集成在所述處理器內(nèi)，本實(shí)施例在終端架構(gòu)上可以僅采用小尺寸的緩存器作為圖像信號處理器與視頻編碼器之間傳輸宏塊數(shù)據(jù)的存儲(chǔ)媒介，可以降低對存儲(chǔ)器的存儲(chǔ)成本以及功耗的要求。具體地，由于本實(shí)施例的圖像傳輸方法可以節(jié)約了一次圖像數(shù)據(jù)對ddr的讀操作和一次對ddr的寫操作。此時(shí)所述數(shù)字圖像處理系統(tǒng)對ddr的讀帶寬占用大小可以計(jì)算為：幀分辨率×幀率×單像素尺寸＝4k×2k×60fps×2＝960mbps。若假設(shè)ddr的有效帶寬為理論帶寬的60％，那么，實(shí)際需要的ddr的讀帶寬達(dá)到960mbps除以0.6，等于1600mbps；經(jīng)計(jì)算，單位mhz下理論的ddr帶寬等于8byte，則要求ddr的主頻提升200mhz。因此，同時(shí)可以節(jié)約了960mhz的ddr訪問帶寬。

本發(fā)明實(shí)施例還公開一種終端，參照圖4的本發(fā)明實(shí)施例一種終端的示意性結(jié)構(gòu)框圖所示，所述終端200可以包括：攝像裝置21、圖像信號處理器22、視頻編碼器23。

所述攝像裝置21、圖像信號處理器22、視頻編碼器23之間同步有設(shè)置的宏塊尺寸。

其中，所述攝像裝置21適于按照所述宏塊尺寸對輸出的圖像數(shù)據(jù)進(jìn)行劃分，以得到多個(gè)宏塊數(shù)據(jù)。

所述攝像裝置21還適于按照第一次序，將所述多個(gè)宏塊數(shù)據(jù)逐個(gè)傳輸至所述圖像信號處理器22，以供所述圖像信號處理器22基于所述宏塊數(shù)據(jù)進(jìn)行圖像處理。

所述圖像信號處理器22適于將處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器23。

所述視頻編碼器23適于對所述處理后的宏塊數(shù)據(jù)進(jìn)行編碼以得到編碼數(shù) 據(jù)。

圖5是本發(fā)明實(shí)施例一種圖像數(shù)據(jù)傳輸裝置的示意性結(jié)構(gòu)框圖。

結(jié)合圖4和圖5，所述圖像數(shù)據(jù)傳輸裝置300可以包括同步單元31、劃分單元32、第一傳輸單元33和第二傳輸單元34。

其中，所述同步單元31適于在攝像裝置21、圖像信號處理器22和視頻編碼器23之間同步設(shè)置宏塊尺寸。

所述劃分單元32適于按照所述宏塊尺寸對所述攝像裝置21輸出的圖像數(shù)據(jù)進(jìn)行劃分，以得到多個(gè)宏塊數(shù)據(jù)。

所述第一傳輸單元33適于按照第一次序，將所述多個(gè)宏塊數(shù)據(jù)逐個(gè)傳輸至所述圖像信號處理器22，以供所述圖像信號處理器22基于所述宏塊數(shù)據(jù)進(jìn)行圖像處理。

所述第二傳輸單元34適于將所述圖像信號處理器22處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器23，以使所述視頻編碼器23對所述處理后的宏塊數(shù)據(jù)進(jìn)行編碼以得到編碼數(shù)據(jù)。

圖6是本發(fā)明實(shí)施例另一種圖像數(shù)據(jù)傳輸裝置的示意性結(jié)構(gòu)框圖。

如圖6所示，在具體實(shí)施中，所述第二傳輸單元34在將所述處理后的宏塊數(shù)據(jù)傳輸至所述視頻編碼器之前，還適于將所述處理后的宏塊數(shù)據(jù)存儲(chǔ)于緩存器24。

在具體實(shí)施中，所述圖像信號處理器22和視頻編碼器23可以集成在同一處理器25內(nèi)，所述緩存器24可以集成在所述處理器25內(nèi)。

在本發(fā)明實(shí)施例中，所述同步單元31可以包括第一傳輸子單元311和第二傳輸子單元312。

其中，所述第一傳輸子單元311適于控制所述視頻編碼器23將所述宏塊尺寸傳輸至所述圖像信號處理器22。

所述第二傳輸子單元312適于在接收所述宏塊尺寸后，控制所述圖像信號處理器22傳輸所述宏塊尺寸至所述攝像裝置21。

在具體實(shí)施中，所述宏塊尺寸可以通過所述視頻編碼器23、攝像裝置21或外部輸入設(shè)置。

在具體實(shí)施中，所述第二傳輸單元34適于在指示信號的作用下，將所述處理后的宏塊數(shù)據(jù)逐個(gè)傳輸至所述視頻編碼器23，所述指示信號用于區(qū)分不同幀的圖像數(shù)據(jù)。

本發(fā)明實(shí)施例還可以包括數(shù)據(jù)寫入單元35，適于將所述編碼數(shù)據(jù)寫入內(nèi)存(圖未示)。

所述終端200和所述圖像傳輸裝置300的更多信息請參考以上實(shí)施例中對所述圖像傳輸方法的相關(guān)描述，此處不再贅述。

本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例的各種方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲(chǔ)于計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，存儲(chǔ)介質(zhì)可以包括：rom、ram、磁盤或光盤等。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。