專利名稱：基于nand的高速fmc存儲(chǔ)模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型公開了ー種基于NAND的高速FMC存儲(chǔ)模塊，尤其屬于大容量，高速存儲(chǔ)器的ー種。
背景技術(shù)：
目前市場(chǎng)上的大容量存儲(chǔ)解決方案主要有磁盤陣列、固態(tài)盤和基于NAND陣列的存儲(chǔ)板。磁盤陣列具有大容量高速的特性但是其體積大、不抗震動(dòng)；固態(tài)盤抗震動(dòng)、體積小但是其速度不及并行訪問的存儲(chǔ)板且速度不穩(wěn)定?；贜AND的高速FMC存儲(chǔ)模塊集具了這兩種存儲(chǔ)方案的優(yōu)點(diǎn)，減少了他們的缺點(diǎn)、具有速度快、體積小和抗震動(dòng)性好，自帶多種接ロ，具備多種數(shù)據(jù)存儲(chǔ)方式與回放方式等優(yōu)點(diǎn)，模塊內(nèi)部采用高性能，低功耗FPGA芯片，并在FPGA內(nèi)部構(gòu)建CPU，運(yùn)行操作系統(tǒng)對(duì)數(shù)據(jù)流等進(jìn)行調(diào)度，速度塊，可靠性高。但是，如何利用NAND的高速FMC存儲(chǔ)模塊，并在FPGA內(nèi)部構(gòu)建CPU，目前，還沒有一個(gè)切實(shí)可行的實(shí)施方案。
發(fā)明內(nèi)容本實(shí)用新型提供了一種存儲(chǔ)容量大且可擴(kuò)展，速度快，外部接ロ豐富，操作靈活，具有配套的人性化的上位機(jī)操作界面，體積小，模塊化，操作方便，便于使用，能夠用于高速數(shù)據(jù)存儲(chǔ)，數(shù)據(jù)回放等優(yōu)點(diǎn)的存儲(chǔ)模塊。為實(shí)現(xiàn)上述技術(shù)目的，本實(shí)用新型的技術(shù)方案如下基于NAND的高速FMC存儲(chǔ)模塊，包括電源管理模塊、NAND FLASH芯片、FPGA、串行鐵電、并行鐵電、千兆網(wǎng)PHY芯片、USB控制芯片和FMC接插件，還包括在FPGA內(nèi)部設(shè)置的NIOS CPU軟核，地址控制器，Dd乒乓緩沖單元，所述地址控制器分別與NAND芯片、NIOSCPU軟核以及Dd乒乓緩沖單元連接，NIOS CPU軟核分別與千兆網(wǎng)PHY芯片、USB控制芯片、串行鐵電、并行鐵電以及Dd乒乓緩沖單元連接，Dd乒乓緩沖單元與FMC接插件連接。本實(shí)用新型所述Dd乒乓緩沖單元包括兩個(gè)建立在FPGA內(nèi)部的雙ロ存儲(chǔ)器。上述技術(shù)方案中，所述的英文縮寫具體為NAND FLASH :容量非易失存儲(chǔ)器；FPGA :可編程門陣列；FMC FOR FPGA MEZZANINE CARD, FPGA 連接的卡，VITA57 協(xié)議；NIOS CPU :ー種由 FPGA 內(nèi)部構(gòu)建的 CPU ；USB :通用串行總線；Drs地址+Drs =FPGA內(nèi)部建立的數(shù)據(jù)緩存單元，雙ロ存儲(chǔ)器，用于乒乓緩沖數(shù)據(jù)，將數(shù)據(jù)發(fā)送到NAND中去。本實(shí)用新型的工作過程及原理是電源管理模塊向存儲(chǔ)板各個(gè)模塊提供所需電源，使其能夠正常工作。電源管理模塊接收輸入3. 3V電壓，提供給各個(gè)芯片所需電壓包括I. 2V、2. 5V、3. 3V等。FPGA選用了 Altera公司Cyclone IV系列FPGA。FPGA主要實(shí)現(xiàn)千兆網(wǎng)功能，USB通信功能，數(shù)據(jù)通信功能，以及NAND FLASH控制器功能。同時(shí)在FPGA內(nèi)部實(shí)現(xiàn)Nios II嵌入式處理器。完成存儲(chǔ)數(shù)據(jù)索引管理，命令控制，F(xiàn)LASH控制器主控功能。串行鐵電是ー種串行訪問的存儲(chǔ)器，其數(shù)據(jù)地址線掛接到FPGA，F(xiàn)PGA在內(nèi)部把鐵電弓I腳連接到與NI OS CPU連接的引腳，這樣NI OS可通過對(duì)外部引腳賦值實(shí)現(xiàn)鐵電的訪問時(shí)序。并行鐵電存儲(chǔ)器是ー種并行訪問的存儲(chǔ)器，他的數(shù)據(jù)線，地址線連接到FPGA，在FPGA內(nèi)部做控制器，可以對(duì)并行鐵電存儲(chǔ)器進(jìn)行訪問。千兆網(wǎng)PHY芯片是實(shí)現(xiàn)千兆網(wǎng)必不可少的器件，他是用于實(shí)現(xiàn)千兆網(wǎng)的，CycloneIV具有自帶千兆網(wǎng)協(xié)議內(nèi)核，此板采用了 FPGA IP核實(shí)現(xiàn)千兆網(wǎng)MAC層協(xié)議，使用千兆網(wǎng)物理層芯片，物理層芯片本地端直接接ロ掛接到FPGA上。物理層芯片Ethernet端直接送到FMC接插件。其中千兆網(wǎng)的TCP/IP協(xié)議可以通過Nios II運(yùn)行操作系統(tǒng)實(shí)現(xiàn)，使用TCP/IP協(xié)議通信。邏輯芯片F(xiàn)PGA的功能是負(fù)責(zé)把接收到的外部數(shù)據(jù)順序存儲(chǔ)到NAND，把外部要求的數(shù)據(jù)從NAND中取出來發(fā)送出去，其邏輯結(jié)構(gòu)如圖2所示其主要邏輯模塊包括RS編解碼、NAND控制器和控制狀態(tài)機(jī)。USB接ロ的實(shí)現(xiàn)是使用USB協(xié)議芯片來實(shí)現(xiàn)的，支持USB2. O。芯片本地端數(shù)據(jù)線接到FPGA上，F(xiàn)PGA可以對(duì)USB控制芯片直接發(fā)起操作，芯片USB端數(shù)據(jù)線通過FMC接插件引出。USB芯片傳輸速度可以做到15MB/s。并在PC機(jī)端使用USB延長器，USB通信傳輸距離不小于2米。FPGA內(nèi)部的NIOS處理器作為本實(shí)用新型的主控單元，它通過一組總線與FPGA相連接，并自定義時(shí)序來實(shí)現(xiàn)FPGA與NIOS的通訊，通過總線NIOS可以監(jiān)測(cè)FPGA的工作狀態(tài)并設(shè)置FPGA工作模式。NAND FLASH很重要，數(shù)據(jù)寫入速度要求比較高，數(shù)據(jù)的正確性要求比較高，SLC系列FLASH寫入速度比MLC速度快，數(shù)據(jù)出錯(cuò)幾率低，所以選用SLC系列的芯片NAND FLASH擦除命令NAND芯片是不能連續(xù)寫的存儲(chǔ)器，在兩次寫之間必須間入一次擦除操作。NIOS負(fù)責(zé)順序啟動(dòng)NAND擦除，并在擦除過程中標(biāo)記壞塊信息到鐵電，壞塊是指NAND芯片中不能保證數(shù)據(jù)正確性的塊，在擦除過程中通過某地址返回的狀態(tài)信息區(qū)分壞塊，在數(shù)據(jù)的存取過程中必須把壞塊過濾掉以保證數(shù)據(jù)的正確性，稱為地址映射。狀態(tài)切換命令本實(shí)用新型存、取數(shù)據(jù)以前必須切換其到存、取狀態(tài)，否則系統(tǒng)將不正常工作。狀態(tài)切換通過與外部通訊的高層協(xié)議實(shí)現(xiàn)，要求在發(fā)送存儲(chǔ)數(shù)據(jù)以前先發(fā)送一個(gè)切換為存儲(chǔ)狀態(tài)的命令，收到切換為存儲(chǔ)狀態(tài)的命令后NIOS負(fù)責(zé)設(shè)置FPGA為存儲(chǔ)數(shù)據(jù)狀態(tài)允許存儲(chǔ)數(shù)據(jù)過程；在發(fā)送讀取命令以前必須發(fā)送一個(gè)切換為讀取狀態(tài)的命令。讀取命令NIOS根據(jù)讀取命令配置起始地址和結(jié)束地址，然后啟動(dòng)讀取過程。FPGA首先發(fā)起地址解析，然后啟動(dòng)NAND控制器讀取對(duì)應(yīng)地址的數(shù)據(jù)到NAND緩存，然后把數(shù)據(jù)解碼到緩存，發(fā)送出去。當(dāng)收到需要存儲(chǔ)的數(shù)據(jù)，F(xiàn)PGA直接負(fù)責(zé)把數(shù)據(jù)存儲(chǔ)到數(shù)據(jù)幀頭對(duì)應(yīng)的NAND陣列地址中。[0030]本實(shí)用新型還支持通過千兆網(wǎng)或者是USB發(fā)送數(shù)據(jù)到存儲(chǔ)器，然后通過指令將存儲(chǔ)器中的數(shù)據(jù)回放到FMC接ロ，同時(shí)可以接收FMC接ロ的數(shù)據(jù)，將數(shù)據(jù)通過千兆網(wǎng)或是USB回放，轉(zhuǎn)存到上位機(jī)。本實(shí)用新型采用的高速NAND具有兩個(gè)完全獨(dú)立的物理存儲(chǔ)空間，這兩個(gè)存儲(chǔ)空間可交替進(jìn)行操作，姆個(gè)存儲(chǔ)空間的頁編程時(shí)間最大為500us,在采用four page操作的情況下，900us的時(shí)間可完成16KB的數(shù)據(jù)量寫入，如果在兩個(gè)存儲(chǔ)空間進(jìn)行交替的乒乓操作，在其中一個(gè)存儲(chǔ)空間處于編程忙狀態(tài)時(shí)，可向另ー個(gè)處于空閑狀態(tài)的存儲(chǔ)空間寫入數(shù)據(jù)，這樣可避免編程等待時(shí)間，那么在500us的時(shí)間內(nèi)將完成16KB的數(shù)據(jù)量存儲(chǔ)，單片NAND速度將達(dá)到31. 25MB/S。在硬件設(shè)計(jì)上，本實(shí)用新型是8片NAND并聯(lián)操作，總存儲(chǔ)速度為250MB/S。由于本實(shí)用新型采用了 FPGA這種可編程門陣列的大容量存儲(chǔ)機(jī)制，單板理論最大容量達(dá)64GB ；由于采用NIOS和自定義FPGA邏輯組合的控制方式，使本實(shí)用新型系統(tǒng)在兼具FPGA模塊化特性方便移植的同時(shí)又具有靈活性，使復(fù)雜的系統(tǒng)功能得以方便實(shí)現(xiàn)，縮短開發(fā)周期，搶占市場(chǎng)先機(jī)，本實(shí)用新型還具備體積小，功耗低的特點(diǎn)。由于在內(nèi)部設(shè)置了 Dd乒乓緩沖單元，使得本實(shí)用新型可以實(shí)現(xiàn)讀、寫同時(shí)進(jìn)行，進(jìn)而實(shí)現(xiàn)聞速、大容量的存儲(chǔ)功能。

圖I是本實(shí)用新型的結(jié)構(gòu)框圖；圖2是數(shù)據(jù)存儲(chǔ)流程圖；圖3是數(shù)據(jù)回放流程圖。
具體實(shí)施方式
實(shí)施例I基于NAND的高速FMC存儲(chǔ)模塊，包括電源管理模塊、NAND芯片、FPGA、串行鐵電、并行鐵電、千兆網(wǎng)PHY芯片、USB控制芯片和FMC接插件，還包括在FPGA內(nèi)部設(shè)置的NIOSCPU軟核，地址控制器，Dd乒乓緩沖單元，所述地址控制器分別與NAND芯片、NIOS CPU軟核以及Dd乒乓緩沖單元連接，NIOS CPU軟核分別與千兆網(wǎng)PHY芯片、USB控制芯片、串行鐵電、并行鐵電以及Dd乒乓緩沖單元連接，Dd乒乓緩沖單元與FMC接插件連接。所述Dd乒乓緩沖単元包括至少兩個(gè)建立在FPGA內(nèi)部的雙ロ存儲(chǔ)器。實(shí)施例2本實(shí)用新型使用NAND閃存作為存儲(chǔ)介質(zhì)，單個(gè)NAND閃存芯片的容量有 8G (MT29F64G)、16G (MT29F128G)等規(guī)格，若選用 16G 的 MT29F128G 芯片組成8 片 NAND芯片獨(dú)立連接到FPGA上，在FPGA內(nèi)部實(shí)現(xiàn)8個(gè)NAND控制器，獨(dú)立控制這8片NAND FLASH,讓這8片NAND按照流水線操作，采樣4PAGE寫入方式，將數(shù)據(jù)寫入到FLASH中。NAND閃存陣列的所有控制、數(shù)據(jù)信號(hào)線都連接到FPGA的NAND控制器，NAND控制器以狀態(tài)機(jī)的方式實(shí)現(xiàn)NAND芯片的具體讀寫時(shí)序，要實(shí)現(xiàn)NAND陣列的讀，只需要送給NAND控制器地址，功能選擇為讀，然后發(fā)送啟動(dòng)NAND控制器信號(hào)，NAND控制器就會(huì)把對(duì)應(yīng)地址的數(shù)據(jù)讀出來存放到FPGA內(nèi)部的NAND緩存中，同時(shí)提供給外部讀取過程完成的狀態(tài)信號(hào)。通過NAND操作過程的返回狀態(tài)標(biāo)記壞塊信息到鐵電，具有快速標(biāo)示的特點(diǎn)，不影響其他操作過程，根據(jù)鐵電存儲(chǔ)器中的數(shù)據(jù)，把零散的地址組成連續(xù)的地址，成為線性地址，給外部使用。本實(shí)用新型對(duì)8片NAND芯片采用流水線訪問的方式來實(shí)現(xiàn)帶寬的進(jìn)ー步提高，使寫入速度高于250MB/S。數(shù)據(jù)從FMC接插件進(jìn)入，通過FPGA緩存，打包，由NIOS控制地址等信息的寫入，F(xiàn)PGA將數(shù)據(jù)寫入NAND存儲(chǔ)器。數(shù)據(jù)從千兆網(wǎng)寫入，通過FPGA緩存，打包，由NIOS控制地址等信息的寫入，F(xiàn)PGA將數(shù)據(jù)寫入NAND存儲(chǔ)器。數(shù)據(jù)從USB寫入，通過FPGA緩存，打包，由NIOS控制地址等信息的寫入，F(xiàn)PGA將數(shù)據(jù)寫入NAND存儲(chǔ)器。數(shù)據(jù)從NAND FLASH中讀取出來，通過 千兆網(wǎng)或是USB導(dǎo)出到PC機(jī)中，由NIOS控制。由鐵電存儲(chǔ)器處理壞塊表，存儲(chǔ)壞塊標(biāo)志，鐵電存儲(chǔ)器有NIOS控制。
權(quán)利要求1.基于NAND的高速FMC存儲(chǔ)模塊，包括電源管理模塊、NAND芯片、FPGA、串行鐵電、并行鐵電、千兆網(wǎng)PHY芯片、USB控制芯片和FMC接插件，其特征在于，還包括在FPGA內(nèi)部設(shè)置的NIOS CPU軟核，地址控制器，乒乓雙ロ緩沖單元，所述地址控制器分別與NAND芯片、NIOS CPU軟核以及乒乓雙ロ緩沖單元連接，NIOS CPU軟核分別與千兆網(wǎng)PHY芯片、USB控制芯片、串行鐵電、并行鐵電以及Dd乒乓緩沖單元連接，Dd乒乓緩沖單元與FMC接插件連接。
2.根據(jù)權(quán)利要求I所述的基于NAND的高速FMC存儲(chǔ)模塊，其特征在于，所述Dd乒乓緩沖單元包括兩個(gè)建立在FPGA內(nèi)部的雙ロ存儲(chǔ)器。
專利摘要本實(shí)用新型公開了一種基于NAND的高速FMC存儲(chǔ)模塊，屬于大容量，高速存儲(chǔ)器的一種。包括電源管理模塊、NANDFLASH芯片、FPGA、串行鐵電、并行鐵電、千兆網(wǎng)PHY芯片、USB控制芯片和FMC接插件，還包括在FPGA內(nèi)部設(shè)置的NIOSCPU軟核，地址控制器，Dd乒乓緩沖單元，所述地址控制器分別與NAND芯片、NIOSCPU軟核以及Dd乒乓緩沖單元連接，NIOSCPU軟核分別與千兆網(wǎng)PHY芯片、USB控制芯片、串行鐵電、并行鐵電以及Dd乒乓緩沖單元連接，Dd乒乓緩沖單元與FMC接插件連接。本實(shí)用新型具有存儲(chǔ)容量大且可擴(kuò)展，速度快，外部接口豐富，操作靈活，還具有配套的人性化的上位機(jī)操作界面，體積小，模塊化，操作方便，便于使用，能夠用于高速數(shù)據(jù)存儲(chǔ)，數(shù)據(jù)回放等的優(yōu)點(diǎn)。
文檔編號(hào)G06F3/06GK202404571SQ201120508109
公開日2012年8月29日 申請(qǐng)日期2011年12月8日 優(yōu)先權(quán)日2011年12月8日
發(fā)明者劉暢, 戴榮, 林峰, 趙爾蘇, 陰陶 申請(qǐng)人:成都傅立葉電子科技有限公司