專利名稱：電流基準(zhǔn)源電路及電流基準(zhǔn)源生成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，特別涉及集成電路中的電流基準(zhǔn)源。
背景技術(shù)：
電流基準(zhǔn)源電路在集成電路設(shè)計(jì)中有著廣泛的應(yīng)用，是模擬集成電路以及數(shù)?；?合集成電路設(shè)計(jì)中基本的模塊電路之一。電流基準(zhǔn)源電路在模擬電路中最主要的應(yīng)用是為 其他電路或系統(tǒng)模塊提供穩(wěn)定的參考電流。因此，電流基準(zhǔn)源電路產(chǎn)生的電流的精度和特 性會(huì)直接影響到電路中其他模塊電路的性能。為了得到高精度的電流基準(zhǔn)源，現(xiàn)有的高性能電流基準(zhǔn)源產(chǎn)生電路主要是 基于電壓基準(zhǔn)電路產(chǎn)生一個(gè)零溫度系數(shù)的基準(zhǔn)電壓，然后利用該基準(zhǔn)電壓產(chǎn)生一 PVT (Process (過(guò)程)，supply-Voltage (供給電壓)，Temperature (溫度))無(wú)關(guān)的基準(zhǔn)電 流?，F(xiàn)有的一種電流基準(zhǔn)源電路如圖1所示，該電路利用電壓基準(zhǔn)電路產(chǎn)生的與溫度 變化弱相關(guān)的基準(zhǔn)電壓實(shí)現(xiàn)與溫度變化較小的基準(zhǔn)電流。然而，在實(shí)際電路中，一階基準(zhǔn)電壓仍然具有殘余非線性溫度系數(shù)，在一個(gè)較大的 溫度范圍內(nèi)，一階基準(zhǔn)電壓的溫度系數(shù)會(huì)直接影響其實(shí)現(xiàn)的基準(zhǔn)電流的溫度系數(shù)，因此，電 流基準(zhǔn)受制于基準(zhǔn)電壓溫度系數(shù)的影響，在沒(méi)有高階溫度補(bǔ)償?shù)那闆r下，其基準(zhǔn)電流溫度 系數(shù)不能達(dá)到高精度應(yīng)用的需求。另外，目前還有一種低溫度系數(shù)的基準(zhǔn)電流，電路中通過(guò)正負(fù)溫度系數(shù)補(bǔ)償?shù)脑?理獲得較低溫度系數(shù)的基準(zhǔn)電流。然而，若利用雙極性三極管進(jìn)行高階補(bǔ)償，該電路的使用將受到工藝的限制。因 為傳統(tǒng)的互補(bǔ)型金屬氧化物半導(dǎo)體(Complementary Metal-Oxide kmiconductor，簡(jiǎn)稱 “CMOS”)工藝提供的PNP三極管，其集電極只能接到最低電位，因此，利用BiCMOS工藝實(shí)現(xiàn) 該電流基準(zhǔn)源電路會(huì)增加成本；同時(shí)，將三極管溫度補(bǔ)償結(jié)構(gòu)替換為金屬-氧化物-半導(dǎo)體 (Metal-Oxide-Semiconductor,簡(jiǎn)稱“M0S”)管補(bǔ)償結(jié)構(gòu)，雖然與CMOS工藝兼容，但是，補(bǔ)償 電路中MOS管工作在亞閾區(qū)，這就要求MOS管具有大的面積，但是MOS管VGS的亞閾區(qū)溫度 特性受電流影響二表現(xiàn)特性會(huì)發(fā)生改變，因此，這種補(bǔ)償結(jié)構(gòu)不僅增大了面積，其溫度補(bǔ)償 效果也不太理想。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電流基準(zhǔn)源電路及電流基準(zhǔn)源生成方法，以較為簡(jiǎn)單 的結(jié)構(gòu)，實(shí)現(xiàn)近似零溫度系數(shù)的電流基準(zhǔn)源。為解決上述技術(shù)問(wèn)題，本發(fā)明的實(shí)施方式提供了一種電流基準(zhǔn)源電路，包含PTAT電流發(fā)生電路，用于生成線性的正溫度系數(shù)電流；IPTAT電流發(fā)生電路，用于生成非線性的負(fù)溫度系數(shù)電流；非線性PTAT電流發(fā)生電路，用于生成非線性的正溫度系數(shù)電流；
疊加電路，用于將PTAT電流發(fā)生電路、IPTAT電流發(fā)生電路和非線性PTAT電流 發(fā)生電路分別生成的電流進(jìn)行疊加，將疊加后的輸出電流作為電流基準(zhǔn)源。其中，PTAT即 為正溫度系數(shù)(Proportion To Absolute Temperature), IPTAT 即為負(fù)溫度系數(shù) Qnverse Proportion To Absolute Temperature)。本發(fā)明的實(shí)施方式還提供了一種電流基準(zhǔn)源生成方法，包含以下步驟生成線性的正溫度系數(shù)電流、非線性的負(fù)溫度系數(shù)電流和非線性的正溫度系數(shù)電 流；將生成的線性的正溫度系數(shù)電流、非線性的負(fù)溫度系數(shù)電流、非線性的正溫度系 數(shù)電流進(jìn)行疊加，并將疊加后的電流作為電流基準(zhǔn)源。本發(fā)明實(shí)施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于通過(guò)三個(gè)電路分別產(chǎn)生線性正溫度系數(shù)電流，非線性負(fù)溫度系數(shù)電流，非線性正 溫度系數(shù)電流，并將這三個(gè)電流進(jìn)行疊加，將疊加后的輸出電流作為電流基準(zhǔn)源。由于利用 了線性正溫度系數(shù)電流對(duì)非線性負(fù)溫度系數(shù)電流中的線性分量進(jìn)行有效抵消，利用了非線 性正溫度系數(shù)電流對(duì)殘余負(fù)溫度系數(shù)進(jìn)行補(bǔ)償。因此，得到的電流對(duì)溫度變化的敏感性進(jìn) 一步降低，可以實(shí)現(xiàn)近似零溫度系數(shù)的電流基準(zhǔn)源。而且，控制結(jié)構(gòu)簡(jiǎn)單，補(bǔ)償支路穩(wěn)定性 較好，且對(duì)基準(zhǔn)電流初始精度影響較小。仿真結(jié)果表明，通過(guò)非線性溫度補(bǔ)償后，電流基準(zhǔn) 源的溫度系數(shù)降低至10ppm/°C，并且呈現(xiàn)較好的工藝穩(wěn)定性。進(jìn)一步地，用于生成線性正溫度系數(shù)電流的PTAT電流發(fā)生電路，由4個(gè)三級(jí)管、一 個(gè)電阻、4個(gè)NMOS管、7個(gè)PMOS管構(gòu)成；用于生成非線性負(fù)溫度系數(shù)電流的IPTAT電流發(fā)生 電路，由4個(gè)PMOS管、1個(gè)NMOS管、一個(gè)電阻構(gòu)成；用于生成非線性正溫度系數(shù)電流的非線 性PTAT電流發(fā)生電路，由一個(gè)三極管、一個(gè)電阻、3個(gè)PMOS管構(gòu)成。由于實(shí)現(xiàn)電流基準(zhǔn)源的 電路結(jié)構(gòu)中避免了運(yùn)算放大器的使用，不單降低了電路設(shè)計(jì)的復(fù)雜性，同時(shí)有利于基準(zhǔn)電 流的精度的提升。而且，用于非線性補(bǔ)償?shù)姆蔷€性PTAT電流發(fā)生電路的結(jié)構(gòu)簡(jiǎn)單，易于控 制和集成。進(jìn)一步地，在PTAT電流發(fā)生電路中，2個(gè)三級(jí)管、一個(gè)電阻、兩個(gè)NMOS管、4個(gè)PMOS 管構(gòu)成PTAT電流核心發(fā)生電路，生成正溫度系數(shù)電流，剩余的2個(gè)三級(jí)管、2個(gè)NMOS管、3 個(gè)PMOS管構(gòu)成反饋偏置環(huán)路，反饋偏置環(huán)路用于為PTAT電流核心發(fā)生電路提供偏置電壓 和電流，與PTAT電流核心發(fā)生電路構(gòu)成反饋環(huán)路。由于該反饋偏置環(huán)路可提供穩(wěn)定的直流 工作點(diǎn)，因此可以保證電路的穩(wěn)定工作。


圖1是根據(jù)現(xiàn)有技術(shù)中的電流基準(zhǔn)源電路的結(jié)構(gòu)示意圖；圖2是根據(jù)本發(fā)明第一實(shí)施方式的電流基準(zhǔn)源電路的結(jié)構(gòu)示意圖；圖3是根據(jù)本發(fā)明第二實(shí)施方式的電流基準(zhǔn)源電路的結(jié)構(gòu)示意圖；圖4是根據(jù)本發(fā)明第二實(shí)施方式中的電流基準(zhǔn)源的溫度特性示意圖；圖5是根據(jù)本發(fā)明第三實(shí)施方式的電流基準(zhǔn)源生成方法流程圖。
具體實(shí)施例方式在以下的敘述中，為了使讀者更好地理解本申請(qǐng)而提出了許多技術(shù)細(xì)節(jié)。但是，本領(lǐng)域的普通技術(shù)人員可以理解，即使沒(méi)有這些技術(shù)細(xì)節(jié)和基于以下各實(shí)施方式的種種變化 和修改，也可以實(shí)現(xiàn)本申請(qǐng)各權(quán)利要求所要求保護(hù)的技術(shù)方案。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明的實(shí)施 方式作進(jìn)一步地詳細(xì)描述。本發(fā)明的核心在于，在電流基準(zhǔn)源電路中包含PTAT電流發(fā)生電路，用于生成線性的正溫度系數(shù)電流；IPTAT電流發(fā)生電路，用于生成非線性的負(fù)溫度系數(shù)電流；非線性PTAT電流發(fā)生電路，用于生成非線性的正溫度系數(shù)電流；疊加電路，用于將該P(yáng)TAT電流發(fā)生電路、該IPTAT電流發(fā)生電路和該非線性PTAT 電流發(fā)生電路分別生成的電流進(jìn)行疊加，將疊加后的輸出電流作為電流基準(zhǔn)源。本發(fā)明第一實(shí)施方式涉及一種電流基準(zhǔn)源電路。在本實(shí)施方式中，用線性的正溫 度系數(shù)(Proportion To Absolute Temperature，簡(jiǎn)稱“PTAT”)電流與非線性的負(fù)溫度系 數(shù)(Inverse Proportion To Absolute Temperature，簡(jiǎn)稱“ IPTAT，，)的電流相疊力口產(chǎn)生一 階電流基準(zhǔn)源，利用一 PMOS管(P型MOS管)產(chǎn)生非線性正溫度系數(shù)電流對(duì)一階電流基準(zhǔn) 源的非線性負(fù)溫度系數(shù)進(jìn)行抵消，由此，實(shí)現(xiàn)近似零溫度系數(shù)的基準(zhǔn)電流。本實(shí)施方式的電流基準(zhǔn)源電路如圖2所示，包含PTAT電流發(fā)生電路101、IPTAT電 流發(fā)生電路102、非線性PTAT電流發(fā)生電路103和疊加電路104。其中，PTAT電流發(fā)生電路101用于生成線性的正溫度系數(shù)電流。具體地，該P(yáng)TAT電 流發(fā)生電路可通過(guò)利用兩個(gè)三極管的基極-發(fā)射極電壓(Vbe)之差Δ Vbe，生成線性的PTAT 電流。IPTAT電流發(fā)生電路102用于生成非線性的負(fù)溫度系數(shù)電流。具體地，該IPTAT電 流發(fā)生電路可通過(guò)將三極管的基極-發(fā)射極電壓Vbe通過(guò)電阻，生成非線性的IPTAT電流。非線性PTAT電流發(fā)生電路103用于生成非線性的正溫度系數(shù)電流。具體地，該非 線性PTAT電流發(fā)生電路可通過(guò)一 PMOS管生成非線性PTAT電流。疊加電路用于將PTAT電流發(fā)生電路101、IPTAT電流發(fā)生電路102和非線性PTAT 電流發(fā)生電路103分別生成的電流進(jìn)行疊加，將疊加后的輸出電流作為電流基準(zhǔn)源。由于Vbe具有非線性負(fù)溫度系數(shù)特性，因此通過(guò)非線性PTAT電流發(fā)生電路103，生 成非線性的PTAT電流，對(duì)基于Vbe產(chǎn)生IPTAT電流中的非線性分量進(jìn)行抵消，將這三種電流 進(jìn)行有效的疊加就能夠?qū)崿F(xiàn)產(chǎn)生零溫度系數(shù)的電流基準(zhǔn)源。其中線性PTAT電壓將對(duì)非線 性IPTAT中的線性分量進(jìn)行有效抵消，實(shí)現(xiàn)一階溫度補(bǔ)償?shù)幕鶞?zhǔn)電流。由于Vbe的溫度非線 性，其產(chǎn)生的IPTAT電流仍然具有非線性溫度特性，因此線性PTAT電流無(wú)法完全抵消IPTAT 基準(zhǔn)電流中的負(fù)溫度系數(shù)，故非線性PTAT電流對(duì)一階基準(zhǔn)電流中的殘余負(fù)溫度系數(shù)進(jìn)行 補(bǔ)償，使得電流對(duì)溫度變化的敏感性進(jìn)一步降低，從而獲得近似零溫度系數(shù)的基準(zhǔn)電流。而 且，控制結(jié)構(gòu)簡(jiǎn)單，補(bǔ)償支路穩(wěn)定性較好，且對(duì)基準(zhǔn)電流初始精度影響較小。本發(fā)明第二實(shí)施方式涉及一種電流基準(zhǔn)源電路。本實(shí)施方式在第一實(shí)施方式的基 礎(chǔ)上，給出了 PTAT電流發(fā)生電路101、ΙΡΤΑΤ電流發(fā)生電路102、非線性PTAT電流發(fā)生電路 103和疊加電路104的具體實(shí)現(xiàn)結(jié)構(gòu)。如圖3所示，PTAT電流發(fā)生電路101由4個(gè)三級(jí)管、一個(gè)電阻、4個(gè)NMOS管(N型 MOS管)、7個(gè)PMOS管構(gòu)成。其中，2個(gè)三級(jí)管、一個(gè)電阻、兩個(gè)NMOS管、4個(gè)PMOS管構(gòu)成
7PTAT電流核心發(fā)生電路，生成正溫度系數(shù)電流，剩余的2個(gè)三級(jí)管、2個(gè)NMOS管、3個(gè)PMOS 管構(gòu)成反饋偏置環(huán)路，反饋偏置環(huán)路用于為PTAT電流核心發(fā)生電路提供偏置電壓和電流， 與PTAT電流核心發(fā)生電路構(gòu)成反饋環(huán)路。具體地說(shuō)，PTAT電流核心發(fā)生電路包含的2個(gè)三級(jí)管為Q1、Q2，包含的一個(gè)電阻為 R1，包含的兩個(gè)匪OS管為MN3、MN4,包含的4個(gè)PMOS管為MP4 MP7，4個(gè)PMOS管構(gòu)成共 源共柵Cascode電流鏡。其中，Ql與Q2的發(fā)射結(jié)的面積之比為1 N ；麗3和MN4構(gòu)成電 流鏡結(jié)構(gòu)，使兩NMOS管的源極電位相等，實(shí)現(xiàn)類似運(yùn)放的作用，因此在電阻Rl上產(chǎn)生AVbe 壓降，由于AVbe與絕對(duì)溫度成正比，且線性變化，所以PTAT電流核心發(fā)生電路中產(chǎn)生線性 PTAT電流，該電流通過(guò)PMOS Cascode電流鏡按一定的比例進(jìn)行傳輸。如圖3所示，Ql的 基極和集電極相連并接至電路最低電位GND，Q2的基極和集電極相連并接至電路最低電位 GND, Ql的發(fā)射極與麗3的源極相連，麗3的柵極連接至MN4的柵極，麗3的漏極連接至MP5 的漏極，Q2的發(fā)射極與Rl的一端相連，Rl的另一端與MN4的源極相連，MN4的漏極與MN4 的柵極相連，MP5的源極連接至MP4的漏極，MP4與MP6的源極均連接至電源電壓，MP6的漏 極連接至MP7的源極。反饋偏置環(huán)路包含的2個(gè)三級(jí)管為Q4、Q5，包含的NMOS管為麗1、麗2，包含 的PMOS管為MPl MP3。反饋偏置環(huán)路通過(guò)自偏置的方式為電路中的PMOS Cascode電 流鏡提供偏置電壓和電流。同時(shí)反饋偏置環(huán)路與PTAT電流核心發(fā)生電路構(gòu)成反饋環(huán) 路。其中，Q4的基極與集電極相連并接至電路最低電位GND，Q5的基極與集電極相連并 接至電路最低電位GND，麗1的柵極接至MN4的柵極，麗1的源極與Q5的發(fā)射極相連， 麗1的漏極接至MPl的柵極和漏極，麗2的柵極與麗3的漏極相連，麗2的源極與Q4發(fā) 射極相連，麗2的漏極與MP3的漏端相連，MPl的柵極和漏極相連，并且MPl的柵極連接 至MP5和MP7的柵極，MPl的源極與電源電壓相連，MP2漏極和柵極分別與MP3的源極 和漏極相連，并且MP2的柵極連接至MP4與所述MP6的柵極，MP2的源極接至電源電壓， M P3的柵極與MPl的柵極相連，麗3 —麗1 — MPl — MP7 —麗4 —麗3為正反饋環(huán)路； MN3 —麗1 — MPl — MP2 — MP6 — MN4 — MN3，MN3 — MN2 — MP2 — MP6 — MN4 — MN3 這兩 個(gè)環(huán)路均為負(fù)反饋環(huán)路。只要使負(fù)反饋環(huán)路增益大于正反饋環(huán)路增益，基準(zhǔn)電路就可以穩(wěn) 定工作。如圖3所示，IPTAT電流發(fā)生電路102由4個(gè)PMOS管、1個(gè)N MOS管、一個(gè)電阻構(gòu) 成。其中，2個(gè)PMOS管、1個(gè)NMOS管和一個(gè)電阻構(gòu)成IPTAT電流發(fā)生支路，生成負(fù)溫度系數(shù) 電流，剩余的2個(gè)PMOS管組成負(fù)反饋鏡像支路，負(fù)反饋鏡像支路與IPTAT電流發(fā)生支路構(gòu) 成負(fù)反饋環(huán)路。具體地說(shuō)，IPTAT電流發(fā)生支路包含的2個(gè)PMOS管為MP8、MP9，包含的1個(gè)匪OS 管為MN5，包含的一個(gè)電阻為R2。PMOS管MP8、MP9構(gòu)成Cascode電流鏡，將PTAT電流發(fā)生 電路101中的PTAT電流鏡像傳輸?shù)椒薕S管麗5中，若NMOS管麗5的尺寸與PTAT電流發(fā) 生電路101中的匪3、NM4相同，則電阻R2上的壓降為Veb結(jié)的壓降，因此在電阻R2中產(chǎn)生 負(fù)溫度系數(shù)的電流VEB/%，該電流不僅具有IPTAT的特性，而且其負(fù)溫度系數(shù)特性與Veb結(jié) 特性相同，具有非線性。負(fù)反饋鏡像支路包含的2個(gè)PMOS管為MP10，MP11，其連接同樣為 Cascode電流鏡結(jié)構(gòu)。如圖3所示，R2的一端接至電路最低電位GND，另一端接至麗5的源 極和MPll的漏極，麗5的柵極與MN4的柵極相連，麗5的漏極與MP9的漏極和MPlO的柵極相連，MP9的柵極與MP7的柵極相連，MP9的源極與MP8的漏極相連，MP8的柵極與MP6的柵 極相連，MP8的源極和MPlO的源極均接至電源電壓，MPlO的漏極連接至MPll的源極，MPll 的柵極連接至M P9的柵極。該負(fù)反饋鏡像支路與IPTAT電流發(fā)生支路構(gòu)成負(fù)反饋環(huán)路，使得該負(fù)反饋環(huán)路具 備兩個(gè)作用一是穩(wěn)定NMOS管麗5漏源電壓，從而使R2兩端電壓保持不變，同時(shí)由于麗5 中的電流具有PTAT特性，因此，負(fù)反饋支路中注入R2的電流一定具有負(fù)溫度系數(shù)特性，且 其溫度特性與Vbe具有相似性；二是由于PMOS管MP10、MPll構(gòu)成cascode電流鏡，流過(guò)其 中的非線性IPTAT電流可以通過(guò)電流鏡按比例傳輸。如圖3所示，非線性PTAT電流發(fā)生電路103由一個(gè)三極管、一個(gè)電阻、3個(gè)PMOS管 構(gòu)成。其中，一個(gè)三極管、一個(gè)電阻、2個(gè)PMOS管構(gòu)成基準(zhǔn)電壓發(fā)生支路，通過(guò)剩余的一個(gè) PMOS管生成非線性的正溫度系數(shù)電流。具體地說(shuō)，基準(zhǔn)電壓發(fā)生支路包含的一個(gè)三極管為Q3，包含的一個(gè)電阻為R3，包 含的2個(gè)PMOS管為MP12，MP13, MP12, MP13構(gòu)成PMOSCascode電流鏡。三極管Q3連接為 二極管B-C結(jié)短接呈二極管連接方式，產(chǎn)生一個(gè)具有負(fù)溫度系數(shù)的電壓Veb，PMOS Cascode 電流鏡中傳輸從PTAT電流核心發(fā)生電路產(chǎn)生的PTAT電流在電阻R3上轉(zhuǎn)化為具有正溫度 系數(shù)的PTAT電壓，因此該電壓與IPTAT特性的Veb相疊加產(chǎn)生較低溫度系數(shù)的基準(zhǔn)電壓， Vref ；非線性PTAT電流是通過(guò)PMOS管MPC產(chǎn)生，當(dāng)MPC的柵源電壓小于其閾值電壓時(shí)， MPC導(dǎo)通，并產(chǎn)生一非線性PTAT電流，由于該非線性電流的能夠進(jìn)一步將一階基準(zhǔn)電流的 殘余非線性負(fù)溫度系數(shù)進(jìn)一步抵消，該非線性電流直接注入到電流疊加電路104中的疊加 點(diǎn)X，通過(guò)電流鏡鏡像傳輸而得到超低溫度系數(shù)的基準(zhǔn)電流。如圖3所示，Q3的基極與集 電極相連并接至電路最低電位GND，Q3的發(fā)射極與MPC的柵極和R3的一端相連，R3的另一 端與MP13的漏極和MPC的漏極相連，MP13的柵極與MPll的柵極相連，MP13的源極與MP12 的漏極相連，MP12的柵極與MP8的柵極相連，MP12的源極接至電源電壓。如圖3所示，疊加電路104由4個(gè)PMOS管和1個(gè)NMOS管構(gòu)成。具體地說(shuō)，疊加電 路104由PMOS管MP14 MP17以及匪OS管MN6構(gòu)成。其中MP14與MP15為Cascode電流 鏡結(jié)構(gòu)，該Cascode電流鏡傳輸?shù)氖荘TAT電流發(fā)生電路101中的線性PTAT電流；MP16與 MP17構(gòu)成的Cascode結(jié)構(gòu)傳輸?shù)氖荌PTAT電流發(fā)生電路中所產(chǎn)生的非線性IPTAT電流。這 兩種溫度系數(shù)相反的電流與注入節(jié)點(diǎn)X的由非線性PTAT電流發(fā)生電路103產(chǎn)生的非線性 PTAT電流共同在節(jié)點(diǎn)X處疊加，產(chǎn)生一近似零溫度系數(shù)的基準(zhǔn)電流，該電流通過(guò)NMOS電流 鏡鏡像或按比例傳輸。其中，MP14與MP16的源極均接至電源電壓，MP14的柵極接至MP12 的柵極，MP14的漏極接至MP15的源極，MP15的柵極接至MP13的柵極，MP15的漏極接至MN6 的漏極，MN6的源極接至電路最低電位GND，MN6的柵極與漏極相連并接至MP17的漏極，疊 加后的電流通過(guò)MN6的柵極輸出，MP17的柵極與MP15的柵極相連，MP17的源極接至MP16 的漏極，MP16的柵極接至所述麗5的漏極。假設(shè)Ql和Q2的發(fā)射結(jié)面積之比為1 N，PTAT電流發(fā)生電路101生成的線性PTAT 電流為
其中Vt = KT/q為熱電壓，K為波爾茲曼常數(shù)，T為絕對(duì)溫度，q為電子電荷量；m為 電阻比R3A1。同時(shí)IPTAT電流為式中Vetl為OK下硅材料的帶隙電壓，典型值為1. 205V,常溫Ttl = 300Κ, γ、α分 別為與三極管基區(qū)空穴遷移率和集電極電流指數(shù)溫度系數(shù)相關(guān)的系數(shù)?？梢?jiàn)IPTAT電流具有非線性負(fù)溫度系數(shù)(Y - α ) V1InN0需要對(duì)其進(jìn)行非線性溫度 系數(shù)補(bǔ)償。由于PMOS管MPC的柵源電壓等于一階基準(zhǔn)電壓的PTAT電壓，因此
1NL PTAT =1 βMPcXmyT ln^ +^thp)2^ 3 )
_ 2式中β ^和Vthp分別為PMOS管MPC的增益因子和閾值電壓，其中β = μ Coxff/L, Vthp < O。將⑵式對(duì)溫度求導(dǎo)(忽略增益因子的溫度系數(shù))可知
r , T廣己INL PTAT1H1 =-^---
L""1·"1·"」1NL _ FTATpfrT
U11 NL _ΡΤΑΤ(4)
2.mVT\nN _ τ,、=~ · (-+ TCv Vthp )
mVT InN +Vmp Tmp上式中由于mVTInN+VTHP > 0，且mVJnN/T > 0，由于PMOS管閾值電壓為負(fù)溫度系 數(shù)故TCvthp < 0，所以TCvthp · Vthp > O。因此PTAT電流溫度系數(shù)TCiic ptat > 0，，即具有正 溫度系數(shù)特性。由以上分析可知，IPTAT電流中的非線性溫度系數(shù)可以通過(guò)上述非線性正溫度系 數(shù)電流進(jìn)行補(bǔ)償，只要在中高溫區(qū)控制PMOS管開(kāi)始導(dǎo)通，注入非線性PTAT電流，使I PTAT 電流的高階負(fù)溫度系數(shù)得到較大的衰減，從而獲的溫度系數(shù)較小的電流基準(zhǔn)源。根據(jù)本實(shí) 施方式得到的電流基準(zhǔn)源的溫度特性如圖4所示。仿真結(jié)果表明，通過(guò)非線性溫度補(bǔ)償后，電流基準(zhǔn)源的溫度系數(shù)降低至10ppm/°C， 并且呈現(xiàn)較好的工藝穩(wěn)定性。而且，由于實(shí)現(xiàn)電流基準(zhǔn)源的電路結(jié)構(gòu)中避免了運(yùn)算放大器的使用，不單降低了 電路設(shè)計(jì)的復(fù)雜性，易于控制和集成，同時(shí)有利于基準(zhǔn)電流的精度的提升。值得一提的是，電路結(jié)構(gòu)圖中除了 PMOS管MPC的襯底可以與電源電壓相連接亦可 以與其自身源極相連，所有NMOS管的襯底都連接至電路中最低電位GND ；同時(shí)，在注入節(jié)點(diǎn) X處接入一電阻，還可以實(shí)現(xiàn)超低溫度系數(shù)的基準(zhǔn)電壓。需要說(shuō)明的是，本實(shí)施方式只是一種具體的實(shí)現(xiàn)方案，在實(shí)際應(yīng)用中，PTAT電流發(fā) 生電路101、IPTAT電流發(fā)生電路102、非線性PTAT電流發(fā)生電路103和疊加電路104還可 以是其他的實(shí)現(xiàn)結(jié)構(gòu)。比如說(shuō)，各電路中所包含的三極管Ql至Q5都可以用工作組亞閾區(qū) 的MOS管代替，以全MOS管實(shí)現(xiàn)。
10
本發(fā)明第三實(shí)施方式涉及一種電流基準(zhǔn)源生成方法。圖5是該電流基準(zhǔn)源生成方 法的流程圖。在步驟510中，生成線性的正溫度系數(shù)電流。具體地說(shuō)，可利用兩個(gè)三極管的基 極-發(fā)射極電壓差或共工作在亞閾區(qū)MOS管的柵源電壓差，生成線性的正溫度系數(shù)電流。在步驟520中，生成非線性的負(fù)溫度系數(shù)電流。具體地說(shuō)，可利用三極管的基 極-發(fā)射極電壓或工作在亞閾區(qū)MOS管柵源電壓，生成非線性的負(fù)溫度系數(shù)電流。在步驟530中，生成非線性的正溫度系數(shù)電流。具體地說(shuō)，可利用一個(gè)PMOS管生 成非線性的正溫度系數(shù)電流。步驟510、520和530相互獨(dú)立執(zhí)行，彼此之間并無(wú)明確的先后關(guān)系。在生成線性的正溫度系數(shù)電流、非線性的負(fù)溫度系數(shù)電流和非線性的正溫度系數(shù) 電流后，進(jìn)入步驟M0。在步驟MO中，將生成的線性的正溫度系數(shù)電流、非線性的負(fù)溫度系數(shù)電流、非線 性的正溫度系數(shù)電流進(jìn)行疊加，并將疊加后的電流作為電流基準(zhǔn)源。不難發(fā)現(xiàn)，本實(shí)施方式是與第一實(shí)施方式相對(duì)應(yīng)的方法實(shí)施方式，本實(shí)施方式可 與第一實(shí)施方式互相配合實(shí)施。第一實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)在本實(shí)施方式中依然 有效，為了減少重復(fù)，這里不再贅述。相應(yīng)地，本實(shí)施方式中提到的相關(guān)技術(shù)細(xì)節(jié)也可應(yīng)用 在第一實(shí)施方式中。本實(shí)施方式均可以以軟件、硬件、固件等方式實(shí)現(xiàn)。不管本發(fā)明是以軟件、硬件、 還是固件方式實(shí)現(xiàn)，指令代碼都可以存儲(chǔ)在任何類型的計(jì)算機(jī)可訪問(wèn)的存儲(chǔ)器中(例如 永久的或者可修改的，易失性的或者非易失性的，固態(tài)的或者非固態(tài)的，固定的或者可更換 的介質(zhì)等等)。同樣，存儲(chǔ)器可以例如是可編程陣列邏輯(Programmable Array Logic, 簡(jiǎn)稱“PAL”)、隨機(jī)存取存儲(chǔ)器(Random Access Memory,簡(jiǎn)稱“RAM” )、可編程只讀存儲(chǔ)器 (Programmable Read Only Memory，簡(jiǎn)稱 “PROM”)、只讀存儲(chǔ)器(Read-Only Memory，簡(jiǎn)稱 “ROM”)、電可擦除可編程只讀存儲(chǔ)器(Electrically Erasable Programmable ROM，簡(jiǎn)稱 “EEPR0M”)、磁盤、光盤、數(shù)字通用光盤(Digital Versatile Disc，簡(jiǎn)稱“DVD”)等等。在本發(fā)明的實(shí)施方式中，由于利用了線性正溫度系數(shù)電流對(duì)非線性負(fù)溫度系數(shù)電 流中的線性分量進(jìn)行有效抵消，利用了非線性正溫度系數(shù)電流對(duì)殘余負(fù)溫度系數(shù)進(jìn)行補(bǔ) 償。因此，得到的電流對(duì)溫度變化的敏感性進(jìn)一步降低，可以實(shí)現(xiàn)近似零溫度系數(shù)的電流基 準(zhǔn)源。而且，控制結(jié)構(gòu)簡(jiǎn)單，補(bǔ)償支路穩(wěn)定性較好，且對(duì)基準(zhǔn)電流初始精度影響較小。仿真 結(jié)果表明，通過(guò)非線性溫度補(bǔ)償后，電流基準(zhǔn)源的溫度系數(shù)降低至10ppm/°C，并且呈現(xiàn)較好 的工藝穩(wěn)定性。另外，實(shí)現(xiàn)電流基準(zhǔn)源的電路結(jié)構(gòu)中避免了運(yùn)算放大器的使用，不單降低了電路 設(shè)計(jì)的復(fù)雜性，同時(shí)有利于基準(zhǔn)電流的精度的提升。而且，用于非線性補(bǔ)償?shù)姆蔷€性PTAT 電流發(fā)生電路的結(jié)構(gòu)簡(jiǎn)單，易于控制和集成。另外，PTAT電流發(fā)生電路中的反饋偏置環(huán)路可提供穩(wěn)定的直流工作點(diǎn)，因此可以 保證電路的穩(wěn)定工作。雖然通過(guò)參照本發(fā)明的某些優(yōu)選實(shí)施方式，已經(jīng)對(duì)本發(fā)明進(jìn)行了圖示和描述，但 本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對(duì)其作各種改變，而不偏離本發(fā) 明的精神和范圍。
權(quán)利要求
1.一種電流基準(zhǔn)源電路，其特征在于，包含PTAT電流發(fā)生電路，用于生成線性的正溫度系數(shù)電流；IPTAT電流發(fā)生電路，用于生成非線性的負(fù)溫度系數(shù)電流；非線性PTAT電流發(fā)生電路，用于生成非線性的正溫度系數(shù)電流；疊加電路，用于將所述PTAT電流發(fā)生電路、所述IPTAT電流發(fā)生電路和所述非線性 PTAT電流發(fā)生電路分別生成的電流進(jìn)行疊加，將疊加后的輸出電流作為電流基準(zhǔn)源。
2.根據(jù)權(quán)利要求1所述的電流基準(zhǔn)源電路，其特征在于，所述PTAT電流發(fā)生電路包含 PTAT電流核心發(fā)生電路和反饋偏置環(huán)路；其中，所述PTAT電流核心發(fā)生電路用于生成所述線性的正溫度系數(shù)電流，所述反饋偏 置環(huán)路用于為所述PTAT電流核心發(fā)生電路提供偏置電壓和電流，與所述PTAT電流核心發(fā) 生電路構(gòu)成反饋環(huán)路。
3.根據(jù)權(quán)利要求2所述的電流基準(zhǔn)源電路，其特征在于，所述PTAT電流核心發(fā)生電路 由2個(gè)三級(jí)管Q1、Q2、1個(gè)電阻Rl、2個(gè)匪OS管MN3、MN4、4個(gè)PMOS管MP4、MP5、MP6、MP7構(gòu) 成，Ql與Q2的發(fā)射結(jié)的面積之比為1 N;兩個(gè)NMOS管構(gòu)成電流鏡結(jié)構(gòu)；4個(gè)PMOS管構(gòu)成 共源共柵Cascode電流鏡；其中，Ql的基極和集電極相連并接至電路最低電位GND，Q2的基極和集電極相連并接 至電路最低電位GND，Ql的發(fā)射極與麗3的源極相連，麗3的柵極連接至MN4的柵極，麗3 的漏極連接至MP5的漏極，Q2的發(fā)射極與Rl的一端相連，Rl的另一端與MN4的源極相連， MN4的漏極與MN4的柵極相連，MP5的源極連接至MP4的漏極，MP4與MP6的源極均連接至 電源電壓，MP6的漏極連接至MP7的源極；所述反饋偏置環(huán)路由2個(gè)三級(jí)管Q4、Q5、2個(gè)N MOS管麗1、麗2、3個(gè)PMOS管MP1、MP2、 MP3構(gòu)成；其中，Q4的基極與集電極相連并接至電路最低電位GND，Q5的基極與集電極相連并接 至電路最低電位GNDJNl的柵極接至所述MN4的柵極，麗1的源極與Q5的發(fā)射極相連，MNl 的漏極接至MPl的柵極和漏極，MN2的柵極與所述MN3的漏極相連，麗2的源極與Q4發(fā)射極 相連，麗2的漏極與MP3的漏端相連，MPl的柵極和漏極相連，并且MPl的柵極連接至所述 MP5和所述MP7的柵極，MPl的源極與電源電壓相連，MP2漏極和柵極分別與MP3的源極和 漏極相連，并且MP2的柵極連接至所述MP4與所述MP6的柵極，MP2的源極接至電源電壓， MP3的柵極與MPl的柵極相連。
4.根據(jù)權(quán)利要求3所述的電流基準(zhǔn)源電路，其特征在于，所述IPTAT電流發(fā)生電路包含 IPTAT電流發(fā)生支路和負(fù)反饋鏡像支路；其中，所述IPTAT電流發(fā)生支路用于利用三極管的基極-發(fā)射極電壓通過(guò)電阻，生成所 述非線性的負(fù)溫度系數(shù)電流；所述負(fù)反饋鏡像支路與所述IPTAT電流發(fā)生支路構(gòu)成負(fù)反饋 環(huán)路。
5.根據(jù)權(quán)利要求4所述的電流基準(zhǔn)源電路，其特征在于，所述IPTAT電流發(fā)生支路由2 個(gè)PMOS管MP8、MP9、1個(gè)匪OS管麗5和1個(gè)電阻R2構(gòu)成；所述負(fù)反饋鏡像支路由2個(gè)PMOS 管 MP10，MPll 組成；在所述IPTAT電流發(fā)生支路中，2個(gè)PMOS管構(gòu)成Cascode電流鏡結(jié)構(gòu)，用于將所述PTAT 電流發(fā)生電路生成的線性的正溫度系數(shù)電流，傳輸?shù)剿鯥PTAT電流發(fā)生支路中的NMOS管；其中，R2的一端接至電路最低電位GND，另一端接至麗5的源極和MPll的漏極，麗5的 柵極與所述MN4的柵極相連，麗5的漏極與MP9的漏極和MPlO的柵極相連，MP9的柵極與所 述MP7的柵極相連，MP9的源極與MP8的漏極相連，MP8的柵極與所述MP6的柵極相連，MP8 的源極和MPlO的源極均接至電源電壓，MPlO的漏極連接至MPll的源極，MPll的柵極連接 至MP9的柵極。
6.根據(jù)權(quán)利要求5所述的電流基準(zhǔn)源電路，其特征在于，所述非線性PTAT電流發(fā)生電 路包含基準(zhǔn)電壓發(fā)生支路和用于生成所述非線性的正溫度系數(shù)電流的PMOS管。
7.根據(jù)權(quán)利要求6所述的電流基準(zhǔn)源電路，其特征在于，所述基準(zhǔn)電壓發(fā)生支路中包 含1個(gè)連接為二極管B-C結(jié)短接呈二極管連接方式的三極管、構(gòu)成Cascode電流鏡結(jié)構(gòu)的 2個(gè)PMOS管；所述基準(zhǔn)電壓發(fā)生支路中的2個(gè)PMOS管用于傳輸所述PTAT電流發(fā)生電路生 成的線性的正溫度系數(shù)電流。
8.根據(jù)權(quán)利要求7所述的電流基準(zhǔn)源電路，其特征在于，所述基準(zhǔn)電壓發(fā)生支路由1個(gè) 三極管Q3、l個(gè)電阻R3、2個(gè)PMOS管MP12，MP13構(gòu)成；所述非線性的正溫度系數(shù)電流通過(guò) PMOS管MPC生成；其中，Q3的基極與集電極相連并接至電路最低電位GND，Q3的發(fā)射極與MPC的柵極和 R3的一端相連，R3的另一端與MP13的漏極和MPC的漏極相連，MP13的柵極與所述MPll的 柵極相連，MP13的源極與MP12的漏極相連，MP12的柵極與所述MP8的柵極相連，MP12的源 極接至電源電壓。
9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的電流基準(zhǔn)源電路，其特征在于，所述疊加電路由 4 個(gè) PMOS 管 MP14、MP15、MP16、MP17 和 1 個(gè) NMOS 管 MN6 構(gòu)成；MP14 與 MP15 構(gòu)成 Cascode 電流鏡結(jié)構(gòu)，用于傳輸所述PTAT電流發(fā)生電路生成的線性的正溫度系數(shù)電流；MP16與MP17 構(gòu)成Cascode電流鏡結(jié)構(gòu)，用于傳輸所述IPTAT電流發(fā)生電路生成的非線性的負(fù)溫度系數(shù) 電流；所述傳輸?shù)恼郎囟认禂?shù)電流、所述傳輸?shù)呢?fù)溫度系數(shù)電流與注入節(jié)點(diǎn)處的非線性PTAT 電流發(fā)生電路生成的非線性的正溫度系數(shù)電流，在所述注入節(jié)點(diǎn)處疊加，疊加后的電流通 過(guò)NMOS管M N6輸出；其中，MP14與MP16的源極均接至電源電壓，MP14的柵極接至所述MP12的柵極，MP14 的漏極接至MP15的源極，MP15的柵極接至MP13的柵極，MP15的漏極接至MN6的漏極，MN6 的源極接至電路最低電位GND，MN6的柵極與漏極相連并接至MP17的漏極，所述疊加后的電 流通過(guò)MN6的柵極輸出，MP17的柵極與MP15的柵極相連，MP17的源極接至MP16的漏極， MP16的柵極接至所述麗5的漏極。
10.一種電流基準(zhǔn)源生成方法，其特征在于，包含以下步驟生成線性的正溫度系數(shù)電流、非線性的負(fù)溫度系數(shù)電流和非線性的正溫度系數(shù)電流；將生成的所述線性的正溫度系數(shù)電流、所述非線性的負(fù)溫度系數(shù)電流、所述非線性的 正溫度系數(shù)電流進(jìn)行疊加，并將疊加后的電流作為電流基準(zhǔn)源。
11.根據(jù)權(quán)利要求10所述的電流基準(zhǔn)源生成方法，其特征在于，在所述生成線性的正 溫度系數(shù)電流的步驟中，包含以下子步驟利用兩個(gè)三極管的基極-發(fā)射極電壓差，生成所述線性的正溫度系數(shù)電流。
12.根據(jù)權(quán)利要求10所述的電流基準(zhǔn)源生成方法，其特征在于，在所述生成非線性的 負(fù)溫度系數(shù)電流的步驟中，包含以下子步驟利用三極管的基極-發(fā)射極電壓通過(guò)電阻，生成所述非線性的負(fù)溫度系數(shù)電流。
13.根據(jù)權(quán)利要求10所述的電流基準(zhǔn)源生成方法，其特征在于，在所述生成非線性的 正溫度系數(shù)電流的步驟中，包含以下子步驟利用一個(gè)PMOS管生成所述非線性的正溫度系數(shù)電流。
全文摘要
本發(fā)明涉及集成電路，公開(kāi)了一種電流基準(zhǔn)源電路及電流基準(zhǔn)源生成方法。本發(fā)明中，通過(guò)三個(gè)電路分別產(chǎn)生線性正溫度系數(shù)電流，非線性負(fù)溫度系數(shù)電流，非線性正溫度系數(shù)電流，并將這三個(gè)電流進(jìn)行疊加，將疊加后的輸出電流作為電流基準(zhǔn)源。由于利用了線性正溫度系數(shù)電流對(duì)非線性負(fù)溫度系數(shù)電流中的線性分量進(jìn)行有效抵消，同時(shí)利用了非線性正溫度系數(shù)電流對(duì)殘余非線性負(fù)溫度系數(shù)進(jìn)行補(bǔ)償。因此，得到的電流對(duì)溫度變化的敏感性進(jìn)一步降低，可以實(shí)現(xiàn)近似零溫度系數(shù)的電流基準(zhǔn)源。
文檔編號(hào)G05F3/26GK102122191SQ20111000721
公開(kāi)日2011年7月13日 申請(qǐng)日期2011年1月14日 優(yōu)先權(quán)日2011年1月14日
發(fā)明者佘龍, 王永壽, 胡建國(guó), 蕭經(jīng)華, 郎君 申請(qǐng)人:鉅泉光電科技(上海)股份有限公司