專利名稱：一種基準電流產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路技術(shù)領(lǐng)域，應(yīng)用于對基準源有較高精度要求的場合，尤其涉及 一種可以提供較低溫度系數(shù)基準電流的高精度低壓基準電流產(chǎn)生電路。
背景技術(shù)：
基準源通常是指在電路中做電壓基準和電流基準的精準、穩(wěn)定的信號源。隨著 集成電路規(guī)模的不斷增加，尤其是系統(tǒng)集成技術(shù)60C)的不斷發(fā)展，基準源成為大規(guī)模 集成電路和幾乎所有數(shù)字模擬系統(tǒng)中不可缺少的基本電路模塊。
衡量基準源的一個重要指標是溫度系數(shù)TC (Temperature Coefficient)，它反映了基準電壓源在整個工作溫度范圍[TMIN，Tmax]內(nèi)輸出基準電壓的最大值Vmax與最小值 Vmin相對于常溫下輸出基準電壓Vnranmal的變化程度，其單位一般為ppm/°C，表示式為
TC=——v^AX ——XiO6(1)_ ^nommal X (^MAX - ^MIN ) _
同理，基準電流的溫度系數(shù)表達式為
TC=——lMAX-lMm- xl06(2)_ ^nomm al X (^MAX _ ^MIN ) J
帶隙基準源的基本設(shè)計思路如

圖1所示。利用晶體管發(fā)射結(jié)電壓Veb具有的負 溫度系數(shù)和不同電流密度下兩個晶體管發(fā)射結(jié)電壓之差△ Veb具有的正溫度系數(shù)進行線性 疊加，從而得到近似零溫度系數(shù)的基準電壓。
Vref = VEB+KVT(3)
在室溫下，"^ -2^Γ/°(:，| +0.087/ Γ/°0，因此實現(xiàn)零溫度系數(shù)的基準dTdT電壓，需要K = 23，如果Veb = 700mV,那么輸出的基準電壓為1.3V。
隨著工藝水平的提高，器件的最小尺寸在不斷減小，電源電壓也隨之不斷減 小，當(dāng)電源電壓接近IV時，這種產(chǎn)生帶隙基準電壓的方法已經(jīng)無法實現(xiàn)。
Hironori等人在1999年提出了一種可以工作在IV電源電壓下的帶隙基準電路， 其基本思路將具有溫度特性的電壓通過電阻轉(zhuǎn)換為具有溫度特性的電流，通過將具有 相反溫度特性的電流進行疊加，得到不隨溫度變化的基準電流，最后再通過電阻將基準 電流轉(zhuǎn)化為基準電壓。
如圖2所示運算放大器201與PMOS管207組成反饋回路使A，B兩點電壓相 同，電阻202將PNP晶體管203，204的Veb之差Δ Veb轉(zhuǎn)化為與絕對溫度成正比(ΡΤΑΤ proportional to absolute temperature)的電流Il ；電阻205將具有負溫度系數(shù)的Veb轉(zhuǎn)化為 具有負溫度系數(shù)的電流12。通過調(diào)整電阻202和205的比例關(guān)系，可以得到近似不隨溫 度變化的電流13。由于PMOS管207，208具有相同的尺寸和偏置條件，因此13 = 14， 這種結(jié)構(gòu)的輸出參考電壓為
權(quán)利要求
1.一種基準電流產(chǎn)生電路，其特征在于，包括第一 PNP晶體管(403)、第二 PNP晶體管(404)和第三PNP晶體管(409)，其中， 該三個晶體管的基極和集電極均分別相連接后再接地，第一 PNP晶體管(403)的發(fā)射極 接A點，第二 PNP晶體管(404)的發(fā)射極接第一電阻(405)，第三PNP晶體管(409)的 發(fā)射極接C點；第一電阻(405)、第二電阻(406)、第三電阻(411)、第四電阻(412)和第五電阻(413)，其中，第一電阻(405)—端接第二 PNP晶體管(404)的發(fā)射極，另一端接B點； 第二電阻(406) —端接地，另一端接B點；第三電阻(411) 一端接地，另一端接A點； 第四電阻(412) —端接B點，另一端接D點；第五電阻(413) —端接A點，另一端接D占.第一 PMOS 管(408)、第二 PMOS 管(402)、第三 PMOS 管(407)和第四 PMOS 管(414)，其中，該四個晶體管的源極和襯底均分別相連接后再接電源，柵極接第一運算放 大器(401)的輸出端；第一 PMOS管(408)的漏極接A點，第二 PMOS管(402)的漏極 接B點，第三PMOS管(407)的漏極接C點，第四PMOS管(414)的漏極接輸出電阻；第一運算放大器(401)和第二運算放大器(410)，其中，第一運算放大器(401)的同 相輸入端接B點，反相輸入端接A點，輸出端接第一 PMOS管(408)的柵極；第二運算 放大器(410)的同相輸入端接C點，反相輸入端和輸出端接D點。
2.根據(jù)權(quán)利要求1所述的基準電流產(chǎn)生電路，其特征在于，所述第二運算放大器 (410)通過反饋機制，令D點的電壓等于C點的電壓，使第三PNP晶體管(409)中的電 流不隨溫度變化。
3.根據(jù)權(quán)利要求1所述的基準電流產(chǎn)生電路，其特征在于，所述第一運算放大器 (401)通過反饋機制，令B點的電壓等于A點的電壓，使第一電阻(405)上的電壓降為第 一 PNP晶體管(403)的Veb與第二 PNP晶體管(404)的Veb之差Δ VEB。
4.根據(jù)權(quán)利要求1所述的基準電流產(chǎn)生電路，其特征在于，所述第三PMOS管(407) 與第一PMOS管(408)的W/L之比，使得第一PNP晶體管(403)與第三PNP晶體管(409) 的發(fā)射極電流相等。
全文摘要
本發(fā)明公開了一種基準電流產(chǎn)生電路。通過在該電路的C、D兩點增加一個單位增益放大器，使得電流I4不隨溫度變化；通過調(diào)整PMOS管第三PMOS管(407)與第一PMOS管(408)的比例關(guān)系，使得第一PNP晶體管(403)與第三PNP晶體管(409)的集電極電流相等。通過這兩處的改進，使得電流I3可以完全抵消基準電流中的高階項。通過仿真驗證，改進后的電路可以得到溫度特性達到0.5ppm/℃的基準電流。
文檔編號G05F3/30GK102023670SQ200910092880
公開日2011年4月20日 申請日期2009年9月9日 優(yōu)先權(quán)日2009年9月9日
發(fā)明者張欣旺, 杜占坤, 閻躍鵬 申請人:中國科學(xué)院微電子研究所