專利名稱：電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有過電流保護(hù)電路的電壓調(diào)節(jié)器。
背景技術(shù)：
對(duì)現(xiàn)有的電壓調(diào)節(jié)器進(jìn)行說明。圖3是示出現(xiàn)有的電壓調(diào)節(jié)器的圖。當(dāng)輸出電壓Vout高于規(guī)定電壓時(shí)，S卩，當(dāng)分壓電路91的分壓電壓Vfb高于基準(zhǔn)電 壓Vref時(shí)，放大器92的輸出信號(hào)(輸出晶體管84的柵電壓)變高，輸出晶體管84向截 止變化，輸出電壓Vout變低。而當(dāng)輸出電壓Vout低于規(guī)定電壓時(shí)，與上述相反，輸出電壓 Vout變高。即，輸出電壓Vout恒定。這里假設(shè)電壓調(diào)節(jié)器的輸出端子與接地端子發(fā)生短路。于是，輸出電流Iout變大 而成為最大輸出電流Im。與該最大輸出電流Im相應(yīng)，流過與輸出晶體管84以電流鏡方式 連接的檢測晶體管83的電流變多，此時(shí)，PMOS晶體管82導(dǎo)通，電阻87上產(chǎn)生的電壓變高， NMOS晶體管85導(dǎo)通，在電阻86上產(chǎn)生的電壓變高，PMOS晶體管81導(dǎo)通，輸出晶體管84的 柵/源間電壓變低，輸出晶體管84向截止變化。由此，輸出電流Iout不會(huì)變得比最大輸出 電流Im更大，而是被固定在最大輸出電流Im，輸出電壓Vout變低。這里，僅僅利用電阻87 上產(chǎn)生的電壓而使得輸出晶體管84的柵/源間電壓變低，輸出晶體管84向截止變化，輸出 電流Iout被固定在最大輸出電流Im，因此，最大輸出電流Im僅由電阻87的電阻值決定。當(dāng)由于輸出電壓Vout變低而使得PMOS晶體管82的柵/源間電壓低于閾值電壓 的絕對(duì)值Vtp時(shí)，PMOS晶體管82截止。然后，不僅僅是電阻87，在電阻87及88雙方上產(chǎn) 生的電壓均變高，NMOS晶體管85進(jìn)一步導(dǎo)通，在電阻86上產(chǎn)生的電壓進(jìn)一步變高，PMOS晶 體管81進(jìn)一步導(dǎo)通，輸出晶體管84的柵/源間電壓進(jìn)一步變低，輸出晶體管84進(jìn)一步截 止。由此，輸出電流Iout減少而成為短路時(shí)輸出電流Is。然后，輸出電壓Vout變低而達(dá) 到O伏。這里是利用電阻87及88雙方產(chǎn)生的電壓而使得輸出晶體管84的柵/源間電壓 變低，輸出晶體管84截止，輸出電流Iout變?yōu)槎搪份敵鲭娏鱅s，所以短路時(shí)輸出電流Is由 電阻87及88雙方的電阻值決定(例如參照專利文獻(xiàn)1。)。專利文獻(xiàn)1日本特開2003-216252號(hào)公報(bào)(圖5)但是，在現(xiàn)有技術(shù)中，在希望相對(duì)于輸出電流Iout準(zhǔn)確地設(shè)定最大輸出電流Im以 及短路輸出電流Is的情況下，由于最大輸出電流Im以及短路時(shí)輸出電流Is由電阻87及 88雙方的電阻值決定，因此需要電阻87及88雙方的電阻值的微調(diào)工序。因此相應(yīng)地，電壓 調(diào)節(jié)器的制造工序變得復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明鑒于上述課題而提供一種能夠容易、準(zhǔn)確地設(shè)定最大輸出電流以及短路時(shí) 輸出電流的電壓調(diào)節(jié)器。本發(fā)明為了解決上述課題而提供一種具有過電流保護(hù)電路的電壓調(diào)節(jié)器，該電壓 調(diào)節(jié)器的特征在于，作為決定過電流保護(hù)電路的最大輸出電流Im以及短路時(shí)輸出電流Is的電流值的電路，具有如下的電路該電路使用鏡像出與輸出電流對(duì)應(yīng)的電流的電流鏡電 路，從而用電流進(jìn)行控制。本發(fā)明的具有過電流保護(hù)電路的電壓調(diào)節(jié)器通過設(shè)置鏡像出與輸出電流相應(yīng)的 電流的電流鏡電路來決定最大輸出電流Im以及短路時(shí)輸出電流Is的電流值，因此，能夠相 對(duì)于輸出電流，準(zhǔn)確地設(shè)定最大輸出電流Im以及短路時(shí)輸出電流Is。



圖1是示出本發(fā)明的電壓調(diào)節(jié)器的電路圖。圖2是示出電壓調(diào)節(jié)器的輸出電壓輸出電流特性的圖。圖3是示出現(xiàn)有的電壓調(diào)節(jié)器的電路圖。圖4是示出第二實(shí)施方式的電壓調(diào)節(jié)器的電路圖。圖5是示出第三實(shí)施方式的電壓調(diào)節(jié)器的電路圖。圖6是示出第四實(shí)施方式的電壓調(diào)節(jié)器的電路圖。圖7是示出第三實(shí)施方式的電壓調(diào)節(jié)器的輸出電壓輸出電流特性的圖。符號(hào)說明10檢測電路20、30 控制電路40輸出晶體管50 分壓電路60放大器403偏置電流源501 NL 晶體管
具體實(shí)施例方式下面，參照附圖來說明本發(fā)明的實(shí)施方式。首先對(duì)電壓調(diào)節(jié)器的結(jié)構(gòu)進(jìn)行說明。圖1是示出本發(fā)明的電壓調(diào)節(jié)器的電路圖。電壓調(diào)節(jié)器具有檢測電路10、控制電路20、控制電路30、輸出晶體管40、分壓電路 50以及放大器60。檢測電路10具有檢測晶體管11和NMOS晶體管12?？刂齐娐?0具有PMOS晶體 管22、23和NMOS晶體管21?？刂齐娐?0具有PMOS晶體管32、33和NMOS晶體管31。放大器60的非反相輸入端子與分壓電路50的輸出端子連接，反相輸入端子與基 準(zhǔn)電壓輸入端子連接，輸出端子與檢測電路10的輸入端子、控制電路20的輸出端子、控制 電路30的輸出端子以及輸出晶體管40的柵極連接。輸出晶體管40的源極以及背柵與電 源端子連接，漏極與電壓調(diào)節(jié)器的輸出端子連接。分壓電路50被設(shè)置在電壓調(diào)節(jié)器的輸出 端子與接地端子之間。檢測晶體管11的柵極與放大器60的輸出端子連接，源極以及背柵與電源端子連 接。NMOS晶體管12的柵極與其漏極、NMOS晶體管21的柵極、NMOS晶體管31的柵極以及 檢測晶體管11的漏極連接，源極以及背柵與接地端子連接。PMOS晶體管22的柵極與其漏 極、PMOS晶體管23的柵極以及NMOS晶體管21的漏極連接，源極以及背柵與電源端子連接。PMOS晶體管23的源極以及背柵與電源端子連接，漏極與放大60的輸出端子連接。NMOS晶 體管21的源極以及背柵與接地端子連接。PMOS晶體管32的柵極與其漏極、PMOS晶體管33 的柵極以及NMOS晶體管31的漏極連接，源極以及背柵與電源端子連接。PMOS晶體管33的 源極以及背柵與電源端子連接，漏極與放大器60的輸出端子連接。NMOS晶體管31的源極 以及背柵與電壓調(diào)節(jié)器的輸出端子連接。
PMOS晶體管22與PMOS晶體管23以電流鏡方式連接。PMOS晶體管32與PMOS晶 體管33以電流鏡方式連接。輸出晶體管40與檢測晶體管11以電流鏡方式連接。NMOS晶 體管12、NMOS晶體管21以及NMOS晶體管31以電流鏡方式連接，其中，在NMOS晶體管12 中流有流過檢測晶體管11的電流。分壓電路50對(duì)輸出電壓Vout進(jìn)行分壓，并輸出分壓電壓Vfb。放大器60對(duì)基準(zhǔn)電 壓Vref與分壓電壓Vfb進(jìn)行比較，對(duì)輸出晶體管40的柵電壓進(jìn)行控制，以使輸出電壓Vout 恒定。輸出晶體管40根據(jù)放大器60的輸出信號(hào)以及電源電壓VDD而輸出輸出電壓Vout。 檢測電路10通過檢測晶體管11來檢測輸出晶體管40的輸出電流lout。當(dāng)輸出電流Iout 達(dá)到最大輸出電流Im時(shí)，控制電路20以這樣的方式工作根據(jù)流過NMOS晶體管21的電流 而使輸出晶體管40向截止變化。當(dāng)輸出電流Iout達(dá)到最大輸出電流Im且輸出電壓Vout 變?yōu)橐?guī)定電壓Va以下時(shí)，控制電路30以如下方式工作，即根據(jù)流過NMOS晶體管31的電 流而使輸出晶體管40進(jìn)一步截止，以使輸出電流Iout變?yōu)槎搪窌r(shí)輸出電流Is。接著，對(duì)電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。圖2是示出電壓調(diào)節(jié)器的輸出電壓輸出電 流特性的圖。當(dāng)輸出電壓Vout高于規(guī)定電壓時(shí)，分壓電壓Vfb高于基準(zhǔn)電壓Vref，放大器60的 輸出信號(hào)(輸出晶體管40的柵電壓)變高，輸出晶體管40向截止變化，輸出電壓Vout變 低。而當(dāng)輸出電壓Vout低于規(guī)定電壓時(shí)，進(jìn)行與上述相反的動(dòng)作，輸出電壓Vout變高。即， 輸出電壓Vout恒定。這里，當(dāng)電壓調(diào)節(jié)器的輸出端子與接地端子短接時(shí)，輸出電流Iout增加。當(dāng)輸出 電流Iout達(dá)到最大輸出電流Im時(shí)，與最大輸出電流Im相應(yīng)地，流過與輸出晶體管40以電 流鏡方式連接的檢測晶體管11的電流增多，流過NMOS晶體管12的電流也增多。流過與 NMOS晶體管12以電流鏡方式連接的NMOS晶體管21的電流也增多，流過PMOS晶體管22的 電流也增多。與PMOS晶體管22以電流鏡方式連接的PMOS晶體管23的導(dǎo)通電阻變低，輸 出晶體管40的柵/源間電壓變低，輸出晶體管40向截止變化。由此，流過的輸出電流Iout 不會(huì)比最大輸出電流Im更大，輸出電壓Vout變低。這里，由于流過匪OS晶體管21的電流 的作用，輸出晶體管40的柵/源間電壓變低，輸出晶體管40向截止變化，輸出電流Iout被 固定為最大輸出電流Im，因此，最大輸出電流Im是由流過NMOS晶體管21的電流決定的。輸出電壓Vout變低，并且變?yōu)橐?guī)定電壓Va以下。于是，NMOS晶體管31的柵/源 間電壓變?yōu)殚撝惦妷篤tn以上，NMOS晶體管31導(dǎo)通。于是，流過PMOS晶體管32的電流增 多，與PMOS晶體管32以電流鏡方式連接的PMOS晶體管33的導(dǎo)通電阻變低，輸出晶體管40 的柵/源間電壓進(jìn)一步變低，輸出晶體管40進(jìn)一步截止。由此，輸出電流Iout減少而變?yōu)?短路時(shí)輸出電流Is。該短路時(shí)輸出電流Is由流過NMOS晶體管31的電流決定。然后，輸出 電壓Vout變低而成為O伏。這里，由于流過NMOS晶體管31的電流的作用，輸出晶體管40 的柵/源間電壓變低，輸出晶體管40向截止變化，輸出電流Iout變?yōu)槎搪窌r(shí)輸出電流Is，因此，短路時(shí)輸出電流Is是由流過NMOS晶體管31的電流決定的。這樣，由于輸出晶體管40與檢測晶體管11以電流鏡方式連接，而且在其中流有流 過檢測晶體管11的電流的NMOS晶體管12、匪OS晶體管21以及NMOS晶體管31以電流鏡 方式連接，因此，即使消除了電阻的電阻值微調(diào)工序等，也能夠根據(jù)它們的電流鏡比，相對(duì) 于流過輸出晶體管40的輸出電流lout，準(zhǔn)確地設(shè)定流過NMOS晶體管21以及NMOS晶體管 31的電流。即，由于最大輸出電流Im以及短路時(shí)輸出電流Is分別由流過NMOS晶體管21 以及NMOS晶體管31的電流決定，因此，能夠相對(duì)于輸出電流lout，準(zhǔn)確地設(shè)定最大輸出電 流Im以及短路時(shí)輸出電流Is。另外，由于在控制電路20以及控制電路30中未設(shè)置電阻，因此不需要電阻的電阻 值的微調(diào)工序。因此，也就不需要該微調(diào)工序中使用的熔斷器，從而電壓調(diào)節(jié)器的面積變 小。此外，雖未圖示，但也可以變更為如下這樣的電路PM0S晶體管22和PMOS晶體管23不采用電流鏡連接的方式，而是對(duì)PMOS晶體管22的柵極施加使其工作在線性區(qū)的電壓。 PMOS晶體管32和PMOS晶體管33也是同樣。另外，在圖1中，NMOS晶體管31的背柵是與電壓調(diào)節(jié)器的輸出端子連接，不過，未 作圖示，NMOS晶體管31的背柵也可以與接地端子連接。這樣，NMOS晶體管31不容易導(dǎo)通， 與此對(duì)應(yīng)，圖2的波形需要略作調(diào)整。<第二實(shí)施方式>圖4是第二實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖1的不同點(diǎn)在于，刪除了 PMOS晶體管22而追加了 PMOS晶體管401、402和偏 置電流源403。作為連接方式，偏置電流源403的一端與接地端子連接，另一端與PMOS晶體 管401的漏極連接。PMOS晶體管401的柵極以及漏極與PMOS晶體管402的柵極連接，源 極與電源端子連接。PMOS晶體管402的漏極與PMOS晶體管23的柵極以及NMOS晶體管21 的漏極連接，源極與電源端子連接。接著對(duì)第二實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。當(dāng)輸出電壓Vout高于規(guī)定電壓時(shí)，分壓電壓Vfb高于基準(zhǔn)電壓Vref，放大器60的 輸出信號(hào)(輸出晶體管40的柵電壓)變高，輸出晶體管40向截止變化，輸出電壓Vout變 低。而當(dāng)輸出電壓Vout低于規(guī)定電壓時(shí)，進(jìn)行與上述相反的動(dòng)作，輸出電壓Vout變高。即， 輸出電壓Vout恒定。當(dāng)輸出電壓恒定時(shí)，由于偏置電流源403的作用，在PMOS晶體管401中流過電流。 PMOS晶體管401與PMOS晶體管402構(gòu)成電流鏡，因此在PMOS晶體管402中流過電流，節(jié)點(diǎn) 411成為接近電源電壓VDD的電壓。由于節(jié)點(diǎn)411為接近電源電壓VDD的電壓，因此PMOS 晶體管23處于截止?fàn)顟B(tài)。這里，當(dāng)電壓調(diào)節(jié)器的輸出端子與接地端子短接時(shí)，輸出電流Iout增加。當(dāng)輸出 電流Iout達(dá)到最大輸出電流Im時(shí)，與最大輸出電流Im相應(yīng)地，流過與輸出晶體管40以 電流鏡方式連接的檢測晶體管11的電流變多，流過NMOS晶體管12的電流也變多。于是， 流過與NMOS晶體管12以電流鏡方式連接的NMOS晶體管21的電流也變多。這里，當(dāng)流過 NMOS晶體管21的電流比流過PMOS晶體管402的電流多時(shí)，節(jié)點(diǎn)411的電壓從接近電源電 壓VDD的電壓向接近接地電壓VSS的電壓變化。當(dāng)節(jié)點(diǎn)411變?yōu)榻咏拥仉妷篤SS的電壓時(shí)，PMOS晶體管23導(dǎo)通，輸出晶體管40的柵/源間電壓變低。這樣，輸出晶體管40向截
止變化。輸出晶體管40與檢測晶體管11以電流鏡方式連接。而且，NMOS晶體管12與NMOS 晶體管21以電流鏡方式連接。因此，能夠根據(jù)它們的電流鏡比，相對(duì)于輸出電流lout，以準(zhǔn) 確的比例來設(shè)定流過NMOS晶體管21的電流。最大輸出電流Im由流過NMOS晶體管21的 電流和流過PMOS晶體管402的電流決定。因此，通過調(diào)節(jié)這兩個(gè)電流值，能夠容易地調(diào)節(jié) 最大輸出電流Im。如上所述，第二實(shí)施方式的電壓調(diào)節(jié)器能夠根據(jù)流過NMOS晶體管21的電流和流 過PMOS晶體管402的電流，容易地對(duì)最大輸出電流Im進(jìn)行設(shè)定和調(diào)節(jié)。
〈第三實(shí)施方式〉圖5是第三實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖1的不同點(diǎn)在于，刪除了 PMOS晶體管32、33以及NMOS晶體管12而追加了 NL晶體管501。作為連接方式，NL晶體管501的柵極和漏極與NMOS晶體管21的柵極以及 NMOS晶體管31的柵極連接，源極與接地端子連接。PMOS晶體管31的漏極與NMOS晶體管 21的漏極以及PMOS晶體管22的漏極和柵極連接，源極與輸出端子連接。接著對(duì)第三實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。NL晶體管是指閾值比NMOS 晶體管低的晶體管。當(dāng)輸出電壓Vout高于規(guī)定電壓時(shí)，分壓電壓Vfb高于基準(zhǔn)電壓Vref，放大器60的 輸出信號(hào)(輸出晶體管40的柵電壓)變高，輸出晶體管40向截止變化，輸出電壓Vout變 低。而當(dāng)輸出電壓Vout低于規(guī)定電壓時(shí)，進(jìn)行與上述相反的動(dòng)作，輸出電壓Vout變高。即， 輸出電壓Vout恒定。這里，當(dāng)電壓調(diào)節(jié)器的輸出端子與接地端子短接時(shí)，輸出電流Iout增加。當(dāng)輸出 電流Iout達(dá)到最大輸出電流Im時(shí)，與最大輸出電流Im相應(yīng)地，流過與輸出晶體管40以電 流鏡方式連接的檢測晶體管11的電流增多。于是，流過NL晶體管501的電流增多，流過以 電流鏡方式連接的NMOS晶體管21的電流也增多。當(dāng)在NMOS晶體管21中有電流流過時(shí)， 在PMOS晶體管22中也有電流流過，在以電流鏡方式連接的PMOS晶體管23中也有電流流 過。這樣，輸出晶體管40的柵/源間電壓變低，輸出晶體管40向截止變化。最大輸出電流 Im由流過NMOS晶體管21的電流決定。輸出電壓Vout變低而成為規(guī)定電壓Va以下。于是，NMOS晶體管31的柵/源間電 壓變?yōu)殚撝惦妷篤tn以上，NMOS晶體管31導(dǎo)通。然后，流過PMOS晶體管22的電流變多， 與PMOS晶體管22以電流鏡方式連接的PMOS晶體管23的導(dǎo)通電阻變低。這樣，輸出晶體 管40的柵/源間電壓進(jìn)一步變低，輸出晶體管40進(jìn)一步截止。當(dāng)輸出晶體管40進(jìn)一步截 止時(shí)，輸出電流Iout減少，被限制為短路時(shí)輸出電流Is。該短路時(shí)輸出電流Is可由流過 NMOS晶體管31的電流來決定。然后，輸出電壓Vout進(jìn)一步變低而變?yōu)镺伏。輸出晶體管40與檢測晶體管11以電流鏡方式連接。而且，NL晶體管501、NMOS 晶體管21以及NMOS晶體管31以電流鏡方式連接。因此，能夠根據(jù)它們的鏡像比，相對(duì)于 輸出電流lout，以準(zhǔn)確的比例對(duì)流過NMOS晶體管21以及NMOS晶體管31的電流進(jìn)行設(shè)定。 最大輸出電流Im以及短路時(shí)輸出電流Is由流過NMOS晶體管21以及NMOS晶體管31的電 流決定。因此，能夠相對(duì)于輸出電流lout，以準(zhǔn)確的比例對(duì)最大輸出電流Im以及短路輸出電流Is進(jìn)行設(shè)定。另外，由于刪除了 PMOS晶體管32、33，因此能夠進(jìn)一步減小電壓調(diào)節(jié)器的面積。NL晶體管501是為了防止在輸出電流Iout達(dá)到最大輸出電流Im之前輸出電壓降低而使用的。當(dāng)輸出端子與接地端子短路而使輸出電流Iout上升時(shí)，利用檢測晶體管11 來檢測電流，輸出晶體管40截止。此時(shí)，即使處于最大輸出電流Im以下，檢測晶體管11也 準(zhǔn)確地檢測出電流，從而使PMOS晶體管23中流過電流。因此，如圖7中的虛線所示，在達(dá) 到最大輸出電流Im之前，開始進(jìn)行使輸出晶體管40截止的動(dòng)作，從而導(dǎo)致輸出電壓降低。 為了防止這種情況，通過對(duì)NL晶體管501與NMOS晶體管21的閾值設(shè)置差值來使鏡像比發(fā) 生偏移，使得在最大輸出電流Im以下不進(jìn)行動(dòng)作。此外，未作圖示，NL晶體管501也可以采用NMOS晶體管。如上所述，第三實(shí)施方式的電壓調(diào)節(jié)器能夠根據(jù)流過NMOS晶體管21以及NMOS晶 體管31的電流來對(duì)最大輸出電流Im以及短路時(shí)輸出電流Is進(jìn)行設(shè)定和調(diào)節(jié)。另外，因?yàn)?減少了晶體管數(shù)量，因此能夠利用更小的面積來實(shí)現(xiàn)。〈第四實(shí)施方式〉圖6是第四實(shí)施方式的電壓調(diào)節(jié)器的電路圖。與圖1的不同點(diǎn)在于，刪除了 PMOS晶體管32、33而追加了 NMOS晶體管601。作為 連接方式，NMOS晶體管601的柵極以及漏極與NMOS晶體管21的源極連接，源極與接地端 子連接。接著，對(duì)第四實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說明。通過在NMOS晶體管21的源極追加NMOS晶體管601，能夠使NMOS晶體管12與NMOS 晶體管21之間的鏡像比發(fā)生偏移。通過使該鏡像比偏移，能夠防止在最大輸出電流Im以 下輸出電壓降低的情況。另外，由于未使用NL晶體管，因此能夠省略NL晶體管用的掩模及 工序，能夠削減制造成本。另外，未作圖示，為了使鏡像比進(jìn)一步偏移，NMOS晶體管12可采用NL晶體管。如上所述，第四實(shí)施方式的電壓調(diào)節(jié)器能夠根據(jù)流過NMOS晶體管21以及NMOS晶 體管31的電流來對(duì)最大輸出電流Im以及短路時(shí)輸出電流Is進(jìn)行設(shè)定和調(diào)節(jié)。另外，由于 是在未使用NL晶體管的情況下使NMOS晶體管12與NMOS晶體管21之間的鏡像比偏移，因 此能夠削減制造成本。
權(quán)利要求
一種電壓調(diào)節(jié)器，其從輸出端子輸出恒定的輸出電壓，該電壓調(diào)節(jié)器的特征在于，具有放大器，其對(duì)基準(zhǔn)電壓與基于上述輸出電壓的電壓進(jìn)行比較，對(duì)輸出晶體管的柵電壓進(jìn)行控制，使得上述輸出電壓恒定；上述輸出晶體管，其根據(jù)上述放大器的輸出信號(hào)以及電源電壓而輸出上述輸出電壓；檢測晶體管，其與上述輸出晶體管以電流鏡方式連接，檢測上述輸出晶體管的輸出電流；第一控制電路，其具有與第一晶體管以電流鏡方式連接的第二晶體管，在上述第一晶體管中流有流過上述檢測晶體管的電流，當(dāng)上述輸出電流達(dá)到最大輸出電流時(shí)，該第一控制電路以如下方式工作根據(jù)流過上述第二晶體管的電流而使上述輸出晶體管向截止變化；以及第二控制電路，其具有與上述第一晶體管以電流鏡方式連接的第五晶體管，當(dāng)上述輸出電流達(dá)到上述最大輸出電流且上述輸出電壓變?yōu)橐?guī)定電壓以下時(shí)，該第二控制電路以如下方式工作根據(jù)流過上述第五晶體管的電流而使上述輸出晶體管進(jìn)一步截止，使得上述輸出電流成為短路時(shí)輸出電流。
2.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)器，其特征在于， 上述第一控制電路具有上述第二晶體管，其源極與接地端子連接；第三晶體管，其設(shè)置在電源端子與上述第二晶體管之間，且采用正向二極管連接方式；以及第四晶體管，其與上述第三晶體管以電流鏡方式連接，上述第二控制電路具有上述第五晶體管，其源極與上述輸出端子連接；第六晶體管，其設(shè)置在上述電源端子與上述第五晶體管之間，且采用正向二極管連接 方式；以及第七晶體管，其與上述第六晶體管以電流鏡方式連接。
3.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)器，其特征在于， 上述第一控制電路具有上述第二晶體管，其源極與接地端子連接；第三晶體管，其設(shè)置在電源端子與上述第二晶體管之間，其柵極被施加了使其工作在 線性區(qū)的電壓；以及第四晶體管，其柵極與上述第三晶體管的漏極連接，上述第二控制電路具有上述第五晶體管，其源極與上述輸出端子連接；第六晶體管，其設(shè)置在上述電源端子與上述第五晶體管之間，其柵極被施加了使其工 作在線性區(qū)的電壓；以及第七晶體管，其柵極與上述第六晶體管的漏極連接。
4.根據(jù)權(quán)利要求1所述的電壓調(diào)節(jié)器，其特征在于， 上述第一控制電路具有偏置電流源；第八晶體管，其設(shè)置在電源端子與上述偏置電流源之間，且采用正向二極管連接方式；第九晶體管，其與上述第八晶體管以電流鏡方式連接； 上述第二晶體管，其源極與接地端子連接；以及 上述第四晶體管，其柵極與上述第九晶體管的漏極連接。
5.一種電壓調(diào)節(jié)器，其從輸出端子輸出恒定的輸出電壓，該電壓調(diào)節(jié)器的特征在于，具有放大器，其對(duì)基準(zhǔn)電壓與基于上述輸出電壓的電壓進(jìn)行比較，對(duì)輸出晶體管的柵電壓 進(jìn)行控制，使得上述輸出電壓恒定；上述輸出晶體管，其根據(jù)上述放大器的輸出信號(hào)以及電源電壓而輸出上述輸出電壓； 檢測晶體管，其與上述輸出晶體管以電流鏡方式連接，檢測上述輸出晶體管的輸出電流；第二晶體管，其與第一晶體管以電流鏡方式連接，在該第一晶體管中流有流過上述檢 測晶體管的電流；以及第一控制電路，其具有與上述第一晶體管以電流鏡方式連接的第五晶體管，當(dāng)上述輸 出電流達(dá)到最大輸出電流時(shí)，該第一控制電路以如下方式工作根據(jù)流過上述第二晶體管 的電流而使上述輸出晶體管向截止變化，當(dāng)上述輸出電流達(dá)到上述最大輸出電流且上述輸 出電壓變?yōu)橐?guī)定電壓以下時(shí)，該第一控制電路以如下方式工作根據(jù)流過上述第五晶體管 的電流而使上述輸出晶體管進(jìn)一步截止，使得上述輸出電流成為短路時(shí)輸出電流。
6.根據(jù)權(quán)利要求5所述的電壓調(diào)節(jié)器，其特征在于， 上述第一晶體管采用閾值低的晶體管。
7.根據(jù)權(quán)利要求5或6所述的電壓調(diào)節(jié)器，其特征在于，在接地端子與上述第二晶體管之間，具有采用了正向二極管連接方式的第十晶體管。
全文摘要
本發(fā)明提供電壓調(diào)節(jié)器，其能夠準(zhǔn)確地設(shè)定最大輸出電流以及短路輸出電流。作為決定過電流保護(hù)電路的最大輸出電流Im以及短路輸出電流Is的電流值的電路，具有如下的電路該電路不使用將電流轉(zhuǎn)換為電壓的電阻，而是使用鏡像出與輸出電流對(duì)應(yīng)的電流的電流鏡電路，從而用電流進(jìn)行控制。因此，能夠相對(duì)于輸出電流Iout，準(zhǔn)確地設(shè)定最大輸出電流Im以及短路時(shí)輸出電流Is。
文檔編號(hào)G05F1/56GK101813957SQ201010118220
公開日2010年8月25日 申請(qǐng)日期2010年2月23日 優(yōu)先權(quán)日2009年2月23日
發(fā)明者中下貴雄 申請(qǐng)人:精工電子有限公司