專利名稱：集成gpib控制器的usb接口io卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于GPIB控制器技術(shù)領(lǐng)域，特別涉及一種集成GPIB控制器的USB接 口 10 卡。
背景技術(shù)：
在工業(yè)控制領(lǐng)域，測試站被廣泛的應(yīng)用在電子產(chǎn)品的生產(chǎn)測試中。通常的測試站 包括一臺(tái)工業(yè)控制計(jì)算機(jī)，幾臺(tái)測試儀器，一套測試夾具，一塊適配板，和一塊10卡組成。 通常工業(yè)計(jì)算機(jī)上裝有一個(gè)GPIB控制器，通過GPIB總線控制測試儀器和10卡。為了記錄 每個(gè)被測產(chǎn)品的狀況，工業(yè)計(jì)算機(jī)上經(jīng)常還備有條碼掃描儀。測試儀器的測試電纜，通過適配板連接到被測設(shè)備。適配板通過繼電器控制被測 產(chǎn)品和測試設(shè)備的連接，而工業(yè)計(jì)算機(jī)通過10卡控制適配板上繼電器的開關(guān)。舊的設(shè)計(jì)GPIB控制器和10卡功能由兩塊卡實(shí)現(xiàn)。一個(gè)NI公司的GPIB控制器價(jià) 格約5000元，一塊ICS公司的GPIB接口 10卡價(jià)格約4000元，成本較高。測試軟件開發(fā)人 員需要同時(shí)針對兩個(gè)不同公司的控制卡開發(fā)不同的控制程序，軟件開發(fā)工作量也比較高。
發(fā)明內(nèi)容本實(shí)用新型主要目的是為了解決上述問題，提供一種成本低、且只需對一款控制 卡進(jìn)行軟件開發(fā)、開發(fā)工作量低的集成GPIB控制器的USB接口 10卡。為了達(dá)到上述目的，本實(shí)用新型提供的技術(shù)方案是一種集成GPIB控制器的USB 接口 10卡，其包括FPGA、存儲(chǔ)有PID號碼的EEPROM、GPIB接口、10接口、USB接口、電源和 兩片LD0 ；第一片LD0的輸入端與電源連接，輸出端分別與FPGA的供電端及第二片LD0的輸 入端連接；第二片LD0的輸出端與FPGA的核心電壓供電端連接；存儲(chǔ)有PID號碼的EEPR0M、 GPIB接口、10接口、USB接口分別與FPGA連接；存儲(chǔ)有PID號碼的EEPROM通過SPI總線與FPGA連接；電源為所有元件供電；第一片LD0的輸入電壓為電源電壓 ’第一片LD0的輸出電壓為FPGA的額定電壓及 第二片LD0的輸入電壓；第二片LD0的輸出電壓為FPGA的核心電壓；第一片LD0的輸出電壓為3. 3V ；第二片LD0的輸出電壓為1. 2V。本實(shí)用新型的FPGA是整個(gè)卡的核心，所有其它的外部接口都是由FPGA來控制，為 了給FPGA的3. 3V輸入、輸出電壓和1.2V核心電壓供電，本實(shí)用新型使用了兩片LD0電源芯 片，第一片電源芯片將5V電壓轉(zhuǎn)換為3. 3V電壓，第二片電源芯片將3. 3V電壓轉(zhuǎn)換為1. 2V 電壓；本實(shí)用新型的USB接口由FPGA控制，通過USB接口讀取工業(yè)計(jì)算機(jī)發(fā)送過來的命令 控制GPIB接口或10接口。本實(shí)用新型作為一個(gè)USB設(shè)備與工業(yè)計(jì)算機(jī)相連。USB設(shè)備的PID號碼存儲(chǔ)在一 片EEPR0M，由FPGA在加電時(shí)讀取PID號碼，工業(yè)計(jì)算機(jī)根據(jù)USB設(shè)備的PID號碼加載相應(yīng) 的驅(qū)動(dòng)程序。[0013]本實(shí)用新型的GPIB接口通過FPGA模擬GPIB時(shí)序，然后由GPIB總線收發(fā)芯片將 FPGA的接口電平轉(zhuǎn)化為5V TTL電平傳輸?shù)紾PIB總線，本實(shí)用新型是作為一個(gè)GPIB控制器 控制連接在GPIB總線上的測試設(shè)備，控制命令來自于USB接口。本實(shí)用新型的10接口通過FPGA的10管腳實(shí)現(xiàn)，經(jīng)總線收發(fā)器轉(zhuǎn)換為5V TTL信 號控制適配板上的繼電器?？偩€收發(fā)器同時(shí)還為FPGA提供總線隔離和ESD靜電保護(hù)。10 接口的控制命令同樣來自于USB接口

圖1 本實(shí)用新型的結(jié)構(gòu)示意圖。
具體實(shí)施方式
實(shí)施例如圖1所示，一種集成GPIB (通用接口總線)控制器的USB接口 10卡，其 包括FPGA(芯片)1、存儲(chǔ)有PID號碼的EEPR0M(電可擦寫可編程只讀存儲(chǔ)器)2、GPIB接口 3、10接口 4、USB接口 5、電源6和兩片LD0(電源芯片)；第一片LD0 7的輸入端與電源6 連接，輸出端分別與FPGA 1的供電端及第二片LD0 8的輸入端連接；第二片LD0 8的輸出 端與FPGA 1的核心電壓供電端連接；存儲(chǔ)有PID號碼的EEPROM 2、GPIB接口 3、10接口 4、 USB接口 5分別與FPGA 1連接；存儲(chǔ)有PID號碼的EEPROM 2通過SPI總線9與FPGA 1連接；電源6為所有元件供電；第一片LD0 7的輸入電壓為電源電壓；第一片LD0 7的輸出電壓為FPGA 1的額定 電壓及第二片LD0 8的輸入電壓；第二片LD0 8的輸出電壓為FPGA 1的核心電壓。FPGA 1是整個(gè)卡的核心，所有其它的外部接口都是由FPGA 1來控制。 本實(shí)施例的電源6直接采用來自于USB接口提供的5V電源，為了給FPGA 1 (本實(shí) 施例用的型號為XC3S50AN-4TQG144C)的3. 3V輸入、輸出電壓和1. 2V核心電壓供電，使用 了兩片LD0電源芯片，第一片LD0 7將5V電壓轉(zhuǎn)換為3. 3V電壓，第二片LD0 8將3. 3V電 壓轉(zhuǎn)換為1.2V電壓。本實(shí)施例的USB接口 5部分使用專門的USB接口芯片實(shí)現(xiàn)，USB接口芯片由FPGA 1控制，通過USB接口 5讀取工業(yè)計(jì)算機(jī)發(fā)送過來的命令控制GPIB接口 3或10接口 4，整 個(gè)卡作為一個(gè)USB設(shè)備與工業(yè)計(jì)算機(jī)相連。USB設(shè)備的PID號碼存儲(chǔ)在一片EEPROM 2，由 FPGA 1在加電時(shí)讀取PID號碼，工業(yè)計(jì)算機(jī)根據(jù)USB設(shè)備的PID號碼加載相應(yīng)的驅(qū)動(dòng)程序。本實(shí)施例中的EEPROM為一片Atmel公司的AT93C46。它存儲(chǔ)USB設(shè)備的PID，通 過SPI總線9與FPGA 1通信。本實(shí)施例的GPIB接口 3通過FPGA 1模擬GPIB時(shí)序，然后由TI公司的GPIB總線 收發(fā)芯片SN75160和SN75162將FPGA 1的接口電平轉(zhuǎn)化為5V TTL電平傳輸?shù)紾PIB總線， 控制命令來自于USB接口 5。本實(shí)施例的10接口 4通過FPGA 1的10管腳實(shí)現(xiàn)，經(jīng)總線收發(fā)器轉(zhuǎn)換為5V TTL 信號控制適配板上的繼電器。總線收發(fā)器同時(shí)還為FPGA 1提供總線隔離和ESD靜電保護(hù)， 10接口 4的控制命令同樣來自于USB接口 5。
權(quán)利要求一種集成GPIB控制器的USB接口IO卡，其特征在于其包括FPGA、存儲(chǔ)有PID號碼的EEPROM、GPIB接口、IO接口、USB接口、電源和兩片LDO；所述的第一片LDO的輸入端與電源連接，輸出端分別與所述的FPGA的供電端及所述的第二片LDO的輸入端連接；所述的第二片LDO的輸出端與所述的FPGA的核心電壓供電端連接；所述的存儲(chǔ)有PID號碼的EEPROM、GPIB接口、IO接口、USB接口分別與所述的FPGA連接。
2.根據(jù)權(quán)利要求1所述的集成GPIB控制器的USB接口10卡，其特征在于所述的存 儲(chǔ)有PID號碼的EEPROM通過SPI總線與所述的FPGA連接。
3.根據(jù)權(quán)利要求1所述的集成GPIB控制器的USB接口10卡，其特征在于所述的電 源為所有元件供電。
4.根據(jù)權(quán)利要求1或3所述的集成GPIB控制器的USB接口10卡，其特征在于所述 的第一片LD0的輸入電壓為電源電壓；所述的第一片LD0的輸出電壓為所述的FPGA的額定 電壓及所述的第二片LD0的輸入電壓；所述的第二片LD0的輸出電壓為所述的FPGA的核心 電壓。
5.根據(jù)權(quán)利要求4所述的集成GPIB控制器的USB接口10卡，其特征在于所述的第 一片LD0的輸出電壓為3. 3V ；所述的第二片LD0的輸出電壓為1. 2V。
專利摘要本實(shí)用新型提供了一種集成GPIB控制器的USB接口IO卡，其包括FPGA、存儲(chǔ)有PID號碼的EEPROM、GPIB接口、IO接口、USB接口、電源和兩片LDO；第一片LDO的輸入端與電源連接，輸出端分別與FPGA的供電端及第二片LDO的輸入端連接；第二片LDO的輸出端與FPGA的核心電壓供電端連接；存儲(chǔ)有PID號碼的EEPROM、GPIB接口、IO接口、USB接口分別與FPGA連接，本實(shí)用新型不僅成本低、且只需對一款控制卡進(jìn)行軟件開發(fā)、開發(fā)工作量低。
文檔編號G05B23/02GK201616025SQ20092011069
公開日2010年10月27日 申請日期2009年8月11日 優(yōu)先權(quán)日2009年8月11日
發(fā)明者王非 申請人:新拓尼克(北京)科技研發(fā)中心有限公司