一種基于arm9的車載導(dǎo)航終端gps導(dǎo)航儀的制作方法
【專利摘要】一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，它包括CPU設(shè)計(jì)板塊、存儲(chǔ)器系統(tǒng)、接口電路設(shè)計(jì)板塊以及電源管理模塊，所述存儲(chǔ)器系統(tǒng)包括兩片HY57V561620BT?H并聯(lián)構(gòu)建32位的SDRAM存儲(chǔ)器，兩片HY57V561620BT?H包括一片高16位芯片以及一片低16為芯片。本實(shí)用新型能解決現(xiàn)有車載導(dǎo)航系統(tǒng)存在的存儲(chǔ)器系統(tǒng)無(wú)法滿足嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的功能運(yùn)行要求的問(wèn)題。
【專利說(shuō)明】
一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種導(dǎo)航儀，具體涉及一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀。
【背景技術(shù)】
[0002]現(xiàn)有車載導(dǎo)航系統(tǒng)主要存在以下問(wèn)題:其一，由于整個(gè)系統(tǒng)的信息需求和大量數(shù)據(jù)的采集，目前大多數(shù)系統(tǒng)采用32位的SDRAM存儲(chǔ)器，無(wú)法滿足嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的功能運(yùn)行要求，而且外部環(huán)境的時(shí)刻變化會(huì)對(duì)采集的數(shù)字電壓信號(hào)產(chǎn)生干擾，需要對(duì)其進(jìn)行穩(wěn)定控制;其二，由于GPS模塊的供電電路不是很穩(wěn)定且存在接口電路對(duì)數(shù)字信號(hào)(電壓)變化的遲滯現(xiàn)象，從而導(dǎo)致天線不能夠完整接收信號(hào)，網(wǎng)絡(luò)信號(hào)弱和諧波干擾都會(huì)對(duì)定位有影響，無(wú)法保證定位精度高，從而引起了導(dǎo)航的誤差，反應(yīng)速度慢等不良因素。因此，車載導(dǎo)航系統(tǒng)還不成熟，實(shí)時(shí)交通信息發(fā)布和完善的導(dǎo)航電子地圖的提供與更新機(jī)制都缺乏實(shí)際解決方案和途徑。
[0003]申請(qǐng)公布號(hào)為CN103121436 A的中國(guó)專利公開(kāi)了一種汽車導(dǎo)航監(jiān)控系統(tǒng)，該類系統(tǒng)包括有ARM主控芯片，ARM主控芯片分別連接有GPS模塊、GPRS模塊、監(jiān)控顯示模塊、報(bào)警模塊和指紋門(mén)禁模塊，該類系統(tǒng)普遍存在上述缺陷。

【發(fā)明內(nèi)容】

[0004]本實(shí)用新型所要解決的技術(shù)問(wèn)題是針對(duì)上述現(xiàn)有技術(shù)的不足，而提供的一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，它能解決現(xiàn)有車載導(dǎo)航系統(tǒng)存在的存儲(chǔ)器系統(tǒng)無(wú)法滿足嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的功能運(yùn)行要求的問(wèn)題。
[0005]實(shí)用新型的目的是這樣實(shí)現(xiàn)的:
[0006]—種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，它包括CPU設(shè)計(jì)板塊、存儲(chǔ)器系統(tǒng)、接口電路設(shè)計(jì)板塊以及電源管理模塊，所述存儲(chǔ)器系統(tǒng)包括兩片HY57V561620BT-H并聯(lián)構(gòu)建32位的SDRAM存儲(chǔ)器，兩片HY57V561620BT-H包括一片高16位芯片以及一片低16為芯片。
[0007]上述兩片HY57V561620BT-H作為一個(gè)整體配置到DRAM/SDRAM，CPU設(shè)計(jì)板塊包括型號(hào)為S3C2410A的芯片，兩片HY57V561620BT-H的時(shí)鐘CLK端接S3C2410A的SCLKO端；兩片HY57V561620Err-H 的時(shí)鐘使能端 CKE 接 S3C2410A 的 SCKE 端:兩片 HY57V561620BT-H 的行地址鎖存RAS、列地址鎖存CAS、寫(xiě)使能WE端分別接S3C2410A的NSRAS端、NSCAS端、NSWE端；HY57V561620-H 的地址總線 All — AO 接 S3C2410A 的地址總線 ADDR11-ADDR0;HY57V641620 的組地址選擇BS0，BS1接S3C2410A的地址總線ADDR13、ADDR14;高16位片的數(shù)據(jù)總線DQ15—DQO接S3C2410A的數(shù)據(jù)總線的高16位:DATA31 — DATA16，低16位片的數(shù)據(jù)總線DQ15—DQO接S3C2410A的數(shù)據(jù)總線的低16位:DATA16—DATA0;高16位片的數(shù)據(jù)I/O屏蔽UDQM，LDQM分別接S3C2410 的 nWBE3、nWBE2，低 16 位片的數(shù)據(jù) I/O 屏蔽 UDQM，LDQM 分別接 SS3C2410A 的 Nwbel、NwbeO0
[0008]上述高16位的HY57V561620BT-H芯片的引腳19上并聯(lián)電阻R601，電阻R601另一端輸出為VDD33。
[0009]上述CPU設(shè)計(jì)板塊包括型號(hào)為Falcom的JP7GPS模塊。
[0010]本實(shí)用新型能帶來(lái)以下技術(shù)效果:
[0011]I)所述一種基于ARM9新型高精度存儲(chǔ)與供電穩(wěn)定的高端車載GPS導(dǎo)航儀硬件設(shè)計(jì)，微處理器具有刷新控制邏輯，S3C2410A在片內(nèi)具有獨(dú)立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。
[0012]2)所述一種基于ARM9新型高精度存儲(chǔ)與供電穩(wěn)定的高端車載GPS導(dǎo)航儀硬件設(shè)計(jì)，系統(tǒng)選用兩片同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器器件并聯(lián)構(gòu)建32位存儲(chǔ)器系統(tǒng)，可滿足嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的功能運(yùn)行要求。
[0013]3)所述一種基于ARM9新型高精度存儲(chǔ)與供電穩(wěn)定的高端車載GPS導(dǎo)航儀硬件設(shè)計(jì)，VDD33可為GPS芯片相應(yīng)引腳提供信號(hào)電壓，為了防止其他電壓信號(hào)的干擾，每個(gè)輸出并聯(lián)六個(gè)濾波電容進(jìn)行濾波穩(wěn)定，大大保證了數(shù)字信號(hào)的準(zhǔn)確性和最小誤差。
[0014]4)所述一種基于ARM9新型高精度存儲(chǔ)與供電穩(wěn)定的高端車載GPS導(dǎo)航儀硬件設(shè)計(jì)，GPS模塊接口電路經(jīng)過(guò)實(shí)時(shí)測(cè)試和改進(jìn)，采用差分定位，能為用戶提供連續(xù)、實(shí)時(shí)的三維位置，三維速度和精密時(shí)間。
[0015]5)所述一種基于ARM9新型高精度存儲(chǔ)與供電穩(wěn)定的高端車載GPS導(dǎo)航儀硬件設(shè)計(jì)，具有穩(wěn)定可靠的供電電源電路，該電路輸出電壓精確、輸出紋波小、電路簡(jiǎn)單可靠，同時(shí)具備工作產(chǎn)生的噪聲低、反應(yīng)速度快等特點(diǎn)。
[0016]6)所述一種基于ARM9新型高精度存儲(chǔ)與供電穩(wěn)定的高端車載GPS導(dǎo)航儀硬件設(shè)計(jì)，電源管理的接口電路設(shè)計(jì)可與GPS模塊電路的電源部分進(jìn)行聯(lián)合設(shè)計(jì)，不僅減少了芯片體積，而且充分調(diào)用了引腳的多方面使用。
【附圖說(shuō)明】
[0017]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明:
[0018]圖1為本為SDRAM與CPU芯片連接圖；
[0019]圖2為GPS模塊接口電路圖；
[0020]圖3為GPS模塊供電電源圖；
[0021 ]圖4為現(xiàn)有技術(shù)中GPS導(dǎo)航儀的系統(tǒng)框圖。
【具體實(shí)施方式】
[0022]如圖1至圖3所示基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，它包括CPU設(shè)計(jì)板塊、存儲(chǔ)器系統(tǒng)、接口電路設(shè)計(jì)板塊以及電源管理模塊，其特征在于:所述存儲(chǔ)器系統(tǒng)包括兩片HY57V561620BT-H并聯(lián)構(gòu)建32位的SDRAM存儲(chǔ)器，兩片HY57V561620BT-H包括一片高16位芯片以及一片低16為芯片。
[0023]所述兩片HY57V561620BT-H作為一個(gè)整體配置到DRAM/SDRAM，CPU設(shè)計(jì)板塊包括型號(hào)為S3C2410A的芯片，兩片HY57V561620BT-H的時(shí)鐘CLK端接S3C2410A的SCLKO端；兩片HY57V561620Err-H 的時(shí)鐘使能端 CKE 接 S3C2410A 的 SCKE 端:兩片 HY57V561620BT-H 的行地址鎖存RAS、列地址鎖存CAS、寫(xiě)使能WE端分別接S3C2410A的NSRAS端、NSCAS端、NSWE端；HY57V561620-H 的地址總線 All — AO 接 S3C2410A 的地址總線 ADDR11-ADDR0;HY57V641620 的組地址選擇BS0，BS1接S3C2410A的地址總線ADDR13、ADDR14;高16位片的數(shù)據(jù)總線DQ15—DQO接S3C2410A的數(shù)據(jù)總線的高16位:DATA31 — DATA16，低16位片的數(shù)據(jù)總線DQ15—DQO接S3C2410A的數(shù)據(jù)總線的低16位:DATA16—DATA0;高16位片的數(shù)據(jù)I/O屏蔽UDQM，LDQM分別接S3C2410 的 nWBE3、nWBE2，低 16 位片的數(shù)據(jù) I/O 屏蔽 UDQM，LDQM 分別接 SS3C2410A 的 Nwbel、NwbeO0
[0024]所述高16位的HY57V561620BT-H芯片的引腳19上并聯(lián)電阻R601，電阻R601另一端輸出為VDD33。
[0025]各個(gè)引腳對(duì)應(yīng)與CPU的I/O連線，第一片芯片的輸出引腳19上并聯(lián)電阻R601，目的是為了保護(hù)輸入引腳的電壓不會(huì)過(guò)高而破壞芯片。所述電阻R601另一端輸出為VDD33。所述VDD33為GPS芯片相應(yīng)引腳提供信號(hào)電壓，為了防止其他電壓信號(hào)的干擾，每個(gè)輸出的VDD33需要并聯(lián)六個(gè)濾波電容進(jìn)行濾波穩(wěn)定，大大保證了數(shù)字信號(hào)的準(zhǔn)確性和最小誤差，共12個(gè)濾波電容。所述濾波電容C601至C612的另一端直接接地且電氣參數(shù)均相同。
[0026]所述的一種基于ARM9新型高精度存儲(chǔ)與供電穩(wěn)定的高端車載GPS導(dǎo)航儀硬件設(shè)計(jì)的GPS導(dǎo)航儀模塊硬件電路通過(guò)實(shí)時(shí)電路實(shí)驗(yàn)測(cè)試，GPS模塊用于接收GPS衛(wèi)星信號(hào)，并計(jì)算出車載終端目前所在位置。本系統(tǒng)采用的是Falcom的JP7GPS模塊，JP7模塊是由SiRFstarII芯片集和GPS內(nèi)核組成，GPS內(nèi)核包括:獲取加速器、DGPS處理器、多路轉(zhuǎn)移硬件及衛(wèi)星跟蹤器等。GPS模塊通過(guò)串行口向CPU發(fā)送定位坐標(biāo)，主控制器也可以向GPS模塊發(fā)送設(shè)置命令，以控制GPS模塊的狀態(tài)和工作方式。GPS模塊需要配備專門(mén)的GPS天線接收GPS衛(wèi)星信號(hào)。一般在比較開(kāi)闊的地區(qū)，需接收到三顆以上的GPS衛(wèi)星信號(hào)才能進(jìn)行準(zhǔn)確定位。在移動(dòng)終端系統(tǒng)中，把天線放置在車頂可以有比較好的定位效果。所述JP7的接口電路如圖2所示，JP7芯片的I引腳通過(guò)并聯(lián)電阻C3和電感LI，所述電感LI的另一端與電容C4相連，所述C3和C4的另一端接地且與天線相連，確保天線的信號(hào)完整接收，減少干擾，這樣可以有比較好的定位效果。所述開(kāi)7芯片引腳7、引腳16、引腳25、引腳27、引腳30、引腳31接電阻1?1、1?2、1?3、1?4、1?5、R6，阻值均相同。所述JP7芯片引腳32、引腳34分別接濾波電容Cl和C2，所述電容Cl和C2另一端直接接地。如圖3所示，所述GPS模塊具有穩(wěn)定可靠的供電電源電路，所述VDD33由外接電路構(gòu)成，一端連接發(fā)光二極管LED(GPS_RUN)，當(dāng)芯片正常供電時(shí)，LED亮，表示GPS正常供電。所述的LED(GPS_RUN)另一端通過(guò)R7連接三極管Ql的第一引腳，所述Ql的第二引腳端并聯(lián)電阻R8和R9，所述R8的另一端連接到JP7的輸入信號(hào)GPS_TXD輸入端，所述Ql第三引腳端和R9的另一端直接接地，保證定位精度高，采用差分定位，精度可達(dá)厘米級(jí)和毫米級(jí)。所述VDD33通過(guò)外接電路為VDD44提供信號(hào)電壓源，第一線路連接發(fā)光二極管LED(POWER)，燈亮表示電源功能正常工作。所述發(fā)光二極管LED另一端接電阻R10，所述RlO另一端直接接地。第二線路連接一個(gè)二極管D1，所述Dl另一端連接VDD44，可以實(shí)施信號(hào)電壓?jiǎn)蜗驅(qū)ǎＷo(hù)芯片;第三線路為并聯(lián)的兩個(gè)濾波電容C5和C6組成，最后兩電容另一端一起直接接地，該供電電源電路輸出電壓精確、輸出紋波小、電路簡(jiǎn)單可靠，同時(shí)具備工作產(chǎn)生的噪聲低、反應(yīng)速度快等特點(diǎn)。
[0027]另外，可選的，公開(kāi)號(hào)為CN1854750A的中國(guó)專利公開(kāi)了一種自動(dòng)執(zhí)行導(dǎo)航軟件的方法，該方法可以用于燒入本申請(qǐng)中的GPS內(nèi)核中。
[0028]采用上述結(jié)構(gòu)，使用時(shí)，微處理器具有刷新控制邏輯，S3C2410A在片內(nèi)具有獨(dú)立的SDRAM刷新控制邏輯，可方便地與SDRAM接口，系統(tǒng)選用兩片同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器器件并聯(lián)構(gòu)建32位存儲(chǔ)器系統(tǒng)，可滿足嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的功能運(yùn)行要求。
【主權(quán)項(xiàng)】
1.一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，它包括CPU設(shè)計(jì)板塊、存儲(chǔ)器系統(tǒng)、接口電路設(shè)計(jì)板塊以及電源管理模塊，其特征在于:所述存儲(chǔ)器系統(tǒng)包括兩片HY57V561620BT-H并聯(lián)構(gòu)建32位的SDRAM存儲(chǔ)器，兩片HY57V561620BT-H包括一片高16位芯片以及一片低16為芯片。2.根據(jù)權(quán)利要求1所述的一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，其特征在于:所述兩片HY57V561620BT-H作為一個(gè)整體配置到DRAM/SDRAM，CPU設(shè)計(jì)板塊包括型號(hào)為S3C2410A的芯片，兩片 HY57V561620BT-H 的時(shí)鐘 CLK 端接 S3C2410A 的 SCLKO 端；兩片 HY57V561620Err-H的時(shí)鐘使能端CKE接S3C2410A的SCKE端:兩片HY57V561620BT-H的行地址鎖存RAS、列地址鎖存CAS、寫(xiě)使能WE端分別接S3C2410A的NSRAS端、NSCAS端、NSWE端;HY57V561620-H的地址總線八11一40接530241(^的地址總線4001?11-400肋；!^57￥641620的組地址選擇850，851接S3C2410A的地址總線ADDR13、ADDR14;高16位片的數(shù)據(jù)總線DQ15—DQO接S3C2410A的數(shù)據(jù)總線的高16位:DATA31 — DATA16，低16位片的數(shù)據(jù)總線DQ15—DQO接S3C2410A的數(shù)據(jù)總線的低16 位:DATA16—DATA0;高 16 位片的數(shù)據(jù) I/O 屏蔽 UDQM，LDQM 分別接 S3C2410 的 nWBE3、nWBE2，低16位片的數(shù)據(jù)I/O屏蔽UDQM，LDQM分別接SS3C2410A的Nwbel、NwbeO。3.根據(jù)權(quán)利要求2所述的一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，其特征在于:所述高16位的HY57V561620BT-H芯片的引腳19上并聯(lián)電阻R601，電阻R601另一端輸出為VDD33。4.根據(jù)權(quán)利要求1所述的一種基于ARM9的車載導(dǎo)航終端GPS導(dǎo)航儀，其特征在于:所述CHJ設(shè)計(jì)板塊包括型號(hào)為Falcom的JP7 GPS模塊。
【文檔編號(hào)】G01S19/39GK205664839SQ201620536430
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年6月3日
【發(fā)明人】王毅, 吳成明, 程維, 范聲海, 袁泉, 陳逸馨, 陳代才
【申請(qǐng)人】三峽大學(xué)