本發(fā)明涉及高速數(shù)據(jù)采集及信號(hào)預(yù)處理技術(shù)領(lǐng)域，具體涉及一種以FPGA為開(kāi)發(fā)平臺(tái)的高速并行信號(hào)處理系統(tǒng)及其處理方法。

背景技術(shù)：

對(duì)現(xiàn)有技術(shù)進(jìn)行了國(guó)內(nèi)外數(shù)據(jù)庫(kù)的檢索，授權(quán)專(zhuān)利CN105279136A“基于多核DSP多路信號(hào)的實(shí)時(shí)并行頻域分析方法與系統(tǒng)”，公開(kāi)日期2016年1月27日，介紹了以多核DSP為平臺(tái)實(shí)現(xiàn)多路信號(hào)的實(shí)時(shí)并行處理方法，該方法能夠?qū)崿F(xiàn)信號(hào)的并行處理，但是在信號(hào)帶寬需求增大的情況下，需要更多的DSP核，而DSP成本高，并且單個(gè)核仍然為串行工作方式，在高速率大帶寬條件下不能滿足需求，低于本發(fā)明所能達(dá)到的范圍；

對(duì)現(xiàn)有技術(shù)進(jìn)行了國(guó)內(nèi)外數(shù)據(jù)庫(kù)的檢索，授權(quán)專(zhuān)利CN105048966A“一種千兆赫茲高速采樣信號(hào)的多相數(shù)字下變頻方法”，公開(kāi)日期2015年11月11日，介紹了高速采樣信號(hào)多相分解為多個(gè)低采樣率的子信號(hào)序列，再進(jìn)行正交混頻和多相濾波處理的方法，該方法降低了高速采樣信號(hào)正交數(shù)字下變頻處理的復(fù)雜度。但對(duì)高速采樣信號(hào)進(jìn)行多相分解時(shí)，需要較為復(fù)雜的控制邏輯，并且該方法更適用于高倍抽取需求，而對(duì)普通正交采樣的2倍抽取，其多相分解只分成2組，復(fù)雜效用改善并不明顯。

對(duì)現(xiàn)有技術(shù)進(jìn)行了國(guó)內(nèi)外數(shù)據(jù)庫(kù)的檢索，授權(quán)專(zhuān)利CN104954061A“一種高速采樣低速處理系統(tǒng)及方法”，公開(kāi)日期2015年09月30日，介紹了高速采樣速率轉(zhuǎn)換為低速采樣速率，并且運(yùn)用了特定正交混頻機(jī)理，使得信號(hào)的采樣數(shù)率降低一半，達(dá)到降低信號(hào)速率的目的。但該方法的采樣速度最高只能達(dá)到200MHz，高于此頻率時(shí)會(huì)給處理帶來(lái)壓力，并無(wú)并行處理等解決措施。

以上方法在高達(dá)GHz采樣及后續(xù)信號(hào)處理方法上都存在不足部分，需要一種高達(dá)GHz采樣、并有合適的接收裝置來(lái)實(shí)時(shí)處理大量的采樣數(shù)據(jù)，同時(shí)不會(huì)給硬件平臺(tái)帶來(lái)更多成本及復(fù)雜程度。

為了獲得高的距離分辨率和作用距離，高分辨雷達(dá)面臨著大帶寬信號(hào)采集和實(shí)時(shí)處理問(wèn)題。隨著信號(hào)時(shí)寬帶寬積的提高，對(duì)采樣頻率和信號(hào)處理速度提出了較高的要求，運(yùn)算量及資源需求隨之增加，傳統(tǒng)的結(jié)構(gòu)很難進(jìn)行實(shí)時(shí)處理，已經(jīng)不能滿足當(dāng)下需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種高速并行信號(hào)處理系統(tǒng)及其處理方法，實(shí)現(xiàn)了大時(shí)寬帶寬信號(hào)的高精度、高速率采樣，實(shí)現(xiàn)了對(duì)高速、大量數(shù)據(jù)的并行處理。

為實(shí)現(xiàn)上述目的，本發(fā)明提供一種高速并行信號(hào)處理系統(tǒng)，其特點(diǎn)是，該系統(tǒng)包含：

高速并行采樣模塊，其接收并采樣回波信號(hào)；

降采樣免混頻優(yōu)化模塊，其接收高速并行采樣模塊采樣的回波信號(hào)，對(duì)回波信號(hào)進(jìn)行降采樣和正交混頻獲取采樣信號(hào)；

多相濾波優(yōu)化模塊，其接收降采樣免混頻優(yōu)化模塊輸出的采樣信號(hào)，抽取為奇、偶兩組，分別進(jìn)行濾波后進(jìn)行點(diǎn)對(duì)點(diǎn)相加；

頻域分塊并行脈沖壓縮模塊，其接收多相濾波優(yōu)化模塊處理后的采樣信號(hào)，先對(duì)信號(hào)進(jìn)行分塊，再并行進(jìn)行快速傅里葉變換和復(fù)乘處理后點(diǎn)對(duì)點(diǎn)相加，最后進(jìn)行離散傅里葉逆變換，完成分塊并行脈沖壓縮。

上述的降采樣免混頻優(yōu)化模塊包含：

數(shù)據(jù)合并模塊，其輸入端連接高速并行采樣模塊，接收采樣的回波信號(hào)進(jìn)行數(shù)據(jù)合并；

正交混頻模塊，其輸入端連接數(shù)據(jù)合并模塊，對(duì)數(shù)據(jù)合并后得到的采樣信號(hào)進(jìn)行正交混頻；

兩倍降采樣模塊，其輸入端連接正交混頻模塊，對(duì)完成正交混頻的采樣信號(hào)進(jìn)行兩倍降采樣。

上述的多相濾波優(yōu)化模塊包含：

數(shù)據(jù)分組模塊，其輸入端接收降采樣免混頻優(yōu)化模塊的輸出，對(duì)經(jīng)過(guò)降采樣免混頻優(yōu)化模塊處理的采樣信號(hào)進(jìn)行數(shù)據(jù)分塊，分為奇、偶兩組；

并行FIR濾波模塊，其輸入端連接數(shù)據(jù)分組模塊，并行對(duì)數(shù)據(jù)分塊得的兩組采樣信號(hào)進(jìn)行FIR濾波；

第一點(diǎn)對(duì)點(diǎn)相加模塊，其輸入端連接并行FIR濾波模塊，對(duì)經(jīng)過(guò)濾波的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加。

上述的頻域分塊并行脈沖壓縮模塊包含：

數(shù)據(jù)分塊模塊，其輸入端接收多相濾波優(yōu)化模塊的輸出，將多相濾波優(yōu)化模塊輸出的采樣信號(hào)分塊成兩組；

并行快速傅里葉變換模塊，其接收數(shù)據(jù)分塊模塊分塊的兩組采樣信號(hào)，并行進(jìn)行快速傅里葉變換；

并行復(fù)乘模塊，其接收并行快速傅里葉變換模塊的輸出，并行對(duì)兩組采樣信號(hào)進(jìn)行復(fù)乘；

第二點(diǎn)對(duì)點(diǎn)相加模塊，其接收并行復(fù)乘模塊的輸出，對(duì)分塊的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加；

離散傅里葉逆變換模塊，其接收第二點(diǎn)對(duì)點(diǎn)相加模塊的輸出，對(duì)相加后的采樣信號(hào)進(jìn)行離散傅里葉逆變換。

上述的高速并行采樣模塊采用ADC采樣芯片。

上述的降采樣免混頻優(yōu)化模塊、多相濾波優(yōu)化模塊和頻域分塊并行脈沖壓縮模塊組合于FPGA處理芯片。

一種上述的高速并行信號(hào)處理系統(tǒng)的處理方法，其特點(diǎn)是，該處理方法包含：

高速并行采樣模塊高速采樣回波信號(hào)；

降采樣免混頻優(yōu)化模塊對(duì)回波信號(hào)進(jìn)行數(shù)據(jù)合并、正交混頻和降采樣處理，獲取采樣信號(hào)；

多相濾波優(yōu)化模塊對(duì)采樣信號(hào)進(jìn)行數(shù)據(jù)分塊，分為奇、偶兩組，并行進(jìn)行FIR濾波后點(diǎn)對(duì)點(diǎn)相加；

頻域分塊并行脈沖壓縮模塊先對(duì)多相濾波后的信號(hào)進(jìn)行分塊成兩組，兩組采樣信號(hào)并行進(jìn)行快速傅里葉變換和復(fù)乘處理后點(diǎn)對(duì)點(diǎn)相加，最后進(jìn)行離散傅里葉逆變換，完成分塊并行脈沖壓縮。

上述降采樣免混頻優(yōu)化模塊對(duì)回波信號(hào)的處理方法包含：

數(shù)據(jù)合并模塊接收高速并行采樣模塊采樣的回波信號(hào)進(jìn)行數(shù)據(jù)合并；

正交混頻模塊對(duì)數(shù)據(jù)合并模塊數(shù)據(jù)合并后得到的采樣信號(hào)進(jìn)行正交混頻；

兩倍降采樣模塊對(duì)完成正交混頻的采樣信號(hào)進(jìn)行兩倍降采樣。

上述多相濾波優(yōu)化模塊對(duì)采樣信號(hào)的處理方法包含：

數(shù)據(jù)分組模塊對(duì)經(jīng)過(guò)降采樣免混頻優(yōu)化模塊處理的采樣信號(hào)進(jìn)行數(shù)據(jù)分塊，分為奇、偶兩組；

并行FIR濾波模塊對(duì)數(shù)據(jù)分塊得到的兩組采樣信號(hào)并行進(jìn)行FIR濾波；

第一點(diǎn)對(duì)點(diǎn)相加模塊對(duì)經(jīng)過(guò)FIR濾波的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加。

上述頻域分塊并行脈沖壓縮模塊對(duì)采樣信號(hào)的處理方法包含：

數(shù)據(jù)分塊模塊接收多相濾波優(yōu)化模塊輸出的采樣信號(hào)，對(duì)采樣信號(hào)進(jìn)行分塊分成兩組；

并行快速傅里葉變換模塊對(duì)兩組采樣信號(hào)并行進(jìn)行快速傅里葉變換；

并行復(fù)乘模塊并行對(duì)兩組采樣信號(hào)進(jìn)行復(fù)乘：

第二點(diǎn)對(duì)點(diǎn)相加模塊對(duì)分塊的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加；

離散傅里葉逆變換模塊對(duì)相加后的采樣信號(hào)進(jìn)行離散傅里葉逆變換。

本發(fā)明高速并行信號(hào)處理系統(tǒng)及其處理方法和現(xiàn)有技術(shù)相比，其優(yōu)點(diǎn)在于，本發(fā)明通過(guò)對(duì)ADC采樣芯片及信號(hào)處理FPGA芯片的選型，搭建信號(hào)并行采樣模式，對(duì)信號(hào)進(jìn)行并行采樣，實(shí)現(xiàn)了大時(shí)寬帶寬信號(hào)的高精度、高速率采樣；

本發(fā)明通過(guò)對(duì)數(shù)字下變頻、多相濾波及脈沖壓縮等信號(hào)預(yù)處理方法的組合與優(yōu)化，形成以高速并行采樣結(jié)構(gòu)、降采樣免混頻優(yōu)化結(jié)構(gòu)、多相濾波優(yōu)化結(jié)構(gòu)，實(shí)現(xiàn)了對(duì)高速、大量數(shù)據(jù)的并行處理；

本發(fā)明頻域分塊脈沖壓縮結(jié)構(gòu)的處理方法保證脈壓有效輸出點(diǎn)的同時(shí)，以?xún)?yōu)化的結(jié)構(gòu)特點(diǎn)節(jié)約了硬件存儲(chǔ)資源及乘法器資源等，減少了計(jì)算冗余和計(jì)算量，提高了整個(gè)運(yùn)算的效率，達(dá)到大帶寬信號(hào)實(shí)時(shí)處理的目的。

附圖說(shuō)明

圖1為本發(fā)明高速并行信號(hào)處理系統(tǒng)的總體結(jié)構(gòu)示意框圖；

圖2是本發(fā)明ADC并行采樣與FPGA連接關(guān)系示意圖；

圖3是本發(fā)明四通道ADC采樣時(shí)序圖；

圖4是本發(fā)明四通道數(shù)據(jù)正交混頻過(guò)程示意圖；

圖5是本發(fā)明多相濾波器濾波優(yōu)化模塊的示意圖；

圖6是本發(fā)明并行正交混頻優(yōu)化模塊的示意圖；

圖7是本發(fā)明頻域并行分塊脈壓過(guò)程示意圖。

具體實(shí)施方式

以下結(jié)合幅圖，進(jìn)一步說(shuō)明本發(fā)明的具體實(shí)施例。

為了獲得高的距離分辨率和作用距離，高分辨雷達(dá)面臨著大帶寬信號(hào)采集和實(shí)時(shí)處理問(wèn)題。隨著信號(hào)時(shí)寬帶寬積的提高，對(duì)采樣頻率和信號(hào)處理速度提出了較高的要求，運(yùn)算量及資源需求隨之增加，傳統(tǒng)的結(jié)構(gòu)很難進(jìn)行實(shí)時(shí)處理，已經(jīng)不能滿足當(dāng)下需求。本專(zhuān)利提出的高速并行信號(hào)處理系統(tǒng)能夠有效的解決這一問(wèn)題。

本發(fā)明基于對(duì)信號(hào)采樣定理及信號(hào)預(yù)處理結(jié)構(gòu)的分析，通過(guò)選型ADC采樣芯片及FPGA處理芯片，將高速采樣、數(shù)字正交下變頻、多相濾波以及脈沖壓縮等預(yù)處理方法進(jìn)行組合處理，在結(jié)構(gòu)上進(jìn)一步優(yōu)化，形成并行采樣及并行實(shí)時(shí)處理結(jié)構(gòu)，實(shí)現(xiàn)基于FPGA的高速并行信號(hào)處理系統(tǒng)。整個(gè)并行處理系統(tǒng)包括高速并行采樣結(jié)構(gòu)、降采樣免混頻優(yōu)化結(jié)構(gòu)、多相濾波優(yōu)化結(jié)構(gòu)以及頻域分塊并行脈沖壓縮結(jié)構(gòu)。

如圖1所示，為一種基于FPGA的高速并行信號(hào)處理系統(tǒng)的實(shí)施例，主要實(shí)現(xiàn)對(duì)500MH帶寬的回波進(jìn)行1.2GHz高速采樣、采樣后數(shù)據(jù)的并行處理。根據(jù)采樣定理、正交混頻模式以及多相濾波原理，結(jié)合并行AD采樣特點(diǎn)，對(duì)信號(hào)預(yù)處理步驟進(jìn)行優(yōu)化與整合，設(shè)計(jì)出高速信號(hào)并行處理方法。該高速并行信號(hào)處理系統(tǒng)包含：高速并行采樣模塊110，連接高速并行采樣模塊110輸出端的降采樣免混頻優(yōu)化模塊120、連接降采樣免混頻優(yōu)化模塊120輸出端的多相濾波優(yōu)化模塊130、連接多相濾波優(yōu)化模塊130輸出端的頻域分塊并行脈沖壓縮模塊140。

其中，高速并行采樣模塊110采用ADC芯片作為并行采樣模塊采樣芯片。降采樣免混頻優(yōu)化模塊120、多相濾波優(yōu)化模塊130、頻域分塊并行脈沖壓縮模塊140組合于FPGA處理芯片。

高速并行采樣模塊110包含采樣模塊111，用于接收并采樣回波信號(hào)。

降采樣免混頻優(yōu)化模塊120用于接收高速并行采樣模塊110采樣的回波信號(hào)，對(duì)回波信號(hào)進(jìn)行降采樣和正交混頻獲取采樣信號(hào)。降采樣免混頻優(yōu)化模塊120包含：數(shù)據(jù)合并模塊121、正交混頻模塊122、兩倍降采樣模塊123。

數(shù)據(jù)合并模塊121輸入端連接高速并行采樣模塊110，接收采樣的回波信號(hào)進(jìn)行數(shù)據(jù)合并。

數(shù)據(jù)合并包含：由于高速并行采樣模塊110(ADC芯片)輸出模式是DDR模式，在隨路時(shí)鐘的上升沿和下降沿各輸出采樣數(shù)據(jù)。本專(zhuān)利中ADC芯片輸出4通道數(shù)據(jù)，每通道2路，即共8路數(shù)據(jù)。數(shù)據(jù)合并是指：在FPGA處理芯片中，通過(guò)4個(gè)IDDR對(duì)此8路數(shù)據(jù)進(jìn)行收數(shù)，每個(gè)IDDR在上升沿和下降沿分別采數(shù)，將上升沿和下降沿的數(shù)據(jù)合成一個(gè)通道數(shù)據(jù)，最終形成4通道數(shù)據(jù)，為正交混頻模塊提供數(shù)據(jù)源。

正交混頻模塊122輸入端連接數(shù)據(jù)合并模塊121，對(duì)數(shù)據(jù)合并模塊121數(shù)據(jù)合并后得到的采樣信號(hào)進(jìn)行正交混頻。

兩倍降采樣(抽取)模塊123輸入端連接正交混頻模塊122，對(duì)完成正交混頻的采樣信號(hào)進(jìn)行兩倍降采樣。

多相濾波優(yōu)化模塊130用于接收降采樣免混頻優(yōu)化模塊120輸出的采樣信號(hào)，抽取為奇、偶兩組，分別進(jìn)行濾波后進(jìn)行點(diǎn)對(duì)點(diǎn)相加。多相濾波優(yōu)化模塊130包含數(shù)據(jù)分組模塊131、并行FIR濾波模塊132、第一點(diǎn)對(duì)點(diǎn)相加模塊133。

數(shù)據(jù)分組模塊131輸入端接收降采樣免混頻優(yōu)化模塊120的兩倍降采樣(抽取)模塊123輸出，對(duì)經(jīng)過(guò)降采樣免混頻優(yōu)化模塊120處理的采樣信號(hào)進(jìn)行數(shù)據(jù)分塊，分為奇、偶兩組。

并行FIR濾波模塊132輸入端連接數(shù)據(jù)分組模塊131，并行對(duì)數(shù)據(jù)分塊得的兩組采樣信號(hào)進(jìn)行FIR(有限長(zhǎng)單位沖激響應(yīng))濾波。

第一點(diǎn)對(duì)點(diǎn)相加模塊133輸入端連接并行FIR濾波模塊132，對(duì)經(jīng)過(guò)濾波的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加。

頻域分塊并行脈沖壓縮模塊140用于接收多相濾波優(yōu)化模塊130處理后的采樣信號(hào)，先對(duì)信號(hào)進(jìn)行分塊，再并行進(jìn)行快速傅里葉變換和復(fù)乘處理后點(diǎn)對(duì)點(diǎn)相加，最后進(jìn)行離散傅里葉逆變換，完成分塊并行脈沖壓縮。

頻域分塊并行脈沖壓縮模塊140包含：數(shù)據(jù)分塊模塊141、并行快速傅里葉變換模塊142、并行復(fù)乘模塊143、第二點(diǎn)對(duì)點(diǎn)相加模塊144、離散傅里葉逆變換模塊145。

數(shù)據(jù)分塊模塊141輸入端接收多相濾波優(yōu)化模塊130的第一點(diǎn)對(duì)點(diǎn)相加模塊133的輸出，將多相濾波優(yōu)化模塊130輸出的采樣信號(hào)分塊成兩組。

并行快速傅里葉變換模塊142接收數(shù)據(jù)分塊模塊141分塊的兩組采樣信號(hào)，并行進(jìn)行快速傅里葉變換。

并行復(fù)乘模塊143接收并行快速傅里葉變換模塊142的輸出和相應(yīng)的匹配因子146，并行對(duì)兩組采樣信號(hào)進(jìn)行復(fù)乘。

第二點(diǎn)對(duì)點(diǎn)相加模塊144接收并行復(fù)乘模塊143的輸出，對(duì)分塊的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加。

離散傅里葉逆變換模塊145接收第二點(diǎn)對(duì)點(diǎn)相加模塊144的輸出，對(duì)相加后的采樣信號(hào)進(jìn)行離散傅里葉逆變換。

頻域分塊并行脈沖壓縮模塊140還包含有時(shí)序控制模塊147，其輸出端連接數(shù)據(jù)分塊模塊141和第二點(diǎn)對(duì)點(diǎn)相加模塊144。

如圖2所示，并行采樣模塊采樣芯片是E2V的EV10AQ190，該芯片滿足4路10位精度1.2Gsps采樣率。設(shè)計(jì)采樣通道由4路10-bit ADC Cores組成，通過(guò)SPI配置為四通道工作模式，每通道0.3Gsps采樣率，四通道合成1.2Gsps采樣率。

并行采集數(shù)據(jù)在存儲(chǔ)、傳輸和處理上以往利用DSP內(nèi)部硬件乘法器加軟件控制來(lái)實(shí)現(xiàn)，工作在串行指令執(zhí)行方式下，由此工作速度和效率受到很大影響，不能進(jìn)行信號(hào)的實(shí)時(shí)處理。目前FPGA接口帶寬大、處理速度快、邏輯控制強(qiáng)，選取FPGA芯片作為高速并行處理平臺(tái)最為合適。芯片采用K7系列的XC7K325T。該芯片的IO帶寬能達(dá)幾百M(fèi)B/s的數(shù)據(jù)流，內(nèi)部集成硬件乘法器、RAM存儲(chǔ)器等，性能高，能夠滿足大帶寬高速采樣及并行處理需求。

如圖3所示，ADC芯片以DDR方式輸出，時(shí)鐘上升輸出第1個(gè)數(shù)，下降沿輸出第4個(gè)數(shù)。內(nèi)部采樣時(shí)鐘150MHz，上升沿及下降沿合成1.2G。

FPGA通過(guò)IDDR收數(shù)，上升沿輸出，在各自時(shí)鐘下并行寫(xiě)入4個(gè)FIFO中。20位寫(xiě)進(jìn)FIFO，10位讀出。時(shí)鐘域轉(zhuǎn)換的同時(shí)，位數(shù)的轉(zhuǎn)換。

如圖4所示，正交混頻模塊122是對(duì)并行采樣數(shù)據(jù)進(jìn)行混頻到基帶的一個(gè)過(guò)程。采樣率f_s＝1.2GHz與中心頻率f₀＝900MHz滿足(n為整數(shù))的關(guān)系，那么混頻因子實(shí)部簡(jiǎn)化為1,0,-1,0；混頻因子虛部簡(jiǎn)化為0,1,0,-1。根據(jù)混頻因子的特點(diǎn)，可采樣對(duì)原信號(hào)進(jìn)行符號(hào)修正的方式完成混頻過(guò)程。

可以看出，正交混頻后的I路數(shù)據(jù)是對(duì)采樣通道1的數(shù)據(jù)進(jìn)行正符號(hào)變換、0、通道3的負(fù)符號(hào)變換、0；正交混頻后的Q路數(shù)據(jù)為：0、采樣通道2的數(shù)據(jù)進(jìn)行負(fù)符號(hào)變換、0、通道4的負(fù)符號(hào)變換。

如圖5所示，結(jié)合后續(xù)的多相濾波原理，需要將混頻完成的數(shù)據(jù)抽取為奇、偶兩路，再分別進(jìn)行濾波，最后再點(diǎn)對(duì)點(diǎn)累加。由正交混頻特點(diǎn)可以看出，I路數(shù)據(jù)第偶數(shù)列數(shù)據(jù)全部為0，那么進(jìn)行多相濾波時(shí)，只對(duì)第奇數(shù)列進(jìn)行FIR濾波即可得到I路濾波結(jié)果；同理，Q路數(shù)據(jù)第奇數(shù)列數(shù)據(jù)全部為0，那么進(jìn)行多相濾波時(shí)，只對(duì)第偶數(shù)列進(jìn)行FIR濾波即可得到Q路濾波結(jié)果。

基于以上分析，在本實(shí)施例的FPGA實(shí)現(xiàn)中，可以將正交混頻與多相濾波數(shù)據(jù)分組合并處理。如圖6所示，獲取濾波后I路數(shù)據(jù)：時(shí)鐘第1拍時(shí)，讀取FIFO1中第1個(gè)數(shù)據(jù)，送入I路濾波模塊；時(shí)鐘第2拍時(shí)，讀取FIFO3中第1個(gè)數(shù)據(jù)并取反，送入I路濾波模塊；時(shí)鐘第3拍時(shí)，讀取FIFO1中第2個(gè)數(shù)據(jù)，送入I路濾波模塊；時(shí)鐘第4拍時(shí)，讀取FIFO3中第2個(gè)數(shù)據(jù)并取反，送入I路濾波模塊；依次交替操作，得到I路濾波數(shù)據(jù)；同理，獲取濾波后Q路數(shù)據(jù)：時(shí)鐘第1拍時(shí)，讀取FIFO2中第1個(gè)數(shù)據(jù)并，送入Q路濾波模塊；時(shí)鐘第2拍時(shí)，讀取FIFO4中第1個(gè)數(shù)據(jù)，送入Q路濾波模塊；時(shí)鐘第3拍時(shí)，讀取FIFO2中第2個(gè)數(shù)據(jù)并取反，送入Q路濾波模塊；時(shí)鐘第4拍時(shí)，讀取FIFO4中第2個(gè)數(shù)據(jù)，送入Q路濾波模塊；依次交替操作，得到Q路濾波數(shù)據(jù)；通過(guò)時(shí)序控制模塊對(duì)4組FIFO進(jìn)行簡(jiǎn)單的數(shù)據(jù)分時(shí)讀取并取反操作，生成I、Q兩組數(shù)據(jù)并行進(jìn)入濾波模塊，大大簡(jiǎn)化處理過(guò)程的同時(shí)，也節(jié)約了乘法器、濾波器等硬件資源。

多相濾波優(yōu)化模塊130是對(duì)正交混頻后的I路、Q路進(jìn)行簡(jiǎn)化濾波處理。多相濾波器是將降采樣與濾波相結(jié)合的一種處理方法。若進(jìn)行2倍降采樣，那么在做濾波前，將信號(hào)分成奇偶兩組，濾波因子同步分成奇偶兩組，將奇數(shù)組信號(hào)進(jìn)行FIR濾波，選用偶數(shù)組濾波因子；將偶數(shù)組信號(hào)進(jìn)行FIR濾波，選用奇數(shù)組濾波因子；最后將奇偶兩組濾波結(jié)果進(jìn)行點(diǎn)對(duì)點(diǎn)相加，得到2倍抽取后的濾波結(jié)果。而本發(fā)明中，結(jié)合正交混頻特點(diǎn)，信號(hào)分組后，其中有一組全部為0，那么只進(jìn)行一組信號(hào)的FIR濾波，就完成了2倍抽取后的濾波結(jié)果。這樣節(jié)省了乘法器、加法器以及存儲(chǔ)空間等硬件資源。

傳統(tǒng)的頻域脈沖壓縮是將信號(hào)及匹配濾波因子變換到頻域，再進(jìn)行復(fù)乘，最后再進(jìn)行IFFT，由頻域變換到時(shí)域。但對(duì)大帶寬信號(hào)做以上處理時(shí)，存在數(shù)據(jù)率高、點(diǎn)數(shù)大、運(yùn)算量大，因而實(shí)時(shí)性難以保證。

頻域分塊并行脈沖壓縮模塊140是解決高速采樣大帶寬信號(hào)處理時(shí)普通脈壓系統(tǒng)不能實(shí)時(shí)處理的問(wèn)題。本發(fā)明中涉及參數(shù)：采樣率f_s＝1.2GHz；信號(hào)帶寬500MHz；信號(hào)中心頻率f₀＝900MHz；脈沖寬度T＝3us；取T’＝3.5us數(shù)據(jù)進(jìn)行信號(hào)預(yù)處理，對(duì)信號(hào)進(jìn)行分塊脈壓處理。可以看出，采樣后數(shù)據(jù)經(jīng)過(guò)預(yù)處理可進(jìn)行2倍抽取，一個(gè)脈沖內(nèi)采樣點(diǎn)數(shù)為L(zhǎng)’＝f_s×T’＝42000點(diǎn)；經(jīng)過(guò)正交下混頻與多相濾波以后，信號(hào)點(diǎn)數(shù)為L(zhǎng)＝21000點(diǎn)，匹配濾波點(diǎn)數(shù)為M＝18000，設(shè)置分塊數(shù)為C＝2，則每塊脈壓點(diǎn)數(shù)為N＝L-M/2＝12000點(diǎn)，匹配濾波系數(shù)為M/2＝9000點(diǎn)。

如圖7所示，將信號(hào)及匹配濾波因子分成2塊后，2塊FFT及復(fù)乘并行處理。2塊復(fù)乘結(jié)束后相加，得到一塊16384點(diǎn)數(shù)據(jù)，再做IFFT，完成分塊并行脈沖壓縮。此方法保證脈壓有效輸出點(diǎn)的同時(shí)，分塊并行處理，減少了計(jì)算冗余和計(jì)算量，提高了整個(gè)運(yùn)算的效率。

本發(fā)明還公開(kāi)了基于FPGA的一種高速并行信號(hào)處理系統(tǒng)的處理方法，該處理方法包含以下步驟：

S1、高速并行采樣模塊高速采樣回波信號(hào)。

S2、降采樣免混頻優(yōu)化模塊對(duì)回波信號(hào)進(jìn)行數(shù)據(jù)合并、正交混頻和降采樣處理，獲取采樣信號(hào)。

S2.1、數(shù)據(jù)合并模塊接收高速并行采樣模塊采樣的回波信號(hào)進(jìn)行數(shù)據(jù)合并。

S2.2、正交混頻模塊對(duì)正交混頻模塊數(shù)據(jù)合并后得到的采樣信號(hào)進(jìn)行正交混頻。

S2.3、兩倍降采樣模塊對(duì)完成正交混頻的采樣信號(hào)進(jìn)行兩倍降采樣。

S3、多相濾波優(yōu)化模塊對(duì)采樣信號(hào)進(jìn)行數(shù)據(jù)分塊，分為奇、偶兩組，并行進(jìn)行FIR濾波后點(diǎn)對(duì)點(diǎn)相加。

S3.1、數(shù)據(jù)分組模塊對(duì)經(jīng)過(guò)降采樣免混頻優(yōu)化模塊處理的采樣信號(hào)進(jìn)行數(shù)據(jù)分塊，分為奇、偶兩組；

S3.2、并行FIR濾波模塊對(duì)數(shù)據(jù)分塊得的兩組采樣信號(hào)并行進(jìn)行FIR濾波。

S3.3、第一點(diǎn)對(duì)點(diǎn)相加模塊對(duì)經(jīng)過(guò)FIR濾波的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加。

S4、頻域分塊并行脈沖壓縮模塊先對(duì)多相濾波后的信號(hào)進(jìn)行分塊成兩組，兩組采樣信號(hào)并行進(jìn)行快速傅里葉變換和復(fù)乘處理后點(diǎn)對(duì)點(diǎn)相加，最后進(jìn)行離散傅里葉逆變換，完成分塊并行脈沖壓縮。

S4.1、數(shù)據(jù)分塊模塊接收多相濾波優(yōu)化模塊輸出的采樣信號(hào)，對(duì)采樣信號(hào)進(jìn)行分塊分成兩組。

S4.2、并行快速傅里葉變換模塊對(duì)兩組采樣信號(hào)并行進(jìn)行快速傅里葉變換。

S4.3、并行復(fù)乘模塊并行對(duì)兩組采樣信號(hào)進(jìn)行復(fù)乘。

S4.4、第二點(diǎn)對(duì)點(diǎn)相加模塊對(duì)分塊的兩組采樣信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)相加。

S4.5、離散傅里葉逆變換模塊對(duì)相加后的采樣信號(hào)進(jìn)行離散傅里葉逆變換。

綜上所述，與傳統(tǒng)方法相比，本發(fā)明實(shí)現(xiàn)了高速大帶寬信號(hào)實(shí)時(shí)處理的同時(shí)，以?xún)?yōu)化的結(jié)構(gòu)特點(diǎn)節(jié)約了硬件存儲(chǔ)資源及乘法器資源等。

盡管本發(fā)明的內(nèi)容已經(jīng)通過(guò)上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見(jiàn)的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來(lái)限定。