專(zhuān)利名稱(chēng)：多通道多道脈沖幅度分析器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及核電子學(xué)技術(shù)領(lǐng)域，特別涉及核電子學(xué)中進(jìn)行多道脈沖幅度分析 的設(shè)備。
背景技術(shù)：
在研究核輻射這樣的具有統(tǒng)計(jì)性的物理現(xiàn)象中，經(jīng)常需要測(cè)量其物理信息的概率 分布，例如測(cè)量信號(hào)幅度的概率分布(幅度譜)和信號(hào)產(chǎn)生時(shí)間的概率分布(時(shí)間譜)等， 在這些核輻射測(cè)量中，多道脈沖幅度分析器是對(duì)幅度譜進(jìn)行測(cè)量的重要的核電子學(xué)設(shè)備。多道分析器是將輸入信號(hào)按照一定的信息參數(shù)進(jìn)行分類(lèi)、并按所分類(lèi)別進(jìn)行多個(gè) 道地址存儲(chǔ)計(jì)數(shù)的核儀器。其中，本實(shí)用新型涉及的是按輸入信號(hào)的幅度信息進(jìn)行分類(lèi)的 多道脈沖幅度分析器。傳統(tǒng)的多道脈沖幅度分析器電路復(fù)雜，價(jià)格昂貴；在實(shí)現(xiàn)多通道測(cè)量時(shí)，通常使用 多路模擬混合電路加上一路ADC來(lái)實(shí)現(xiàn)，優(yōu)點(diǎn)是可以降低成本，但由于多個(gè)通道共用一路 ADC，存在處理信號(hào)的死時(shí)間增大，計(jì)數(shù)率降低，進(jìn)行多個(gè)通道的相關(guān)性測(cè)量困難等缺點(diǎn)。

實(shí)用新型內(nèi)容本實(shí)用新型就是針對(duì)現(xiàn)有技術(shù)的上述缺陷而設(shè)計(jì)的，其目的在于克服上述現(xiàn)有技 術(shù)中存在的缺陷，提供一種用于核電子學(xué)中進(jìn)行多通道多道脈沖幅度分析的設(shè)備。為了實(shí)現(xiàn)上述實(shí)用新型目的，本實(shí)用新型采用如下技術(shù)方案—種多通道多道脈沖幅度分析器，用于對(duì)多個(gè)通道的輸入信號(hào)按幅度信息進(jìn)行分 類(lèi)、按所分類(lèi)別進(jìn)行多個(gè)道地址存儲(chǔ)計(jì)數(shù)、并生成處理數(shù)據(jù)輸出，包括多個(gè)脈沖峰檢測(cè)電路，相對(duì)獨(dú)立工作，接收多路探測(cè)器輸出并濾波成形的多路脈 沖信號(hào)，檢測(cè)所述多路脈沖信號(hào)的各個(gè)峰到達(dá)時(shí)刻，并分別輸出與所述各路脈沖對(duì)應(yīng)的多 個(gè)甄別信號(hào)；多個(gè)ADC，相對(duì)獨(dú)立工作，與所述多個(gè)脈沖峰檢測(cè)電路相對(duì)應(yīng)，接收啟動(dòng)信號(hào)，啟動(dòng) 對(duì)所述多路脈沖信號(hào)進(jìn)行A/D變換，并輸出變換數(shù)據(jù)；多個(gè)多道數(shù)據(jù)存儲(chǔ)電路，接收所述多個(gè)ADC輸出的變換數(shù)據(jù)并按照道址進(jìn)行計(jì)數(shù) 存儲(chǔ)；網(wǎng)絡(luò)傳輸模塊，讀取所述多個(gè)多道數(shù)據(jù)存儲(chǔ)電路存儲(chǔ)的數(shù)據(jù)并經(jīng)接口電路輸出到 計(jì)算機(jī)，進(jìn)行相應(yīng)的后續(xù)數(shù)據(jù)處理；以及時(shí)序控制電路，產(chǎn)生時(shí)序信號(hào)，用于控制所述多個(gè)脈沖峰檢測(cè)電路、所述多個(gè)ADC 電路、所述多個(gè)多道數(shù)據(jù)存儲(chǔ)電路的工作時(shí)序，所述啟動(dòng)信號(hào)是所述時(shí)序控制電路根據(jù)所述多個(gè)脈沖峰檢測(cè)電路所輸出的甄別 信號(hào)而產(chǎn)生的。本實(shí)用新型具有以下有益效果1.采用相互獨(dú)立的模擬通道電路(多個(gè)脈沖峰檢測(cè)電路、多個(gè)ADC)進(jìn)行信號(hào)處
3理，各個(gè)通道可以同時(shí)工作，降低了死時(shí)間，提高了計(jì)數(shù)率；可以進(jìn)行多個(gè)通道的相關(guān)性測(cè)量。2.采用高精度的A/D用作低位數(shù)的多道模數(shù)變換器，改善了多道的微分非線(xiàn)性， 同時(shí)簡(jiǎn)化了多道道寬均勻電路設(shè)計(jì)。3.如果使用FPGA來(lái)產(chǎn)生所述脈沖峰檢測(cè)電路、ADC的工作時(shí)序、按道地址計(jì)數(shù)存 儲(chǔ)的時(shí)序，并同時(shí)使用FPGA內(nèi)部的雙口 RAM做多道數(shù)據(jù)的存儲(chǔ)，具有電路簡(jiǎn)化、可擴(kuò)展性強(qiáng) 的優(yōu)點(diǎn)。4.使用單片機(jī)實(shí)現(xiàn)所述網(wǎng)絡(luò)傳輸模塊讀取多通道的多道數(shù)據(jù)并與計(jì)算機(jī)通訊，具 有通訊協(xié)議簡(jiǎn)單、使用方便的優(yōu)點(diǎn)。

圖1為本實(shí)用新型的實(shí)施例的工作原理框圖；圖2為輸入緩沖級(jí)和脈沖峰檢測(cè)電路部分的工作原理圖；圖3為脈沖峰保持、A/D變換工作原理圖；圖4為以FPGA實(shí)現(xiàn)時(shí)序控制、多通道多道數(shù)據(jù)存儲(chǔ)及網(wǎng)絡(luò)傳輸模塊的工作原理 圖。圖5為本實(shí)用新型的各個(gè)組成電路的工作時(shí)序圖。圖6為本實(shí)用新型的多道脈沖幅度分析器測(cè)量得到的射線(xiàn)能譜圖實(shí)例。
具體實(shí)施方式
以下實(shí)施例用于說(shuō)明本實(shí)用新型，但不用來(lái)限制本實(shí)用新型的范圍?，F(xiàn)結(jié)合附圖所示的實(shí)施例說(shuō)明實(shí)用新型的多通道多道脈沖幅度分析器如下。圖1為本實(shí)用新型的實(shí)施例的工作原理框圖。參看圖1，虛線(xiàn)部分構(gòu)成本實(shí)用新型 的組成電路，包括多個(gè)脈沖峰檢測(cè)電路、多個(gè)A/D電路、數(shù)據(jù)存儲(chǔ)電路、網(wǎng)絡(luò)傳輸模塊以及 時(shí)序控制電路。所述多個(gè)中最典型的為4個(gè)，本實(shí)施例以4個(gè)為例進(jìn)行說(shuō)明。4個(gè)各通道獨(dú)立的脈沖峰檢測(cè)電路0-3，接收來(lái)自前級(jí)的探測(cè)器輸出并被前置放 大器和主放大器放大成形的4個(gè)通道的脈沖信號(hào)。上述脈沖峰檢測(cè)電路0-3對(duì)所接收的4 路脈沖信號(hào)的各自的到達(dá)峰的時(shí)間進(jìn)行檢測(cè)，并在到達(dá)峰的時(shí)刻輸出與各個(gè)通道脈沖對(duì)應(yīng) 的4組甄別信號(hào)。時(shí)序控制電路根據(jù)上述4組甄別信號(hào)產(chǎn)生啟動(dòng)信號(hào)輸入到后一級(jí)的4個(gè) 獨(dú)立工作的A/D電路，從而啟動(dòng)對(duì)所述4路脈沖的脈沖峰值幅度進(jìn)行A/D變換，4路變換數(shù) 據(jù)被輸出到數(shù)據(jù)存儲(chǔ)器中進(jìn)行道地址計(jì)數(shù)并存儲(chǔ)。在所述存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)被所述網(wǎng)絡(luò) 傳輸模塊讀出并被送往計(jì)算機(jī)等被進(jìn)行后續(xù)的分析和處理。所述時(shí)序控制電路用于產(chǎn)生上述各個(gè)電路部分的工作時(shí)序信號(hào)，所述時(shí)序信號(hào)用 于控制上述各個(gè)電路部分之間協(xié)調(diào)工作。如上所說(shuō)的“獨(dú)立性”的含義在于，4個(gè)通道的數(shù)據(jù)是被獨(dú)立檢測(cè)、變換、存儲(chǔ)和處 理的，真正做到了實(shí)時(shí)性，從而使準(zhǔn)確地分析各個(gè)通道數(shù)據(jù)的相關(guān)性稱(chēng)為可能。圖2為輸入緩沖電路和峰檢測(cè)部分的電路原理圖。如圖2所示，U1為運(yùn)算放大器， 連接成跟隨器形式，作為輸入緩沖級(jí)電路。U1A的輸出V0被送到采樣保持和A/D變換電路； U1B的輸出被連接到閾值比較電路和峰檢測(cè)電路的輸入。U4為雙比較器，由比較器U4A和U4B構(gòu)成，分別實(shí)現(xiàn)上、下閾值的比較；U2和電容C、電阻R組成的微分電路的輸出連接到過(guò) 零比較器U3B的輸入，共同實(shí)現(xiàn)脈沖峰檢測(cè)功能，在檢測(cè)到脈沖峰的時(shí)刻，輸出達(dá)峰時(shí)刻信 號(hào) PEAK。所述閾值比較電路U4輸出的比較結(jié)果LT、HT和峰檢測(cè)電路U2、U4輸出的達(dá)峰時(shí) 刻信號(hào)PEAK被送到時(shí)序控制電路以產(chǎn)生啟動(dòng)A/D變換的時(shí)序信號(hào)。A/D變換電路一旦接收 啟動(dòng)信號(hào)便對(duì)脈沖峰的幅度進(jìn)行A/D變換。圖3為峰保持、A/D變換工作原理圖。如圖3所示，使用高速采樣ADC同時(shí)實(shí)現(xiàn)峰 保持和A/D變換的功能，高速ADC采樣、保持時(shí)間僅為幾個(gè)納秒，以滿(mǎn)足對(duì)脈沖峰值進(jìn)行快 速采樣并保持的要求；高精度的A/D用作低位數(shù)的多道模數(shù)變換器，以得到更好的微分非 線(xiàn)性，實(shí)現(xiàn)更好的脈沖幅度譜測(cè)量。時(shí)序控制電路根據(jù)閾值比較的結(jié)果和脈沖峰檢測(cè)電路輸出的達(dá)峰時(shí)刻信號(hào)產(chǎn)生 用于A/D變換的控制時(shí)序，在檢測(cè)到脈沖峰值到來(lái)的時(shí)刻啟動(dòng)A/D變換，A/D變換后的數(shù)據(jù) 被送到存儲(chǔ)器中按道地址進(jìn)行計(jì)數(shù)存儲(chǔ)。圖4為以FPGA實(shí)現(xiàn)時(shí)序控制、多道數(shù)據(jù)存儲(chǔ)及網(wǎng)絡(luò)傳輸模塊的工作原理圖。本實(shí)用新型的特征還在于，以FPGA來(lái)實(shí)現(xiàn)部分構(gòu)成電路的功能，具有減少電路規(guī) 模、節(jié)省空間、降低成本以及設(shè)計(jì)靈活、可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。FPGA是英文Field-Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列。它 是這樣一種半定制ASIC (專(zhuān)用集成電路)內(nèi)部有大量的門(mén)電路，通過(guò)軟件編程可以實(shí)現(xiàn)這 些門(mén)電路不同的連接關(guān)系，從而對(duì)外就完成了不同的功能，并且這些門(mén)電路的連接關(guān)系可 以不斷用軟件來(lái)改變。FPGA包括基本的可配置邏輯模塊CLB(ConfigurableLogic Block)、 輸出輸入模塊I0B (Input Output Block)、以及內(nèi)部連線(xiàn)(Interconnect)，隨著技術(shù)的發(fā) 展，一些FPGA還包括了 Block RAM模塊、乘法器模塊(Multiplier Blocks)、數(shù)字時(shí)鐘管理 模塊(Digital Clock Manager Blocks)、嵌入式處理器(EmbeddedProcessor)等等，使得采 用FPGA的電路系統(tǒng)設(shè)計(jì)更加靈活簡(jiǎn)單。在本實(shí)用新型中，F(xiàn)PGA完成圖1中多通道多道數(shù)據(jù)的存儲(chǔ)電路和時(shí)序控制電路部 分的功能。FPGA可采用如XILINX的SPARTAN II或III系列，該FPGA內(nèi)置雙口 RAM，可用 來(lái)作為道地址計(jì)數(shù)存儲(chǔ)器。FPGA根據(jù)各個(gè)通道的閾值比較結(jié)果信號(hào)和脈沖達(dá)峰時(shí)刻信號(hào)產(chǎn) 生相應(yīng)通道的A/D變換時(shí)序，各個(gè)通道的A/D變換后的數(shù)據(jù)按道地址計(jì)數(shù)加1并分別進(jìn)行 存儲(chǔ)，實(shí)現(xiàn)多通道的多道脈沖幅度分析。雖然使用分立的邏輯門(mén)電路、計(jì)數(shù)器電路及儲(chǔ)存器電路也可以實(shí)現(xiàn)FPGA完成的 上述功能，但會(huì)帶來(lái)電路復(fù)雜、體積大、功耗高的缺點(diǎn)，而且還存在每一個(gè)數(shù)字電路部分的 設(shè)計(jì)更改都必須重新設(shè)計(jì)電路板等問(wèn)題。如果使用FPGA來(lái)實(shí)現(xiàn)本實(shí)用新型的部分組成電 路的功能，則有電路簡(jiǎn)單、體積小、功耗低、設(shè)計(jì)更改容易等優(yōu)點(diǎn)。多通道的多道譜數(shù)據(jù)由網(wǎng)絡(luò)傳輸模塊采集并通過(guò)以太網(wǎng)進(jìn)行傳輸。下面以測(cè)量射線(xiàn)能量為例，詳細(xì)說(shuō)明本實(shí)用新型的多通道多道脈沖幅度分析器中 的一個(gè)通道的工作過(guò)程。作為本實(shí)用新型的分析器前級(jí)連接的探測(cè)器與射線(xiàn)相互作用，將射線(xiàn)沉積在探測(cè) 器里的能量轉(zhuǎn)換為與能量成正比的電荷信號(hào)；經(jīng)過(guò)電荷靈敏放大器，將電荷信號(hào)轉(zhuǎn)換為電 壓信號(hào)，為提高信號(hào)幅度和抑制噪聲，通常使用主放大器進(jìn)行進(jìn)一步的放大和濾波成形，得到準(zhǔn)高斯型的脈沖信號(hào)。此脈沖的幅度與電荷信號(hào)成正比，也就是與射線(xiàn)沉積在探測(cè)器的 能量成正比。脈沖幅度分析器測(cè)量該脈沖的幅度，并按照一定幅度間隔將信號(hào)進(jìn)行分類(lèi)計(jì) 數(shù)存儲(chǔ)，從而得到該脈沖幅度的概率密度分布，該分布對(duì)應(yīng)所測(cè)量的射線(xiàn)能量的密度概率 分布，從而得到射線(xiàn)的能譜。圖4中的“實(shí)時(shí)間活時(shí)間計(jì)時(shí)器”可以記錄多道測(cè)量的實(shí)時(shí)間和活時(shí)間，可用于計(jì) 數(shù)率校正。所謂實(shí)時(shí)間和活時(shí)間，在本技術(shù)領(lǐng)域中分別指實(shí)際測(cè)量的時(shí)間、實(shí)時(shí)間減去死時(shí) 間得到的時(shí)間，而死時(shí)間是指多道正在處理一個(gè)信號(hào)而不能處理此時(shí)刻到來(lái)的其他信號(hào)的 時(shí)間。圖5為本實(shí)用新型的各個(gè)組成電路的工作時(shí)序圖。參見(jiàn)圖5的時(shí)序圖，準(zhǔn)高斯型 的脈沖輸入到脈沖幅度分析器的一個(gè)通道，首先進(jìn)入脈沖峰檢測(cè)電路進(jìn)行峰值檢測(cè)，在輸 入脈沖到達(dá)峰值的時(shí)刻，峰值探測(cè)比較器輸出一個(gè)負(fù)脈沖，負(fù)脈沖的前沿為達(dá)峰時(shí)刻，如果 此脈沖幅度處于設(shè)定的上閾和下閾之間，則處理該信號(hào)，進(jìn)一步由時(shí)序控制電路產(chǎn)生啟動(dòng) 信號(hào)，啟動(dòng)A/D電路進(jìn)行采樣保持及A/D變換；經(jīng)A/D變換得到的數(shù)據(jù)DO作為道地址計(jì)數(shù) 儲(chǔ)存器的地址信號(hào)，將該地址原來(lái)存儲(chǔ)的數(shù)據(jù)D1讀出，進(jìn)行計(jì)數(shù)加1，得到D1+1，再寫(xiě)回地 址為DO的存儲(chǔ)單元，從而實(shí)現(xiàn)了按道地址計(jì)數(shù)存儲(chǔ)的功能。網(wǎng)絡(luò)傳輸模塊包括一個(gè)單片機(jī)和網(wǎng)絡(luò)接口芯片；單片機(jī)將道址計(jì)數(shù)存儲(chǔ)器的內(nèi)容 讀出，通過(guò)以太網(wǎng)接口傳輸?shù)接?jì)算機(jī)進(jìn)行顯示、分析等，從而得到射線(xiàn)的能譜。圖6為本實(shí)用新型的多道脈沖幅度分析器測(cè)量得到的射線(xiàn)能譜圖實(shí)例。該圖顯示 了測(cè)量得到的典型的241AmY能譜。由于各個(gè)通道的峰檢測(cè)電路、A/D電路以及時(shí)序控制和道址計(jì)數(shù)存儲(chǔ)器都是相互 獨(dú)立的，因此各通道可以獨(dú)立工作，不會(huì)因?yàn)橐粋€(gè)通道正在處理數(shù)據(jù)而使其他通道的死時(shí) 間增加。
權(quán)利要求一種多通道多道脈沖幅度分析器，用于對(duì)多個(gè)通道的輸入信號(hào)按幅度信息進(jìn)行分類(lèi)、按所分類(lèi)別進(jìn)行多個(gè)道地址存儲(chǔ)計(jì)數(shù)、并生成處理數(shù)據(jù)輸出，其特征在于，包括多個(gè)脈沖峰檢測(cè)電路，相對(duì)獨(dú)立工作，接收多路探測(cè)器輸出并濾波成形的多路脈沖信號(hào)，檢測(cè)所述多路脈沖信號(hào)的各個(gè)峰到達(dá)時(shí)刻，并分別輸出與所述各路脈沖對(duì)應(yīng)的多個(gè)甄別信號(hào)；多個(gè)ADC，相對(duì)獨(dú)立工作，與所述多個(gè)脈沖峰檢測(cè)電路相對(duì)應(yīng)，接收啟動(dòng)信號(hào)，啟動(dòng)對(duì)所述多路脈沖信號(hào)進(jìn)行A/D變換，并輸出變換數(shù)據(jù)；多個(gè)多道數(shù)據(jù)存儲(chǔ)電路，接收所述多個(gè)ADC輸出的變換數(shù)據(jù)并按照道址進(jìn)行計(jì)數(shù)存儲(chǔ)；網(wǎng)絡(luò)傳輸模塊，讀取所述多個(gè)多道數(shù)據(jù)存儲(chǔ)電路存儲(chǔ)的數(shù)據(jù)并經(jīng)接口電路輸出到計(jì)算機(jī)，進(jìn)行相應(yīng)的后續(xù)數(shù)據(jù)處理；以及時(shí)序控制電路，產(chǎn)生時(shí)序信號(hào)，用于控制所述多個(gè)脈沖峰檢測(cè)電路、所述多個(gè)ADC電路、所述多個(gè)多道數(shù)據(jù)存儲(chǔ)電路的工作時(shí)序，所述啟動(dòng)信號(hào)是所述時(shí)序控制電路根據(jù)所述多個(gè)脈沖峰檢測(cè)電路所輸出的甄別信號(hào)而產(chǎn)生的。
2.如權(quán)利要求1所述的多通道脈沖幅度分析器，其特征在于，所述多個(gè)數(shù)據(jù)存儲(chǔ)電路 和時(shí)序控制電路由FPGA實(shí)現(xiàn)。
3.如權(quán)利要求1或者2所述的多通道脈沖幅度分析器，其特征在于，所述多通道的個(gè)數(shù) 為4。
專(zhuān)利摘要一種多通道多道脈沖幅度分析器，各個(gè)通道獨(dú)立工作，可以進(jìn)行多個(gè)通道的相關(guān)性測(cè)量，提高了測(cè)量的實(shí)時(shí)性，并具有結(jié)構(gòu)簡(jiǎn)化擴(kuò)展靈活的優(yōu)點(diǎn)。包括多個(gè)脈沖峰檢測(cè)電路，相對(duì)獨(dú)立工作，接收多路脈沖信號(hào)，檢測(cè)各個(gè)峰到達(dá)時(shí)刻，并分別輸出多個(gè)甄別信號(hào)；多個(gè)ADC，相對(duì)獨(dú)立工作，啟動(dòng)對(duì)所述多路脈沖信號(hào)進(jìn)行A/D變換，并輸出變換數(shù)據(jù)；多個(gè)多道數(shù)據(jù)存儲(chǔ)電路，接收變換數(shù)據(jù)并進(jìn)行計(jì)數(shù)存儲(chǔ)；網(wǎng)絡(luò)傳輸模塊，讀取所述存儲(chǔ)數(shù)據(jù)并輸出；以及時(shí)序控制電路，產(chǎn)生時(shí)序信號(hào)，用于控制所述各個(gè)電路工作時(shí)序。
文檔編號(hào)G01T1/36GK201600461SQ20092010904
公開(kāi)日2010年10月6日 申請(qǐng)日期2009年6月30日 優(yōu)先權(quán)日2009年6月30日
發(fā)明者張清軍, 朱維彬, 李元景, 李建華, 王清華, 胡潔 申請(qǐng)人:同方威視技術(shù)股份有限公司