本發(fā)明屬于MEMS加工技術(shù)領(lǐng)域，具體涉及一種基于SOI的垂直梳齒制造工藝。

背景技術(shù)：

微機(jī)電系統(tǒng)(MEMS)是20世紀(jì)80年代隨著硅微機(jī)械加工技術(shù)的發(fā)展而逐漸成長起來的，是微電子平面加工技術(shù)和硅微機(jī)械加工技術(shù)發(fā)展相結(jié)合的產(chǎn)物。MEMS的特征尺寸在微米量級(jí)，集傳感技術(shù)、制動(dòng)技術(shù)和控制技術(shù)于一體。采用MEMS技術(shù)實(shí)現(xiàn)的微型電容式加速度計(jì)，以其小型化、可集成性、高精度、低噪聲、低溫漂和低價(jià)格等優(yōu)點(diǎn)，廣泛應(yīng)用于軍事、汽車工藝、消費(fèi)類電子產(chǎn)品等領(lǐng)域。

由于采用SOI技術(shù)能使MEMS加工工藝與集成電路工藝兼容，SOI片已被廣泛應(yīng)用于電容式微加速度計(jì)。

目前，大多數(shù)三軸電容式微加速度計(jì)在Z軸檢測方向上需要兩個(gè)極板，這在SOI上加工工藝?yán)щy。

梳齒式電容結(jié)構(gòu)以被廣泛應(yīng)用微加速度計(jì)，但由于梳齒加工工藝的選擇問題，造成制造周期長。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明目的是提供一種基于SOI的垂直梳齒制造工藝，解決在SOI上Z軸檢測方向檢測電容加工困難、制造周期長的問題。

本發(fā)明的技術(shù)方案為：一種基于SOI的垂直梳齒制造工藝，SOI從下到上依次為襯底、絕緣層、Si層，步驟如下：

(1)在Si層上沉積一層SiO₂薄膜，

(2)刻蝕SiO₂薄膜，形成SiO₂掩膜；

(3)采用物理氣相沉積和剝離技術(shù)得到鋁電極；

(4)采用物理氣相沉積和剝離技術(shù)得到Cr掩膜；

(5)干刻，去除未被Cr掩膜覆蓋的SiO₂掩膜；

(6)Si層第一次干刻；

(7)去除Cr掩膜；

(8)Si層第二次干刻；

(9)絕緣層及SiO₂掩膜刻蝕，釋放梳齒結(jié)構(gòu)。

進(jìn)一步地，具體步驟如下：

(1)利用PECVD工藝在Si層上沉積一層SiO₂薄膜；

(2)用BOE溶液刻蝕SiO₂薄膜，形成SiO₂掩膜；

(3)利用反轉(zhuǎn)光刻膠在基片上光刻，然后采用電子束蒸發(fā)沉積一層Al薄膜，剝離掉非電極部分的Al薄膜后得到鋁電極；

(4)利用反轉(zhuǎn)光刻膠在基片上光刻，然后采用電子束蒸發(fā)沉積一層Cr薄膜，剝離部分Cr薄膜后得到Cr掩膜；

(5)采用DRIE刻蝕機(jī)去除未被Cr掩膜覆蓋的SiO₂掩膜；

(6)采用DRIE刻蝕機(jī)進(jìn)行Si層的第一次干刻；

(7)在硝酸鈰銨溶液中腐蝕Cr，去除Cr掩膜；

(8)采用DRIE刻蝕機(jī)進(jìn)行Si層的第二次干刻；

(9)用BOE溶液腐蝕絕緣層同時(shí)腐蝕表面SiO₂掩膜，釋放梳齒結(jié)構(gòu)。

步驟(2)中，通過對(duì)SiO₂薄膜刻蝕，形成SiO₂掩膜，經(jīng)過步驟(5)自對(duì)準(zhǔn)干刻后做步驟(8)Si層的二次干刻掩膜。

步驟(4)中，需要?jiǎng)冸x掉除步驟(5)用做SiO₂自對(duì)準(zhǔn)干刻掩膜和步驟(6)用做Si層的第一次干刻掩膜外的Cr薄膜，得到Cr掩膜。

本發(fā)明的技術(shù)方案中，僅使用三層掩膜通過對(duì)Si層進(jìn)行兩次干刻即可同時(shí)制造等高梳齒和不等高梳齒結(jié)構(gòu)。利用化學(xué)氣相沉積技術(shù)，沉積一層較厚的SiO₂薄膜，作后續(xù)步驟里Si層二次干刻掩膜層，以獲得良好的刻蝕深度。用物理沉積和剝離技術(shù)獲得金屬薄膜，既能獲得良好的線條又能減少工藝步驟縮短工藝周期。利用Cr掩膜作為Si層第一次的干刻掩膜層，Cr易除去，與Si的刻蝕選擇比高，在刻蝕中可以選用大功率、高ICP刻蝕，以達(dá)到Si層的深槽刻蝕并獲得好的深寬比。步驟(4)、(5)采用自對(duì)準(zhǔn)技術(shù)，減少了掩膜的使用、縮短了工藝周期并達(dá)到了精度要求，避免再次對(duì)準(zhǔn)造成的誤差。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：

1、采用簡單工藝同時(shí)制造出等高和不等高垂直梳齒結(jié)構(gòu)，可實(shí)現(xiàn)加速度計(jì)三軸方向特別是Z軸方向上加速度的檢測。

2、采用剝離技術(shù)獲得鋁電極和Cr掩膜，能獲得好的金屬薄膜線條同時(shí)減少了加工工藝，縮短了工藝周期同時(shí)可以獲得很好的精度。

3、采用自對(duì)準(zhǔn)技術(shù)，減少了工藝步驟和掩膜版的使用同時(shí)達(dá)到了對(duì)準(zhǔn)精度要降低了成本。

4、在刻蝕Si層時(shí)使用Cr做掩膜，由于其和Si的刻蝕比較大，可以增大Si的刻蝕速率和刻蝕深度。

附圖說明

圖1為本發(fā)明垂直梳齒制造工藝流程圖，

圖2為垂直梳齒剖面示意圖，

圖3為垂直梳齒平面示意圖。

具體實(shí)施方式

實(shí)施例

①、利用PECVD工藝在SOI基片上沉積一層1um厚的SiO₂薄膜，如圖1中⑴所示；

②、在40℃，BOE(緩沖HF溶液)溶液中刻蝕SiO₂薄膜，獲得如圖1中⑵所示圖形；

③、利用反轉(zhuǎn)光刻膠在基片上光刻，然后采用電子束蒸發(fā)沉積一層100nm Al薄膜，剝離后獲得如圖1中⑶所示圖形，得到鋁電極；

④、利用反轉(zhuǎn)光刻膠在基片上光刻，然后采用電子束蒸發(fā)沉積一層150nm Cr薄膜，剝離后獲得如圖1中⑷所示圖形，得到Cr掩膜；

⑤、采用DRIE刻蝕機(jī)做SiO₂薄膜干刻，獲得如圖1中⑸所示圖形；

⑥、采用DRIE刻蝕機(jī)做Si層第一次干刻，刻蝕深度為Si層厚度的二分之一，獲得如圖1中⑹所示圖形；

⑦、在硝酸鈰銨溶液中腐蝕Cr，去除Cr掩膜，獲得如圖1中⑺所示圖形；

⑧、采用DRIE刻蝕機(jī)做Si層第二次干刻，獲得如圖1中⑻所示圖形；

⑨、在40℃，BOE(緩沖HF溶液)溶液中腐蝕絕緣層同時(shí)腐蝕表面SiO₂薄膜，釋放梳齒結(jié)構(gòu)，獲得如圖1中⑼所示圖形。

至此，工藝結(jié)束。

以上所述實(shí)施例僅表達(dá)了本申請的具體實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本申請保護(hù)范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本申請技術(shù)方案構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本申請的保護(hù)范圍。