一種陣列基板、顯示裝置及制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示領(lǐng)域，特別是一種陣列基板、顯示裝置及制作方法。
【背景技術(shù)】
[0002]在現(xiàn)有的陣列基板中，像素電極都是與薄膜晶體管的漏電極連接。以圖1所示的底柵型陣列基板為例，襯底基板I上的薄膜晶體管包括柵電極2、源電極5、漏電極6以及連接源電極5和漏電極6的有源層4。陣列基板的像素電極8通過(guò)鈍化層7的過(guò)孔與漏電極6連接。
[0003]通過(guò)圖1可以看出，現(xiàn)有技術(shù)中的薄膜晶體管結(jié)構(gòu)是由源電極5、有源層4和漏電極6平鋪而成的，因此占據(jù)著非常大的面積(即圖1中的a區(qū)域)。在陣列基板上，陣列基板的開(kāi)口率主要就是由薄膜晶體管的面積大小所決定的，因此現(xiàn)有薄膜晶體管結(jié)構(gòu)影響了陣列基板的開(kāi)口率。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種陣列基板、顯示裝置及制作方法，能夠有效改善陣列基板的開(kāi)口率。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明的實(shí)施例提供一種陣列基板，包括襯底基板，所述襯底基板上形成有透明導(dǎo)電圖形、柵電極、有源層以及與所述有源層連接的源電極；
[0006]所述透明導(dǎo)電圖形與所述源電極之間設(shè)置有包括過(guò)孔的絕緣層；
[0007]所述透明導(dǎo)電圖形包括通過(guò)所述過(guò)孔與所述有源層連接的第一部分，所述第一部分作為漏電極，與所述柵電極、有源層以及源電極，組成薄膜晶體管結(jié)構(gòu)。
[0008]其中，所述透明導(dǎo)電圖形還包括作為像素電極的第二部分。
[0009]其中，所述絕緣層為鈍化層，所述鈍化層位于所述源電極上方；
[0010]所述襯底基板上還形成有柵絕緣層，所述柵絕緣層設(shè)置在所述柵電極與所述源電極之間。
[0011 ] 其中，所述絕緣層為柵絕緣層，所述柵絕緣層設(shè)置在所述柵電極與所述源電極之間；
[0012]所述透明導(dǎo)電圖形與所述柵電極同層設(shè)置。
[0013]其中，所述有源層為氧化物半導(dǎo)體層。
[0014]此外，本發(fā)明的另一實(shí)施例還提供一種顯示裝置，包括上述的陣列基板。
[0015]此外，本發(fā)明的另一實(shí)施例還提供一種陣列基板的制作方法，至少包括在襯底基板上形成有透明導(dǎo)電圖形、薄膜晶體管以及間隔所述透明導(dǎo)電層與所述薄膜晶體管的源電極的絕緣層的步驟，所述絕緣層具有過(guò)孔；
[0016]其中，在形成薄膜晶體管的步驟中，只形成柵電極、源電極以及有源層；
[0017]形成包括有通過(guò)所述過(guò)孔與所述有源層連接的第一部分的所述透明導(dǎo)電圖形，所述第一部分作為漏電極，與所述柵電極、有源層以及源電極，組成薄膜晶體管結(jié)構(gòu)。
[0018]其中，所述透明導(dǎo)電圖形還包括作為像素電極的第二部分。
[0019]其中，所述絕緣層為鈍化層，所述制作方法具體包括:
[0020]在襯底基板上形成柵電極和掃描線；
[0021]在形成有柵電極和掃描線的襯底基板上，形成柵絕緣層；
[0022]在形成有柵絕緣層的襯底基板上，形成源電極、數(shù)據(jù)線和與該源電極連接的有源層；
[0023]在形成有源電極、數(shù)據(jù)線和有源層的襯底基板上，形成具有過(guò)孔的鈍化層；
[0024]在形成有鈍化層的襯底基板上，形成透明導(dǎo)電圖形，所述透明導(dǎo)電圖形的第一部分通過(guò)所述鈍化層的過(guò)孔，與所述有源層連接。
[0025]其中，所述絕緣層為柵絕緣層，所述制作方法具體包括:
[0026]在襯底基板上形成柵電極、掃描線和透明導(dǎo)電圖形；
[0027]在形成有柵電極、掃描線和透明導(dǎo)電圖形的襯底基板上，形成具有過(guò)孔的柵絕緣層；
[0028]在形成有柵絕緣層的襯底基板上，形成源電極、數(shù)據(jù)線和與該源電極連接的有源層，所述有源層通過(guò)所述柵絕緣層的過(guò)孔與所述透明導(dǎo)電圖形的第一部分連接。
[0029]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0030]在本發(fā)明的方案中，薄膜晶體管不再是現(xiàn)有技術(shù)中那樣平鋪而成，而是有一部分形成在絕緣層上的過(guò)孔中，形成垂直分離的立體結(jié)構(gòu)。因此相比于現(xiàn)有技術(shù)，薄膜晶體管的占用面積更小，從而縮短了整個(gè)陣列基板上各像素區(qū)域之間的間隙，進(jìn)而改善開(kāi)口率。
【附圖說(shuō)明】
[0031]圖1為現(xiàn)有的頂柵型陣列基板的結(jié)構(gòu)示意圖；
[0032]圖2為本發(fā)明的陣列基板中，薄膜晶體管的結(jié)構(gòu)示意圖；
[0033]圖3-圖6分別為本發(fā)明的陣列基板對(duì)應(yīng)不同實(shí)現(xiàn)方式的結(jié)構(gòu)示意圖；
[0034]圖7A-圖7D為本發(fā)明的陣列基板的制作方法的詳細(xì)示意圖；
[0035]圖8A-圖SB為本發(fā)明的陣列基板的另一制作方法的詳細(xì)示意圖。
【具體實(shí)施方式】
[0036]為使本發(fā)明要解決的技術(shù)問(wèn)題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
[0037]針對(duì)上述現(xiàn)有技術(shù)問(wèn)題，本發(fā)明的實(shí)施例提供一種新結(jié)構(gòu)的陣列基板，能夠有效改善開(kāi)口率。作為示例性介紹，以圖2所示的底柵型陣列基板為例，該陣列基板包括:襯底基板1，在襯底基板I上形成有透明導(dǎo)電圖形6、柵電極2、有源層4以及與所述有源層4連接的源電極6 ；
[0038]其中，透明導(dǎo)電圖形與源電極6之間設(shè)置有包括過(guò)孔的絕緣層7 ;
[0039]透明導(dǎo)電圖形6包括通過(guò)絕緣層的過(guò)孔與所述有源層連接的第一部分，所述第一部分作為漏電極，與柵電極2、有源層4以及源電極5，組成薄膜晶體管結(jié)構(gòu)。
[0040]在本實(shí)施例的陣列基板中，薄膜晶體管的一部分形成在絕緣層上的過(guò)孔中，從而形成垂直分離的立體結(jié)構(gòu)。與圖1相對(duì)比可知，本實(shí)施例的薄膜晶體管面積b明顯要小于現(xiàn)有技術(shù)中的薄膜晶體管面積a，因此能夠讓像素電極占據(jù)更多面積，從而提高陣列基板的開(kāi)口率。
[0041 ] 下面通過(guò)幾種實(shí)現(xiàn)方式詳細(xì)介紹本實(shí)施例的陣列基板結(jié)構(gòu)。
[0042]實(shí)現(xiàn)方式一
[0043]在本實(shí)現(xiàn)方式一中，如圖3所示，陣列基板包括:
[0044]襯底基板I ;
[0045]形成在襯底基板I上的柵電極2、柵絕緣層3、有源層4 (有源層可以是氧化物半導(dǎo)體層)、源電極5。在源電極5上還形成有具有過(guò)孔的鈍化層7，該鈍化層7即為上文所述的絕緣層。在鈍化層7上進(jìn)一步形成有透明導(dǎo)電圖形，透明導(dǎo)電圖形由兩部分組成，即作為漏電極6的第一部分以及作為像素電極8的第二部分。
[0046]通過(guò)圖3可以看出，在本實(shí)現(xiàn)方式一的陣列基板結(jié)構(gòu)中，漏電極I是豎直形成在鈍化層7的過(guò)孔之中，與現(xiàn)有技術(shù)的平鋪而成相比較，減少了橫向的占用面積。這最終使得整個(gè)薄膜晶體管更小，從而縮短了各像素區(qū)域之間的間距，使陣列基板的開(kāi)口率得到了有效的提升。
[0047]當(dāng)然，作為一個(gè)優(yōu)選方案，在上述基礎(chǔ)之上，像素電極即作為整個(gè)透明導(dǎo)電圖形。即像素電極直接代替漏電極與有源層進(jìn)行連接。如此一來(lái)，現(xiàn)有技術(shù)的陣列基板結(jié)構(gòu)不同的是，整個(gè)薄膜晶體管結(jié)構(gòu)不需要再包括漏電極，可進(jìn)一步減少占用面積。
[0048]實(shí)現(xiàn)方式二
[0049]在本實(shí)現(xiàn)方式二中，如圖4所示，陣列基板包括:
[0050]襯底基板I ;
[0051]在襯底基板I上形成的有源層4和源電極5。在源電極5上方還設(shè)置有具有過(guò)孔的柵絕緣層3，該柵絕緣層3即為上文所述的絕緣層。在柵絕緣層3上進(jìn)一步設(shè)置有柵電極2，以及由漏電極6和像素電極8構(gòu)成的透明導(dǎo)電圖形。
[0052]與實(shí)現(xiàn)方式一不同的是，實(shí)現(xiàn)方式二所示的陣列基板為頂柵結(jié)構(gòu)，該結(jié)構(gòu)的優(yōu)勢(shì)是:柵電極2和透明導(dǎo)電圖形可以同層同材料設(shè)置，并能夠通過(guò)一次構(gòu)圖工藝形成。
[0053]實(shí)現(xiàn)方式三
[0054]在本實(shí)現(xiàn)方式二中，如圖5所示，陣列基板包括:
[0055]襯底基板I ;
[0056]形成在襯底基板I上的柵電極2以及透明導(dǎo)電圖形。透明導(dǎo)電圖形由兩部分組成，即作為漏電極6的第一部分以及作為像素電極8的第二部分。在柵電極2上形成具有過(guò)孔的柵絕緣層3。在柵絕緣層3上方，形成源電極5以及有源層4。其中，有源層4通過(guò)柵絕緣層3上的過(guò)孔與漏電極6連接，進(jìn)而組成由源電極5、有源層4和漏電極6構(gòu)成的薄膜晶體管結(jié)構(gòu)。
[0057]通過(guò)圖5可以看出，在本實(shí)現(xiàn)方式三的陣列基板結(jié)構(gòu)中，有源層4是豎直形成在柵絕緣層3的過(guò)孔之中，與現(xiàn)有技術(shù)的平鋪而成相比較，更能節(jié)省占用面積。這