專利名稱：薄膜晶體管陣列基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種薄膜晶體管陣列基板(TFT array)，且特別是有關(guān)于一種具有第二金屬層/絕緣層/銦錫氧化物層(Metal-Insulator-ITO)架構(gòu)的儲(chǔ)存電容的薄膜晶體管陣列基板。
背景技術(shù)：
針對(duì)多媒體社會(huì)的急速進(jìn)步，多半受惠于半導(dǎo)體元件或顯示裝置的飛躍性進(jìn)步。就顯示器而言，陰極射線管(Cathode Ray Tube，CRT)因具有優(yōu)異的顯示品質(zhì)與其經(jīng)濟(jì)性，一直獨(dú)占近年來的顯示器市場(chǎng)。然而，對(duì)于個(gè)人在桌上操作多數(shù)終端機(jī)/顯示器裝置的環(huán)境，或是以環(huán)保的觀點(diǎn)切入，若以節(jié)省能源的潮流加以預(yù)測(cè)，陰極射線管因空間利用以及能源消耗上仍存在很多問題，而對(duì)于輕、薄、短、小以及低消耗功率的需求無法有效提供解決之道。因此，具有高畫質(zhì)、空間利用效率佳、低消耗功率、無輻射等優(yōu)越特性的薄膜晶體管液晶顯示器(Thin Film Transistor Liquid Crystal Display，TFT LCD)已逐漸成為市場(chǎng)的主流。
薄膜晶體管液晶顯示器(TFT-LCD)主要由薄膜晶體管陣列基板、彩色濾光陣列基板和液晶層所構(gòu)成，其中薄膜晶體管陣列基板是由復(fù)數(shù)個(gè)陣列排列的薄膜晶體管以及與每一個(gè)薄膜晶體管對(duì)應(yīng)配置的像素電極(pixel electrode)所組成。而薄膜晶體管系用來作為液晶顯示單元的開關(guān)元件。此外，為了控制個(gè)別的像素單元，通常會(huì)經(jīng)由掃描配線(scan line)與數(shù)據(jù)配線(date line)以選取特定的像素，并通過提供適當(dāng)?shù)牟僮麟妷?，以顯示對(duì)應(yīng)此像素的顯示數(shù)據(jù)。另外，上述的像素電極的部分區(qū)域通常會(huì)覆蓋于掃描配線或是共享配線(common line)上，以形成儲(chǔ)存電容。公知技術(shù)中，常見的儲(chǔ)存電容可區(qū)分為第一金屬層/絕緣層/第二金屬層(Metal-Insulator-Metal，MIM)以及第一金屬層/絕緣層/銦錫氧化物層(Metal-Insulator-ITO，MII)兩種架構(gòu)，以下將針對(duì)上述兩種架構(gòu)的儲(chǔ)存電容結(jié)構(gòu)進(jìn)行詳細(xì)之說明。
圖1為公知第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲(chǔ)存電容的剖面示意圖。請(qǐng)參照?qǐng)D1，在公知的像素結(jié)構(gòu)中，第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲(chǔ)存電容Cst通常通過掃描配線或共享配線100與其上方的上電極120耦合而成。值得注意的是，在第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲(chǔ)存電容中，掃描配線或共享配線100與上電極120通過柵極絕緣層110彼此電性絕緣，因此儲(chǔ)存電容值Cst與柵極絕緣層110的厚度有關(guān)。換言之，柵極絕緣層110的厚度越小，儲(chǔ)存電容值Cst就越大。此外，像素電極140通過保護(hù)層130中的接觸窗132與上電極120電性連接。
圖2為公知第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲(chǔ)存電容的剖面示意圖。請(qǐng)參照?qǐng)D2，在公知的像素結(jié)構(gòu)中，第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲(chǔ)存電容通常通過掃描配線或共享配線200與其上方的像素電極230耦合而成。與第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)不同之處在于，第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲(chǔ)存電容中的掃描配線或共享配線200與像素電極230通過柵極絕緣層210與保護(hù)層220彼此電性絕緣，因此儲(chǔ)存電容值Cst與柵極絕緣層210及保護(hù)層220的總厚度有關(guān)。換言之，柵極絕緣層210及保護(hù)層220的總厚度越小，儲(chǔ)存電容值Cst就越大。
在公知的薄膜晶體管陣列基板中，若要在不影響開口率的前提下增加儲(chǔ)存電容值Cst，則必須縮減柵極絕緣層210及/或保護(hù)層220的厚度，但若縮減柵極絕緣層210及/或保護(hù)層220的厚度則有可能使得薄膜晶體管的元件信賴性(reliability)下降。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種薄膜晶體管陣列基板，其能夠有效增進(jìn)各像素中的儲(chǔ)存電容值。
本發(fā)明的另一目的是提供一種薄膜晶體管陣列基板，其能夠有效增進(jìn)各像素中的開口率(aperture ratio)。
為達(dá)上述目的，本發(fā)明提出一種薄膜晶體管陣列基板，主要是由一基板、復(fù)數(shù)個(gè)掃描配線、復(fù)數(shù)個(gè)數(shù)據(jù)配線、復(fù)數(shù)個(gè)薄膜晶體管、復(fù)數(shù)個(gè)像素電極、復(fù)數(shù)個(gè)下電極，以及復(fù)數(shù)個(gè)連接導(dǎo)體層所構(gòu)成。其中，掃描配線以及數(shù)據(jù)配線配置于基板上，以將基板區(qū)分出復(fù)數(shù)個(gè)像素區(qū)域。薄膜晶體管系分別位于各像素區(qū)域內(nèi)，并且通過對(duì)應(yīng)的掃描配線以及對(duì)應(yīng)的數(shù)據(jù)配線驅(qū)動(dòng)。像素電極分別位于各像素區(qū)域內(nèi)，以與對(duì)應(yīng)的薄膜晶體管電性連接，且每一個(gè)像素電極的部分區(qū)域位于對(duì)應(yīng)的掃描配線的上方。每一個(gè)下電極配置于一個(gè)像素電極以及對(duì)應(yīng)之一掃描配線之間。每一個(gè)連接導(dǎo)體層位于對(duì)應(yīng)之一下電極之部分區(qū)域及一掃描配線的上方，且每一個(gè)連接導(dǎo)體層與對(duì)應(yīng)的下電極及掃描配線電性連接。
為達(dá)上述目的，本發(fā)明提出一種薄膜晶體管陣列基板，主要是由一基板、復(fù)數(shù)個(gè)掃描配線、復(fù)數(shù)個(gè)數(shù)據(jù)配線、復(fù)數(shù)個(gè)薄膜晶體管、復(fù)數(shù)個(gè)像素電極、復(fù)數(shù)個(gè)共享配線、復(fù)數(shù)個(gè)下電極，以及復(fù)數(shù)個(gè)連接導(dǎo)體層所構(gòu)成。其中，掃描配線以及數(shù)據(jù)配線配置于基板上，以將基板區(qū)分出復(fù)數(shù)個(gè)像素區(qū)域。薄膜晶體管分別位于各像素區(qū)域內(nèi)，并且通過對(duì)應(yīng)的掃描配線以及對(duì)應(yīng)的數(shù)據(jù)配線驅(qū)動(dòng)。像素電極分別位于各像素區(qū)域內(nèi)，以與對(duì)應(yīng)的薄膜晶體管電性連接。共享配線配置于基板上，且每一個(gè)像素電極的部分區(qū)域位于對(duì)應(yīng)的共享配線的上方。每一個(gè)下電極配置于一個(gè)像素電極以及對(duì)應(yīng)之一共享配線之間。每一個(gè)連接導(dǎo)體層位于對(duì)應(yīng)之一下電極的部分區(qū)域及一共享配線的上方，且每一個(gè)連接導(dǎo)體層與對(duì)應(yīng)的下電極及共享配線電性連接。
由于本發(fā)明的薄膜晶體管陣列基板主要在掃描配線或共享配線的上方形成一連接導(dǎo)體層，通過連接導(dǎo)體層將掃描配線或共享配線與其上方的下電極電性連接，以使得像素電極與下電極耦合成一儲(chǔ)存電容。因此，相較于公知的儲(chǔ)存電容結(jié)構(gòu)，本發(fā)明的儲(chǔ)存電容結(jié)構(gòu)可在相同耦合面積的條件下，獲得較大的儲(chǔ)存電容值。換言之，本發(fā)明的儲(chǔ)存電容結(jié)構(gòu)僅需較小的耦合面積即可獲得所需的儲(chǔ)存電容值，故可有效提高開口率。


圖1為公知第一金屬層-絕緣層-第二金屬層(MIM)架構(gòu)的儲(chǔ)存電容的剖面示意圖。
圖2為公知第一金屬層-絕緣層-銦錫氧化物層(MII)架構(gòu)的儲(chǔ)存電容的剖面示意圖。
圖3為依照本發(fā)明一較佳實(shí)施例薄膜晶體管陣列基板的示意圖。
圖4為根據(jù)圖3中的薄膜晶體管陣列基板沿著剖面線A-A’所見的剖面圖。
圖5為依照本發(fā)明另一較佳實(shí)施例薄膜晶體管陣列基板的剖面示意圖。
圖6為依照本發(fā)明另一較佳實(shí)施例薄膜晶體管陣列基板的示意圖。
100、200掃描配線或共享配線110、210柵極絕緣層120上電極130、220保護(hù)層132接觸窗140、230像素電極300、300’薄膜晶體管陣列基板310基板
320掃描配線330數(shù)據(jù)配線340薄膜晶體管350像素電極360下電極370連接導(dǎo)體層380保護(hù)層382第一接觸窗390介電層392第二接觸窗394第三接觸窗400共享配線具體實(shí)施方式
圖3為依照本發(fā)明一較佳實(shí)施例薄膜晶體管陣列基板的示意圖，而圖4為根據(jù)圖3中的薄膜晶體管陣列基板沿著剖面線A-A’所見的剖面圖。
請(qǐng)參照?qǐng)D3及圖4，本實(shí)施例的薄膜晶體管陣列基板300主要是由一基板310、復(fù)數(shù)個(gè)掃描配線320、復(fù)數(shù)個(gè)數(shù)據(jù)配線330、復(fù)數(shù)個(gè)薄膜晶體管340、復(fù)數(shù)個(gè)像素電極350、復(fù)數(shù)個(gè)下電極360，以及復(fù)數(shù)個(gè)連接導(dǎo)體層370所構(gòu)成。
其中，掃描配線320以及數(shù)據(jù)配線330配置于基板310上，以將基板310區(qū)分出復(fù)數(shù)個(gè)像素區(qū)域312。薄膜晶體管340分別位于各像素區(qū)域3 12內(nèi)，并且通過對(duì)應(yīng)的掃描配線320以及對(duì)應(yīng)的數(shù)據(jù)配線330驅(qū)動(dòng)。像素電極350分別位于各像素區(qū)域312內(nèi)，以與對(duì)應(yīng)的薄膜晶體管340電性連接，且每一個(gè)像素電極350的部分區(qū)域位于對(duì)應(yīng)的掃描配線320的上方。
此外，每一個(gè)下電極360配置于一個(gè)像素電極350以及對(duì)應(yīng)的一掃描配線320之間，且這些下電極360例如是在制作數(shù)據(jù)配線330、源極及漏極等第二金屬層時(shí)一并形成，而下電極360與像素電極350之間配置有一保護(hù)層380，以使下電極360與像素電極350保持電性隔絕。
另外，每一個(gè)連接導(dǎo)體層370位于對(duì)應(yīng)的一下電極360的部分區(qū)域及一掃描配線320的上方，且下電極360與掃描配線320之間配置有一介電層390。保護(hù)層380與介電層390中具有復(fù)數(shù)個(gè)第一接觸窗382以及復(fù)數(shù)個(gè)第二接觸窗392，而每個(gè)第一接觸窗382系暴露出一下電極360，且每個(gè)第二接觸窗392暴露出一掃描配線320。每個(gè)連接導(dǎo)體層370通過第一接觸窗382而與對(duì)應(yīng)之下電極360電性連接，且每個(gè)連接導(dǎo)體層370通過第二接觸窗392而與對(duì)應(yīng)的掃描配線320電性連接。
圖5為依照本發(fā)明另一較佳實(shí)施例薄膜晶體管陣列基板的剖面示意圖。請(qǐng)同時(shí)參照?qǐng)D4與圖5，在上述實(shí)施例中，每個(gè)連接導(dǎo)體層370分別通過保護(hù)層380及介電層390上的接觸窗382，392(繪示于圖4中)，以將下電極360與掃描配線320電性連接。然而，熟悉該項(xiàng)技術(shù)者應(yīng)知，本發(fā)明亦可不須分別通過保護(hù)層380及介電層390上的接觸窗382，392將下電極360與掃描配線320電性連接。如圖5所示，保護(hù)層380與介電層390中具有復(fù)數(shù)個(gè)第三接觸窗394，更詳細(xì)的說，每一個(gè)像素中僅具有一個(gè)第三接觸窗394，故圖5中僅繪示出一個(gè)接觸窗。本實(shí)施例中，第三接觸窗394的尺寸足以同時(shí)暴露出下電極360及對(duì)應(yīng)的掃描配線320，以使得連接導(dǎo)體層370能夠通過第三接觸窗394與對(duì)應(yīng)之下電極360以及掃描配線320同時(shí)電性連接。
由上述可知，本實(shí)施例的薄膜晶體管陣列基板300在掃描配線320的上方形成一連接導(dǎo)體層370，并通過連接導(dǎo)體層370將掃描配線320與其上方的下電極360電性連接，使得像素電極350與下電極360耦合成一儲(chǔ)存電容。換言之，本發(fā)明的儲(chǔ)存電容為一第二金屬層/絕緣層/銦錫氧化物層(MII)的架構(gòu)。
值得注意的是，本發(fā)明具有第二金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲(chǔ)存電容，由于下電極與像素電極之間所夾置之保護(hù)層，其厚度相較于公知技術(shù)中夾置于上、下電極中的介電層的厚度更薄。因此，相較于公知的儲(chǔ)存電容結(jié)構(gòu)，本發(fā)明的儲(chǔ)存電容結(jié)構(gòu)可在相同耦合面積的條件下，獲得較大的儲(chǔ)存電容值。換言之，本發(fā)明的儲(chǔ)存電容結(jié)構(gòu)僅需較小的耦合面積即可獲得所需的儲(chǔ)存電容值，故可有效提高開口率。
承上所述，上述的實(shí)施例皆針對(duì)儲(chǔ)存電容在掃描配線(Cst onGate)的架構(gòu)舉例說明，然而任何熟悉該項(xiàng)技藝者應(yīng)知，本發(fā)明的并不局限于儲(chǔ)存電容在掃描配線的架構(gòu)，亦可運(yùn)用在儲(chǔ)存電容在共享配線上(Cst on common)的架構(gòu)上。
圖6為依照本發(fā)明另一較佳實(shí)施例薄膜晶體管陣列基板的示意圖。其中薄膜晶體管陣列基板300’的主要結(jié)構(gòu)大致與圖3相同，故僅針對(duì)相異點(diǎn)進(jìn)行說明如下。
請(qǐng)參閱圖6，本實(shí)施例的儲(chǔ)存電容在共享配線的架構(gòu)中，主要在于相鄰兩條掃描配線320之間增加配置一共享配線400，且每個(gè)像素電極350的部分區(qū)域位于共享配線400的上方，而每個(gè)下電極360改配置于像素電極360以及對(duì)應(yīng)的共享配線400之間。每個(gè)連接導(dǎo)體層370位于對(duì)應(yīng)的下電極360的部分區(qū)域及共享配線400的上方，且每個(gè)連接導(dǎo)體層370與對(duì)應(yīng)的下電極360及共享配線400電性連接，使得像素電極350與下電極360耦合成一第二金屬層/絕緣層/銦錫氧化物層(MII)的儲(chǔ)存電容。
承上所述，上述各個(gè)實(shí)施例中所揭露的連接導(dǎo)體層其材質(zhì)無須限制，但為了使工藝更為簡(jiǎn)便，連接導(dǎo)體層的材質(zhì)可與像素電極相同，例如是銦錫氧化物(ITO)或銦鋅氧化物(IZO)。換言之，在形成像素電極時(shí)，可進(jìn)一步將像素電極圖案化以分為兩個(gè)部分，其中一部分作為連接導(dǎo)體層，而剩余的部分作為像素的顯示區(qū)域。
此外，基于上述的概念，熟悉該項(xiàng)技術(shù)者應(yīng)知，本發(fā)明的薄膜晶體管陣列基板可更可運(yùn)用至一種多重區(qū)域垂直排列型液晶顯示器(Multi-domain Vertical Alignment liquid crystal display，MVA-LCD)或是其它種模式的液晶顯示器中。由于此種液晶顯示器會(huì)將其中的像素電極圖案化以形成圖案化的狹縫(slit)或突起(protrude)，使兩基板間的電場(chǎng)改變，并使兩基板間的液晶能以多區(qū)域平均的方式排列，進(jìn)而達(dá)到液晶顯示面板的視角對(duì)稱的目的。因此，經(jīng)圖案化的像素電極的部分區(qū)域即可作為連接導(dǎo)體層，而剩余的區(qū)域即可作為像素的顯示區(qū)域。
綜上所述，本發(fā)明的薄膜晶體管陣列基板主要具有下列優(yōu)點(diǎn)1.本發(fā)明的薄膜晶體管陣列基板，其中儲(chǔ)存電容在相同儲(chǔ)存電容區(qū)域的情況下，可提供較大的儲(chǔ)存電容值。
2.本發(fā)明的薄膜晶體管陣列基板，其中儲(chǔ)存電容在相同儲(chǔ)存電容值的情況下，僅需較小的儲(chǔ)存電容區(qū)域，故可提高開口率，以增加像素的顯示面積。
3.本發(fā)明的薄膜晶體管陣列基板，可將像素電極圖案化后的部分區(qū)域直接作為連接導(dǎo)體層，其制作方便且實(shí)用性高。
權(quán)利要求
1.一種薄膜晶體管陣列基板，其特征是，包括一基板；復(fù)數(shù)個(gè)掃描配線，配置于該基板上；復(fù)數(shù)個(gè)數(shù)據(jù)配線，配置于該基板上，其中該些掃描配線與該些數(shù)據(jù)配線將該基板區(qū)分為復(fù)數(shù)個(gè)像素區(qū)域；復(fù)數(shù)個(gè)薄膜晶體管，每一該些薄膜晶體管位于該些像素區(qū)域其中之一內(nèi)，其中該些薄膜晶體管通過該些掃描配線以及該些數(shù)據(jù)配線驅(qū)動(dòng)；復(fù)數(shù)個(gè)像素電極，每一該些像素電極位于該些像素區(qū)域其中之一內(nèi)，以與對(duì)應(yīng)的該些薄膜晶體管其中之一電性連接，且每一該些像素電極的部分區(qū)域位于對(duì)應(yīng)的該些掃描配線其中之一的上方；復(fù)數(shù)個(gè)下電極，每一該些下電極配置于每一該些像素電極以及該些掃描配線其中之一之間；以及復(fù)數(shù)個(gè)連接導(dǎo)體層，每一該些連接導(dǎo)體層位于對(duì)應(yīng)的該些下電極其中之一的部分區(qū)域及該些掃描配線其中之一的上方，且每一該些連接導(dǎo)體層與對(duì)應(yīng)的該些下電極其中之一及該些掃描配線其中之一電性連接。
2.如權(quán)利要求1所述的薄膜晶體管陣列基板，其特征是，更包括一保護(hù)層，配置于該些像素電極與該些下電極以及該些連接導(dǎo)體層與該些下電極之間。
3.如權(quán)利要求2所述的薄膜晶體管陣列基板，其特征是，更包括一介電層，配置于該些下電極與該些掃描配線之間。
4.如權(quán)利要求3所述的薄膜晶體管陣列基板，其特征是，該保護(hù)層與該介電層中具有復(fù)數(shù)個(gè)第一接觸窗以及復(fù)數(shù)個(gè)第二接觸窗，而每一該些第一接觸窗暴露出該些下電極其中之一，且每一該些第二接觸窗暴露出該些掃描配線其中之一。
5.如權(quán)利要求4所述的薄膜晶體管陣列基板，其特征是，每一該些連接導(dǎo)體層通過該些第一接觸窗其中之一而與對(duì)應(yīng)的該些下電極其中之一電性連接，且每一該些連接導(dǎo)體層通過該些第二接觸窗其中之一而與對(duì)應(yīng)的該些掃描配線其中之一電性連接。
6.如權(quán)利要求3所述的薄膜晶體管陣列基板，其特征是，該保護(hù)層與該介電層中具有復(fù)數(shù)個(gè)第三接觸窗，且每一該些第三接觸窗系同時(shí)暴露出每一該些下電極及該些掃描配線其中之一。
7.如權(quán)利要求6所述的薄膜晶體管陣列基板，其特征是，每一該些連接導(dǎo)體層通過該些第三接觸窗其中之一而與對(duì)應(yīng)的該些下電極其中之一以及該些掃描配線其中之一同時(shí)電性連接。
8.如權(quán)利要求1所述的薄膜晶體管陣列基板，其特征是，該些連接導(dǎo)體層與該些像素電極為相同材質(zhì)。
9.如權(quán)利要求8所述的薄膜晶體管陣列基板，其特征是，該些連接導(dǎo)體層與該些像素電極的材質(zhì)包括銦錫氧化物及銦鋅氧化物其中之一。
10.一種薄膜晶體管陣列基板，其特征是，包括一基板；復(fù)數(shù)個(gè)掃描配線，配置于該基板上；復(fù)數(shù)個(gè)數(shù)據(jù)配線，配置于該基板上，其中該些掃描配線與該些數(shù)據(jù)配線將該基板區(qū)分為復(fù)數(shù)個(gè)像素區(qū)域；復(fù)數(shù)個(gè)薄膜晶體管，每一該些薄膜晶體管位于該些像素區(qū)域其中之一內(nèi)，其中該些薄膜晶體管通過該些掃描配線以及該些數(shù)據(jù)配線驅(qū)動(dòng)；復(fù)數(shù)個(gè)像素電極，每一該些像素電極位于該些像素區(qū)域其中之一內(nèi)，以與對(duì)應(yīng)的該些薄膜晶體管其中之一電性連接；復(fù)數(shù)個(gè)共享配線，配置于該基板上，且每一該些像素電極的部分區(qū)域位于對(duì)應(yīng)的該些共享配線其中之一的上方；復(fù)數(shù)個(gè)下電極，每一該些下電極配置于每一該些像素電極以及該些共享配線其中之一之間；以及復(fù)數(shù)個(gè)連接導(dǎo)體層，每一該些連接導(dǎo)體層位于對(duì)應(yīng)的該些下電極其中之一之部分區(qū)域及該些共享配線其中之一的上方，且每一該些連接導(dǎo)體層與對(duì)應(yīng)的該些下電極其中之一及該些共享配線其中之一電性連接。
11.如權(quán)利要求10所述的薄膜晶體管陣列基板，其特征是，更包括一保護(hù)層，配置于該些像素電極與該些下電極以及該些連接導(dǎo)體層與該些下電極之間。
12.如權(quán)利要求11所述的薄膜晶體管陣列基板，其特征是，更包括一介電層，配置于該些下電極與該些掃描配線之間。
13.如權(quán)利要求12所述的薄膜晶體管陣列基板，其特征是，該保護(hù)層與該介電層中具有復(fù)數(shù)個(gè)第一接觸窗以及復(fù)數(shù)個(gè)第二接觸窗，而每一該些第一接觸窗暴露出該些下電極其中之一，且每一該些第二接觸窗暴露出該些掃描配線其中之一。
14.如權(quán)利要求13所述的薄膜晶體管陣列基板，其特征是，每一該些連接導(dǎo)體層通過該些第一接觸窗其中之一而與對(duì)應(yīng)的該些下電極其中之一電性連接，且每一該些連接導(dǎo)體層通過該些第二接觸窗其中之一而與對(duì)應(yīng)的該些掃描配線其中之一電性連接。
15.如權(quán)利要求12所述的薄膜晶體管陣列基板，其特征是，該保護(hù)層與該介電層中具有復(fù)數(shù)個(gè)第三接觸窗，且每一該些第三接觸窗同時(shí)暴露出每一該些下電極及該些掃描配線其中之一。
16.如權(quán)利要求15所述的薄膜晶體管陣列基板，其特征是，每一該些連接導(dǎo)體層通過該些第三接觸窗其中之一而與對(duì)應(yīng)的該些下電極其中之一以及該些掃描配線其中之一同時(shí)電性連接。
17.如權(quán)利要求10所述的薄膜晶體管陣列基板，其特征是，該些連接導(dǎo)體層與該些像素電極為相同材質(zhì)。
18.如權(quán)利要求17所述的薄膜晶體管陣列基板，其特征是，該些連接導(dǎo)體層與該些像素電極的材質(zhì)包括銦錫氧化物及銦鋅氧化物其中之一。
全文摘要
一種薄膜晶體管陣列基板，主要在掃描配線或共享配線的上方形成一連接導(dǎo)體層，通過連接導(dǎo)體層將位于掃描配線或共享配線上方的下電極電性連接，以利用像素電極與下電極耦合成一第二金屬層/絕緣層/銦錫氧化物層的儲(chǔ)存電容。
文檔編號(hào)G02F1/13GK1580913SQ200410038198
公開日2005年2月16日 申請(qǐng)日期2004年5月14日 優(yōu)先權(quán)日2004年5月14日
發(fā)明者來漢中 申請(qǐng)人:友達(dá)光電股份有限公司