两个人的电影免费视频_国产精品久久久久久久久成人_97视频在线观看播放_久久这里只有精品777_亚洲熟女少妇二三区_4438x8成人网亚洲av_内谢国产内射夫妻免费视频_人妻精品久久久久中国字幕

消除占空比誤差的累積的集成電路的制作方法

文檔序號:2790296閱讀:289來源:國知局
專利名稱:消除占空比誤差的累積的集成電路的制作方法
技術(shù)領(lǐng)域
本發(fā)明一般涉及可用作為用于驅(qū)動液晶顯示面板的驅(qū)動IC的集成電路,特別涉及根據(jù)顯示數(shù)據(jù)驅(qū)動液晶顯示面板的數(shù)據(jù)總線的LCD數(shù)據(jù)驅(qū)動器。
背景技術(shù)
液晶顯示面板具有設(shè)置為矩陣形式的晶體管所構(gòu)成的像素,其具有在水平方向上延伸連接到像素晶體管的柵極的柵極總線,以及在垂直方向上延伸通過晶體管連接到像素電容器的數(shù)據(jù)總線。當(dāng)數(shù)據(jù)要被顯示在液晶顯示面板上時,柵極驅(qū)動器一個接一個地順序驅(qū)動?xùn)艠O總線,使得在被選擇的水平線上的晶體管導(dǎo)通。數(shù)據(jù)驅(qū)動器把數(shù)據(jù)通過導(dǎo)通的晶體管寫入到所選擇的水平線上的像素中。
在常規(guī)結(jié)構(gòu)中,通常LCD數(shù)據(jù)驅(qū)動器被共同連接到一條總線,用于傳輸顯示數(shù)據(jù)信號、時鐘信號等等。在這種情況中,信號線相互交叉,導(dǎo)致在一個所用的基板中提供大量的層面。為了減小基板的層面數(shù)目,LCD數(shù)據(jù)驅(qū)動器可以被級聯(lián),從而把給定的LCD驅(qū)動器的數(shù)據(jù)輸出提供到位于下一級的下一個LCD數(shù)據(jù)驅(qū)動器。
由于LCD驅(qū)動器被串聯(lián)而沒有在所用的信號線之間相互交叉,因此該級聯(lián)結(jié)構(gòu)可以減少基板層面的數(shù)目。這提供以低成本制造該基板的基礎(chǔ)。
利用被設(shè)置為級聯(lián)的LCD數(shù)據(jù)驅(qū)動器,到給定驅(qū)動器設(shè)備的信號輸入導(dǎo)致該信號被通過輸出緩沖器提供到下一個驅(qū)動器設(shè)備。由于在制造工藝中的變化導(dǎo)致信號的正躍變和負(fù)躍變在緩沖器中具有不同的延遲,從而輸出信號將具有與輸入信號略有不同的占空比。
當(dāng)具有類似的延遲特性的LCD數(shù)據(jù)驅(qū)動器被級聯(lián)時,在每次信號通過一個LCD數(shù)據(jù)驅(qū)動器時,該占空比誤差將被累積。在通過大量的驅(qū)動器之后,該占空比誤差將達(dá)到不能夠被忽略的程度。例如在SXGA類型的LCD面板中,10個LCD數(shù)據(jù)驅(qū)動器被級聯(lián),從而占空比的累積誤差可能導(dǎo)致信號不能夠正確地傳輸。
相應(yīng)地,需要一種沒有占空比誤差的LCD數(shù)據(jù)驅(qū)動器,并且需要一種使用這種LCD數(shù)據(jù)驅(qū)動器的液晶顯示設(shè)備。

發(fā)明內(nèi)容
本發(fā)明的一般目的是提供一種能夠用作為LCD數(shù)據(jù)驅(qū)動器的集成電路,以及使用這種LCD數(shù)據(jù)驅(qū)動器的液晶顯示設(shè)備,其基本上避免由于現(xiàn)有技術(shù)的限制和缺點(diǎn)所造成的一個或多個問題。
本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)將在下文的描述中給出,并且從該描述和附圖中將變得更加清楚,或者可以根據(jù)在說明書所提供的思想通過本發(fā)明的實(shí)踐而獲得。通過在說明書中采用這種完整、清楚、簡明和確切的術(shù)語具體指出的LCD數(shù)據(jù)驅(qū)動器,使得本領(lǐng)域的普通技術(shù)人員能夠?qū)崿F(xiàn)和獲得本發(fā)明的目的以及其它特點(diǎn)和優(yōu)點(diǎn)。
為了實(shí)現(xiàn)這些和其它優(yōu)點(diǎn),并且根據(jù)在此體現(xiàn)和廣義描述的本發(fā)明的目的,本發(fā)明提供一種集成電路,其中包括第一信號反相開關(guān)電路,其接收從外部提供的信號作為第一輸入信號,然后在響應(yīng)開關(guān)信號的第一狀態(tài)在對該輸入信號邏輯反相之后輸出該第一輸入信號,并且響應(yīng)該開關(guān)信號的第二狀態(tài)直接輸出該第一輸入信號而不使其邏輯反相;信號處理電路,其根據(jù)第一信號反相開關(guān)電路的輸出執(zhí)行信號處理;以及第二信號反相開關(guān)電路,其接收通過信號處理電路的第一反相開關(guān)電路的輸出,作為第二輸入信號,然后響應(yīng)該開關(guān)信號的第二狀態(tài),在對該輸入信號進(jìn)行邏輯反相之后輸出該第二輸入信號,以及響應(yīng)該開關(guān)信號的第一狀態(tài)直接輸出該第二輸入信號而不使其邏輯反相。
在具有上述集成電路的電路結(jié)構(gòu)的LCD數(shù)據(jù)驅(qū)動器中,輸出信號的邏輯相對于輸入信號的邏輯被反相,從而消除由于正信號躍變的延遲與負(fù)信號躍變的延遲之間的時序差所造成的占空比誤差。即使當(dāng)數(shù)據(jù)驅(qū)動IC被多級級聯(lián)設(shè)置時,可以避免由于信號傳輸所造成的占空比誤差的累積。這種邏輯反相響應(yīng)該開關(guān)信號,在內(nèi)部信號處理之前的信號級或者在內(nèi)部信號處理之后的信號級被有選擇地執(zhí)行,從而保證具有規(guī)則邏輯的信號被提供用于由內(nèi)部信號處理所使用。
另外,根據(jù)本發(fā)明的液晶顯示設(shè)備包括液晶顯示面板;柵極驅(qū)動器,其驅(qū)動所述液晶顯示面板的柵極總線;以及多個數(shù)據(jù)驅(qū)動器,其被設(shè)置為級聯(lián),并且驅(qū)動所述液晶顯示面板的數(shù)據(jù)總線,其中每個所述數(shù)據(jù)驅(qū)動器接收由前級提供的信號,并且在對其進(jìn)行邏輯反相之后把該信號傳送到后級。
另外,一種信號發(fā)送系統(tǒng),其中包括被設(shè)置為級聯(lián)的多個集成電路,其中每個所述集成電路接收從前級提供的信號,并且在對其進(jìn)行邏輯反相之后,把該信號傳送到后級。
在上述該液晶顯示設(shè)備和信號發(fā)送系統(tǒng)中,輸出信號的邏輯被相對于輸入信號的邏輯反相,從而消除由于正信號躍變的延遲和負(fù)信號躍變的延遲之間的時序差所造成的占空比誤差。即使當(dāng)被用于提供多級電路時,也可以避免由于信號層傳輸所造成的占空比誤差的累積。
從下文結(jié)合附圖的詳細(xì)描述中,本發(fā)明的其它目的和特點(diǎn)將變得更加清楚。


圖1為示出應(yīng)用本發(fā)明的液晶顯示設(shè)備的結(jié)構(gòu)的一個例子的示意圖;圖2為示出數(shù)據(jù)驅(qū)動器IC的結(jié)構(gòu)的一個例子的電路圖;圖3A和3B為用于說明偶數(shù)位置和奇數(shù)位置之間的差別的信號反相處理的示意圖;圖4A和4B為示出當(dāng)時鐘信號通過多級級聯(lián)的數(shù)據(jù)驅(qū)動IC傳輸時所觀察的占空比誤差的示意圖;圖5為示出數(shù)據(jù)驅(qū)動IC的另一個結(jié)構(gòu)的例子的電路圖;
圖6為示出根據(jù)本發(fā)明的信號反相開關(guān)電路的一個實(shí)施例的電路圖;以及圖7為示出根據(jù)本發(fā)明的信號反相開關(guān)電路的另一個實(shí)施例的電路圖。
具體實(shí)施例方式
在下文中,參照附圖描述本發(fā)明的實(shí)施例。
圖1為示出應(yīng)用本發(fā)明的液晶顯示設(shè)備的結(jié)構(gòu)的一個例子的示意圖。
圖1的液晶顯示設(shè)備包括級聯(lián)的LCD面板10、控制電路11、柵極驅(qū)動器12以及多個數(shù)據(jù)驅(qū)動器IC13。
LCD面板10包括由設(shè)置為矩陣形式的晶體管(未示出)出構(gòu)成的像素,柵極總線在水平方向上從柵極驅(qū)動器12延伸并且連接到像素晶體管的柵極,數(shù)據(jù)總線從數(shù)據(jù)驅(qū)動器IC13在垂直方向上延伸并且通過晶體管連接到像素電容器。當(dāng)數(shù)據(jù)被顯示在LCD面板10上時,柵極驅(qū)動器12一個接一個地順序驅(qū)動?xùn)艠O總線,以使得在所選擇水平線上的晶體管導(dǎo)通。數(shù)據(jù)驅(qū)動器IC13通過導(dǎo)通的晶體管把數(shù)據(jù)寫入在所選擇的水平線上的像素中。
控制電路11控制柵極驅(qū)動器12和數(shù)據(jù)驅(qū)動器IC13,以在LCD面板10上顯示數(shù)據(jù)??刂齐娐?1把時鐘信號、數(shù)據(jù)信號和各種控制信號提供到數(shù)據(jù)驅(qū)動器IC13,并且把時鐘信號和各種控制信號提供到柵極驅(qū)動器12。
在根據(jù)本發(fā)明的液晶顯示設(shè)備中,數(shù)據(jù)驅(qū)動器IC13被級聯(lián),如圖1中所示。被提供到第一個數(shù)據(jù)驅(qū)動器IC13的信號然后被通過第一數(shù)據(jù)驅(qū)動器IC13傳輸?shù)较乱粋€數(shù)據(jù)驅(qū)動器IC13。然后,該信號被順序地從給定電路級處的數(shù)據(jù)驅(qū)動器IC13提供到下一級處的數(shù)據(jù)驅(qū)動器IC13。
在本發(fā)明中,每個數(shù)據(jù)驅(qū)動器IC13被構(gòu)造為使該信號的邏輯電平反相。在圖1中,信號邏輯被反相的方式在連接于數(shù)據(jù)驅(qū)動器IC13之間的信號線15的上部示出。按照這種方式,每個數(shù)據(jù)驅(qū)動器IC13使該信號邏輯反相,從而消除由于該信號的正躍變和該信號的負(fù)躍變之間的延遲差所造成的占空比誤差。相應(yīng)地,即使當(dāng)數(shù)據(jù)驅(qū)動器IC13被設(shè)置為形成多級級聯(lián)時,也可以消除通過信號傳輸所造成的占空比誤差的累積。
圖2為示出數(shù)據(jù)驅(qū)動器IC13的結(jié)構(gòu)的一個例子。
圖2的數(shù)據(jù)驅(qū)動器IC13包括輸入緩沖器21至23、信號反相開關(guān)電路24、時鐘控制電路25、數(shù)據(jù)控制電路26、反相器27、信號反相開關(guān)電路28、輸出緩沖器29和30、以及核心電路31。
在圖2的例子中所示的結(jié)構(gòu)僅僅使時鐘信號CLK的邏輯反相。信號反相開關(guān)電路24或者信號反相開關(guān)電路28之一使時鐘信號CLK反相。由一個偶數(shù)奇數(shù)開關(guān)信號決定使用信號反相開關(guān)電路24和信號反相開關(guān)電路28中的哪一個來執(zhí)行反相處理。在級聯(lián)連接的數(shù)據(jù)驅(qū)動器IC13中,奇數(shù)數(shù)據(jù)驅(qū)動器IC13例如給出一個低電平的偶數(shù)/奇數(shù)開關(guān)信號,以及偶數(shù)數(shù)據(jù)驅(qū)動器IC13例如從該基板給出一個電源電勢VDD。如圖1中所示,地電勢GND被從該基板提供到奇數(shù)數(shù)據(jù)驅(qū)動器IC13作為偶奇開關(guān)信號,并且電源電勢VDD被從該基板提供到奇數(shù)數(shù)據(jù)驅(qū)動器IC13。
當(dāng)輸入時鐘信號CLKin被表示為與正常邏輯反相的邏輯時,信號反相開關(guān)電路24使該邏輯反相,從而提供具有正常邏輯的時鐘信號CLK,用于時鐘控制電路25中。在信號反相開關(guān)電路28處沒有邏輯反相,從而被提供到后級的輸出時鐘信號CLKout具有與輸入時鐘信號CLKin的邏輯反相的邏輯。
當(dāng)輸入時鐘信號CLKin具有正常邏輯時,信號反相開關(guān)電路24不使該邏輯反相,從而提供具有正常邏輯的時鐘信號CLK,用于時鐘控制電路25中。在這種情況中,信號反相開關(guān)電路28使該邏輯反相,從而輸出到下一級的時鐘信號CLKout具有與輸入時鐘信號CLKin的邏輯反相的邏輯。
在下文中,將詳細(xì)描述數(shù)據(jù)驅(qū)動器IC13的操作。
輸入緩沖器21接收來自前級的數(shù)據(jù)驅(qū)動器IC13的時鐘信號CLKin。如果數(shù)據(jù)驅(qū)動器IC13在該級聯(lián)中是第一驅(qū)動器,則時鐘信號CLKin被從圖1的控制電路11提供。輸入緩沖器21把時鐘信號CLK提供到信號反相開關(guān)電路24。信號反相開關(guān)電路24進(jìn)一步通過輸入緩沖器23接收偶數(shù)/奇數(shù)開關(guān)信號。
信號反相開關(guān)電路24包括反相器41和開關(guān)42,并且響應(yīng)該偶數(shù)/奇數(shù)開關(guān)信號而切換開關(guān)42的連接,以選擇時鐘信號CLK或者從反相器41輸出的該時鐘信號CLK的反相信號。所選擇信號被提供到時鐘控制電路25。根據(jù)所接收的時鐘信號CLK,時鐘控制電路25產(chǎn)生時序控制信號,用于提供到數(shù)據(jù)控制電路26和核心電路31。
如圖1中所示,輸入緩沖器22接收來自前級的控制電路11或數(shù)據(jù)驅(qū)動器IC13的數(shù)據(jù)信號DATAin,并且把數(shù)據(jù)信號DATA提供到數(shù)據(jù)控制電路26。響應(yīng)來自時鐘控制電路25的控制信號,數(shù)據(jù)控制電路26在內(nèi)部電阻器中存儲順序地從輸入緩沖器22提供的數(shù)據(jù)信號DATA。按照這種方式,數(shù)據(jù)驅(qū)動器IC13的內(nèi)部電阻器存儲顯示數(shù)據(jù)的一部分水平周期,該部分對應(yīng)于由數(shù)據(jù)驅(qū)動器IC13所覆蓋的顯示區(qū)域。
存儲在數(shù)據(jù)控制電路26中的顯示數(shù)據(jù)被提供到核心電路31。核心電路31包括一個鎖存電路,分級電勢產(chǎn)生電路,輸出緩沖器電路等等。核心電路31根據(jù)來自時鐘控制電路25的時序控制信號而工作,并且當(dāng)從數(shù)據(jù)控制電路26接收該顯示數(shù)據(jù)時,在鎖存電路中鎖存該顯示數(shù)據(jù)。存儲在鎖存電路中的顯示數(shù)據(jù)被提供到分級電勢產(chǎn)生電路。該分級電勢產(chǎn)生電路被提供有用于各個數(shù)據(jù)線的數(shù)模轉(zhuǎn)換電路,其把所接收的顯示數(shù)據(jù)從數(shù)字轉(zhuǎn)換為模擬,從而輸出模擬灰度級信號。該輸出緩沖器電路通過各個數(shù)據(jù)線從分級電勢產(chǎn)生電路接收該模擬灰度級信號,并且把所接收的模擬灰度級信號輸出到LCD面板10,作為用于驅(qū)動數(shù)據(jù)線的驅(qū)動信號。
時鐘控制電路25接收時鐘信號CLK或者來自信號反相開關(guān)電路24的反相信號,并且把這一信號原樣地提供給信號反相開關(guān)電路28。信號反相開關(guān)電路28進(jìn)一步接收通過輸入緩沖器23和反相器27的偶數(shù)/奇數(shù)開關(guān)信號的反相信號。信號反相開關(guān)電路28包括反相器43和開關(guān)44,并且響應(yīng)偶數(shù)/奇數(shù)開關(guān)信號的反相而切換開關(guān)44的連接,以選擇時鐘控制電路25的輸出或者時鐘控制電路25的輸出的反相信號。所選擇的信號然后被提供到輸出緩沖器29。輸出緩沖器29把所接收的信號提供到位于后級的數(shù)據(jù)驅(qū)動器IC13,作為時鐘信號CLKout。
通過數(shù)據(jù)控制電路26的數(shù)據(jù)信號DATA被作為數(shù)據(jù)信號DATAout從輸出緩沖器30輸出到位于后級的數(shù)據(jù)驅(qū)動器IC13。
圖3A和3B為用于說明偶數(shù)位置和奇數(shù)位置之間的差別的信號反相處理的示意圖。
圖3A示出在位于奇數(shù)級的數(shù)據(jù)驅(qū)動器IC13中提供的信號傳播路徑。圖3B示出位于偶數(shù)級的數(shù)據(jù)驅(qū)動器IC13中提供的信號傳播路徑。在圖3中,僅僅示出用于時鐘信號的信號傳播路徑,并且與數(shù)據(jù)信號相關(guān)的電路被省略。
在奇數(shù)級提供的數(shù)據(jù)驅(qū)動器IC13中,輸入信號具有正常的邏輯。因此,如圖3A中所示,信號反相開關(guān)電路24不使該邏輯反相,而信號反相開關(guān)電路28使該邏輯反相。這使得根據(jù)常規(guī)邏輯信號控制在時鐘控制電路25中的信號成為可能,并且使得輸入到輸入緩沖器21的輸入信號與來自輸出緩沖器29的輸出信號之間反相。
在提供于偶數(shù)級的數(shù)據(jù)驅(qū)動器IC13中,該輸入信號是正常邏輯的反相。因此,如圖3B中所示,信號反相開關(guān)電路24使該邏輯反相,而信號反相開關(guān)電路28不使該邏輯反相。這使得根據(jù)常規(guī)邏輯信號控制在時鐘控制電路25中的信號成為可能,并且使得輸入到輸入緩沖器21的輸入信號與來自輸出緩沖器29的輸出信號之間反相。
圖4A和4B為示出當(dāng)時鐘信號通過多級級聯(lián)的數(shù)據(jù)驅(qū)動IC傳輸時所觀察的占空比誤差的示意圖。
圖4A示出輸入到現(xiàn)有的多級數(shù)據(jù)驅(qū)動器IC的第一級的時鐘信號,并且進(jìn)一步示出從數(shù)據(jù)驅(qū)動器IC的各個級輸出的時鐘信號。圖4B示出根據(jù)本發(fā)明輸入到多級數(shù)據(jù)驅(qū)動器IC的第一級的時鐘信號,并且進(jìn)一步示出從數(shù)據(jù)驅(qū)動器IC的各個級輸出的時鐘信號。在圖4A和4B中,輸出緩沖器被使用以在信號的負(fù)躍變中引入比信號的正躍變更長的延遲。因此,在每個數(shù)據(jù)驅(qū)動器IC中,輸出時鐘信號具有比輸入時鐘信號更寬的脈沖寬度。
如圖4A中所示,其中現(xiàn)有的數(shù)據(jù)驅(qū)動器IC被串聯(lián)以形成多級,占空比誤差將在每一級中累積。結(jié)果,在最后一級的數(shù)據(jù)驅(qū)動IC產(chǎn)生具有與輸入到第一級的具有50%的占空比的時鐘信號大不相同的波形。
如圖4B中所示,本發(fā)明的數(shù)據(jù)驅(qū)動器IC13被串聯(lián)以形成多級,在每一級相互消除占空比誤差。因此,在最后一級的數(shù)據(jù)驅(qū)動IC的輸出保持與輸入到第一級的具有50%的占空比的時鐘信號相類似的波型。
在根據(jù)本發(fā)明的數(shù)據(jù)驅(qū)動器IC13中,輸出信號的邏輯被相對于輸入信號的邏輯反相,這使得消除由于正信號躍變和負(fù)信號躍變之間的延遲的差別所產(chǎn)生的占空比誤差相比抵消。因此,即使當(dāng)數(shù)據(jù)驅(qū)動器IC13被級聯(lián)時,占空比誤差將不會通過信號傳輸而累積??梢皂憫?yīng)在核心信號處理之前的電路級或者在核心信號處理之后的電路級的偶數(shù)/奇數(shù)開關(guān)信號而有選擇地執(zhí)行邏輯反相處理。
圖5為示出數(shù)據(jù)驅(qū)動IC的另一個結(jié)構(gòu)的例子的電路圖。
圖5的數(shù)據(jù)驅(qū)動器IC13A與圖2的數(shù)據(jù)驅(qū)動器IC13不同之處在于提供一個信號反相開關(guān)電路32和信號反相開關(guān)電路33,用于使數(shù)據(jù)信號DATA反相。其它結(jié)構(gòu)與圖2的數(shù)據(jù)驅(qū)動器IC13相同。
在圖5的例子中,不但時鐘信號CLK被邏輯反相,而且數(shù)據(jù)信號DATA也被邏輯反相。信號反相開關(guān)電路32或信號反相開關(guān)電路33之一使數(shù)據(jù)信號DATA反相。由偶數(shù)/奇數(shù)開關(guān)信號決定信號反相開關(guān)電路32和信號反相開關(guān)電路33中的哪一個電路被用于該反相處理。在級聯(lián)的數(shù)據(jù)驅(qū)動器IC13A中,偶數(shù)數(shù)據(jù)驅(qū)動器IC13A例如被給予一個高電平的偶數(shù)/奇數(shù)開關(guān)信號,并且奇數(shù)數(shù)據(jù)驅(qū)動器IC13A例如被給予一個低電平的偶數(shù)/奇數(shù)開關(guān)信號。
當(dāng)數(shù)據(jù)信號DATAin被表示在被反相為正常邏輯的邏輯中時,信號反相開關(guān)電路32使該邏輯反相,從而提供具有正常邏輯的數(shù)據(jù)信號DATA用于在數(shù)據(jù)控制電路26中使用。在這種情況中,在信號反相開關(guān)電路33中沒有邏輯反相,從而被提供到后級的輸出數(shù)據(jù)信號DATAout具有與輸入數(shù)據(jù)信號DATAin相反的邏輯。
當(dāng)輸入數(shù)據(jù)信號DATAin具有正常邏輯時,信號反相開關(guān)電路32不使該邏輯反相,從而提供具有正常邏輯的數(shù)據(jù)信號DATA用于數(shù)據(jù)控制電路26中。在這種情況中,信號反相開關(guān)電路33使該邏輯反相,從而輸出到下一級的輸出數(shù)據(jù)信號DATAout具有與輸入數(shù)據(jù)信號DATAin相反的邏輯。
除了數(shù)據(jù)信號DATA的邏輯反相之外,圖5的數(shù)據(jù)驅(qū)動器IC13A按照與圖2的數(shù)據(jù)驅(qū)動器IC13相同的方式而工作,因此省略對它的描述。
如上文所述,在圖5的數(shù)據(jù)驅(qū)動器IC13A中,相對于時鐘信號CLK的數(shù)據(jù)信號DATA,輸出信號的邏輯相對于輸入信號的邏輯反相,從而消除由于正信號躍變的延遲與負(fù)信號躍變的延遲之間的時序差所造成的占空比誤差。因此即使當(dāng)數(shù)據(jù)驅(qū)動器IC13A被設(shè)置為多級級聯(lián)時,可以避免由于信號傳輸所造成的占空比誤差的累積。響應(yīng)偶數(shù)/奇數(shù)開關(guān)信號,在內(nèi)部信號處理之前的信號級或者在內(nèi)部信號處理之后的信號級執(zhí)行這種邏輯反相,從而保證具有正常邏輯的信號被提供用于由內(nèi)部信號處理所使用。
圖6為示出根據(jù)本發(fā)明的信號反相開關(guān)電路的一個實(shí)施例的電路圖。圖6中所示的信號反相開關(guān)電路可以被用作為圖2中的信號反相開關(guān)電路24和28,并且可以用作為圖5中的信號反相開關(guān)電路32和33。
圖6的信號反相開關(guān)電路包括反相器51和52以及傳輸門53和54。高電平的偶數(shù)/奇數(shù)開關(guān)信號(或者偶數(shù)/奇數(shù)開關(guān)信號的反相)使得傳輸門54導(dǎo)通,并且低電平的偶數(shù)/奇數(shù)開關(guān)信號(或者偶數(shù)/奇數(shù)開關(guān)信號的反相)使得傳輸門53導(dǎo)通。利用傳輸門54的導(dǎo)通狀態(tài),信號IN通過傳輸門54,并且被輸出作為輸出信號OUT。利用傳輸門53的導(dǎo)通狀態(tài),輸入信號IN被反相器51反相,并且通過傳輸門53,被輸出作為輸出信號OUT。
圖7為示出根據(jù)本發(fā)明的信號反相開關(guān)電路的另一個實(shí)施例的電路圖。圖7中所示的信號反相開關(guān)電路可以被用作為圖2中的信號反相開關(guān)電路24和28,并且可以用作為圖5中的信號反相開關(guān)電路32和33。
圖7的信號反相開關(guān)電路包括反相器61和62以及NAND門63至65。當(dāng)偶數(shù)/奇數(shù)開關(guān)信號(或者偶數(shù)/奇數(shù)開關(guān)信號的反相)為高電平時,輸入信號IN被NAND門64反相,并且進(jìn)一步被NAND門65所反相。因此,在這種情況中輸出信號OUT具有與輸入信號IN相同的邏輯。當(dāng)偶數(shù)/奇數(shù)開關(guān)信號(或者偶數(shù)/奇數(shù)開關(guān)信號的反相)為低電平時,從反相器61輸出的輸入信號IN的反相信號被NAND門63反相,并且進(jìn)一步被NAND門65所反相。因此,在這種情況中輸出信號OUT具有與輸入信號IN相反的邏輯。
按照這種方式,被用于本發(fā)明中的信號反相開關(guān)電路可以容易地作為基于傳輸門或組合邏輯電路的選擇器電路而實(shí)現(xiàn)。
根據(jù)本發(fā)明在級聯(lián)的信號傳輸路徑的信號邏輯反相不限液晶顯示設(shè)備的數(shù)據(jù)驅(qū)動器。本發(fā)明的信號邏輯反相也可以應(yīng)用于任何系統(tǒng),其中多個設(shè)備被級聯(lián)以使得信號通過該級聯(lián)傳輸。這可以避免在后續(xù)電路級中造成占空比誤差的累積。在這種系統(tǒng)中所用的設(shè)備可以被提供兩個信號反相開關(guān)電路,一個在輸入端,另一個在輸出端,從而獲得正確的信號反相。
另外,本發(fā)明不限于這些實(shí)施例,可以做出各種變型,而不脫離本本申請基于2002年1月29日遞交的日本在先申請No.2002-019518,其全部內(nèi)部被包含于此以供參考。
權(quán)利要求
1.一種集成電路,其中包括第一信號反相開關(guān)電路,其接收從外部提供的信號作為第一輸入信號,然后在響應(yīng)開關(guān)信號的第一狀態(tài)在對該輸入信號邏輯反相之后輸出該第一輸入信號,并且響應(yīng)該開關(guān)信號的第二狀態(tài)直接輸出該第一輸入信號而不使其邏輯反相;信號處理電路,其根據(jù)第一信號反相開關(guān)電路的輸出執(zhí)行信號處理;以及第二信號反相開關(guān)電路,其接收所述第一反相開關(guān)電路的輸出,作為第二輸入信號,然后響應(yīng)該開關(guān)信號的第二狀態(tài),在對該輸入信號進(jìn)行邏輯反相之后輸出該第二輸入信號,以及響應(yīng)該開關(guān)信號的第一狀態(tài)直接輸出該第二輸入信號而不使其邏輯反相。
2.根據(jù)權(quán)利要求1所述的集成電路,其中第一輸入信號是時鐘信號,并且所述信號處理電路包括時鐘控制電路,其根據(jù)所述第一信號反相開關(guān)電路的輸出產(chǎn)生時序控制信號;以及數(shù)據(jù)控制電路,其響應(yīng)該時序控制信號獲取從外部提供的數(shù)據(jù)信號。
3.根據(jù)權(quán)利要求2所述的集成電路,其中所述信號處理電路進(jìn)一步包括產(chǎn)生并輸出一個驅(qū)動信號的電路,用于根據(jù)由所述數(shù)據(jù)控制電路所獲取的數(shù)據(jù)信號驅(qū)動液晶顯示面板。
4.根據(jù)權(quán)利要求2所述的集成電路,其中進(jìn)一步包括第三信號反相開關(guān)電路,其接收從外部提供的信號作為第一輸入數(shù)據(jù)信號,隨后響應(yīng)開關(guān)信號的第一狀態(tài),在對該信號反相之后輸出該第一輸入數(shù)據(jù)信號到所述數(shù)據(jù)控制電路,并且響應(yīng)該開關(guān)信號的第二狀態(tài),直接把該第一輸入信號輸出到所述數(shù)據(jù)控制電路,而不使其邏輯反相;第四信號反相開關(guān)電路,其接收所述第三信號反相開關(guān)電路的輸出作為第二輸入信號,然后響應(yīng)該開關(guān)信號的第二狀態(tài),在對該輸入信號進(jìn)行邏輯反相之后輸出該第二輸入信號,以及響應(yīng)該開關(guān)信號的第一狀態(tài)直接輸出該第二輸入信號而不使其邏輯反相。
5.一種液晶顯示設(shè)備,其中包括液晶顯示面板;柵極驅(qū)動器,其驅(qū)動所述液晶顯示面板的柵極總線;以及多個數(shù)據(jù)驅(qū)動器,其被設(shè)置為級聯(lián),并且驅(qū)動所述液晶顯示面板的數(shù)據(jù)總線,其中每個所述數(shù)據(jù)驅(qū)動器接收由前級提供的信號,并且在對其進(jìn)行邏輯反相之后把該信號傳送到后級。
6.根據(jù)權(quán)利要求5所述液晶顯示設(shè)備,其中每個所述數(shù)據(jù)驅(qū)動器包括第一信號反相開關(guān)電路,其接收從前級提供的信號作為第一輸入信號,然后在響應(yīng)開關(guān)信號的第一狀態(tài)在對該輸入信號邏輯反相之后輸出該第一輸入信號,并且響應(yīng)該開關(guān)信號的第二狀態(tài)直接輸出該第一輸入信號而不使其邏輯反相;信號處理電路,其根據(jù)所述第一信號反相開關(guān)電路的輸出執(zhí)行信號處理,以產(chǎn)生用于驅(qū)動該數(shù)據(jù)總線的信號;以及第二信號反相開關(guān)電路,其接收所述第一信號反相開關(guān)電路的輸出,作為第二輸入信號,然后響應(yīng)該開關(guān)信號的第二狀態(tài),在對該輸入信號進(jìn)行邏輯反相之后輸出該第二輸入信號,以及響應(yīng)該開關(guān)信號的第一狀態(tài)直接輸出該第二輸入信號到后級,而不使其邏輯反相。
7.根據(jù)權(quán)利要求6所述液晶顯示設(shè)備,其中所述多個數(shù)據(jù)驅(qū)動器的奇數(shù)數(shù)據(jù)驅(qū)動器接收處于第二狀態(tài)的開關(guān)信號,并且所述多個數(shù)據(jù)驅(qū)動器的偶數(shù)數(shù)據(jù)驅(qū)動器接收處于第一狀態(tài)的開關(guān)信號。
8.一種信號發(fā)送系統(tǒng),其中包括被設(shè)置為級聯(lián)的多個集成電路,其中每個所述集成電路接收從前級提供的信號,并且在對其進(jìn)行邏輯反相之后,把該信號傳送到后級。
9.根據(jù)權(quán)利要求8所述的信號發(fā)送系統(tǒng),其中每個所述集成電路包括第一信號反相開關(guān)電路,其接收從前級提供的信號作為第一輸入信號,然后在響應(yīng)開關(guān)信號的第一狀態(tài)在對該輸入信號邏輯反相之后輸出該第一輸入信號,并且響應(yīng)該開關(guān)信號的第二狀態(tài)直接輸出該第一輸入信號而不使其邏輯反相;信號處理電路,其根據(jù)所述第一信號反相開關(guān)電路的輸出執(zhí)行信號處理;以及第二信號反相開關(guān)電路,其接收所述第一信號反相開關(guān)電路的輸出,作為第二輸入信號,然后響應(yīng)該開關(guān)信號的第二狀態(tài),在對該輸入信號進(jìn)行邏輯反相之后輸出該第二輸入信號,以及響應(yīng)該開關(guān)信號的第一狀態(tài)直接輸出該第二輸入信號到后級,而不使其邏輯反相。
10.根據(jù)權(quán)利要求9所述的信號發(fā)送系統(tǒng),其中所述多個集成電路的奇數(shù)集成電路接收處于第二狀態(tài)的開關(guān)信號,并且所述多個集成電路的偶數(shù)集成電路接收處于第一狀態(tài)的開關(guān)信號。
全文摘要
一種集成電路,其中包括第一信號反相開關(guān)電路,其接收從外部提供的信號作為第一輸入信號,然后在響應(yīng)開關(guān)信號的第一狀態(tài)在對該輸入信號邏輯反相之后輸出該第一輸入信號,并且響應(yīng)該開關(guān)信號的第二狀態(tài)直接輸出該第一輸入信號而不使其邏輯反相;信號處理電路,其根據(jù)第一信號反相開關(guān)電路的輸出執(zhí)行信號處理;以及第二信號反相開關(guān)電路,其接收通過信號處理電路的第一反相開關(guān)電路的輸出,作為第二輸入信號,然后響應(yīng)該開關(guān)信號的第二狀態(tài),在對該輸入信號進(jìn)行邏輯反相之后輸出該第二輸入信號,以及響應(yīng)該開關(guān)信號的第一狀態(tài)直接輸出該第二輸入信號而不使其邏輯反相。
文檔編號G02F1/133GK1435806SQ03101540
公開日2003年8月13日 申請日期2003年1月10日 優(yōu)先權(quán)日2002年1月29日
發(fā)明者熊谷正雄, 福田英人, 鵜戶真也 申請人:富士通株式會社
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1
九寨沟县| 普格县| 虹口区| 安宁市| 景洪市| 沛县| 襄城县| 荣成市| 康马县| 乌苏市| 高雄市| 莒南县| 荣昌县| 阆中市| 遂宁市| 宜兴市| 章丘市| 内丘县| 抚顺县| 高清| 威远县| 裕民县| 利津县| 安新县| 盐边县| 焦作市| 南城县| 巴林左旗| 子长县| 孝感市| 淄博市| 阳高县| 五莲县| 连城县| 隆昌县| 江川县| 于田县| 垣曲县| 新巴尔虎左旗| 锡林浩特市| 徐水县|