專利名稱：等離子顯示器及其控制電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電器領(lǐng)域，具體而言，涉及一種等離子顯示器及其控制電路。
背景技術(shù)：
圖1是根據(jù)相關(guān)技術(shù)的等離子顯示器的控制電路的結(jié)構(gòu)示意圖。如圖1所示，現(xiàn)有的等離子顯示器的控制電路采用主控芯片(FPGA/ASIC)，DDR芯片(或SDRAM)和并行 FLASHR0M(或控制器)來(lái)實(shí)現(xiàn)邏輯控制、數(shù)據(jù)存儲(chǔ)和幀存儲(chǔ)器讀寫等操作，其中，采用并行 FLASHR0M作為配置芯片和/或幀存儲(chǔ)器以及存放APL、gamma曲線和波形文件等占用了很多I/O資源，占用至少40個(gè)1/0，增加了主控芯片的I/O開(kāi)銷，而且控制電路結(jié)構(gòu)復(fù)雜，控制電路成本較高。目前針對(duì)相關(guān)技術(shù)的等離子顯示器的控制板I/O開(kāi)銷大、結(jié)構(gòu)復(fù)雜、成本高的問(wèn)題，目前尚未提出有效的解決方案。
實(shí)用新型內(nèi)容針對(duì)相關(guān)技術(shù)的等離子顯示器的控制板I/O開(kāi)銷大、結(jié)構(gòu)復(fù)雜、成本高的問(wèn)題，目前尚未提出有效的問(wèn)題而提出本實(shí)用新型，為此，本實(shí)用新型的主要目的在于提供一種等離子顯示器及其控制電路，以解決上述問(wèn)題。為了實(shí)現(xiàn)上述目的，根據(jù)本實(shí)用新型的一個(gè)方面，提供了一種等離子顯示器的控制電路，該等離子顯示器的控制電路包括主控芯片；串行存儲(chǔ)器，通過(guò)I/O接口與主控芯片連接，用于接收主控芯片的讀寫操作命令；內(nèi)存，與主控芯片連接，用于存儲(chǔ)數(shù)據(jù)。進(jìn)一步地，主控芯片是FPGA或ASIC。進(jìn)一步地，串行存儲(chǔ)器是串行FLASH ROM,讀寫操作的數(shù)據(jù)包括APL、Gamma曲線和波形文件。進(jìn)一步地，內(nèi)存是DDR芯片。為了實(shí)現(xiàn)上述目的，根據(jù)本實(shí)用新型的另一方面，提供了一種等離子顯示器，該等離子顯示器包括上述任意一種等離子顯示器的控制電路。通過(guò)本實(shí)用新型，采用主控芯片；串行存儲(chǔ)器，通過(guò)I/O接口與主控芯片連接，用于接收主控芯片的讀寫操作命令；內(nèi)存，與主控芯片連接，用于存儲(chǔ)數(shù)據(jù)，能夠解決等離子顯示器的控制板I/O開(kāi)銷大、結(jié)構(gòu)復(fù)雜、成本高的問(wèn)題，進(jìn)而實(shí)現(xiàn)降低主控芯片的I/O開(kāi)銷， 簡(jiǎn)化控制板結(jié)構(gòu)，降低控制板成本的效果。
此處所說(shuō)明的附圖用來(lái)提供對(duì)本實(shí)用新型的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分， 本實(shí)用新型的示意性實(shí)施例及其說(shuō)明用于解釋本實(shí)用新型，并不構(gòu)成對(duì)本實(shí)用新型的不當(dāng)限定。在附圖中圖1是根據(jù)相關(guān)技術(shù)的等離子顯示器的控制電路的結(jié)構(gòu)示意圖；[0013]圖2是根據(jù)本實(shí)用新型實(shí)施例的等離子顯示器的控制電路的結(jié)構(gòu)示意圖。
具體實(shí)施方式
需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本實(shí)用新型。圖2是根據(jù)本實(shí)用新型實(shí)施例的等離子顯示器的控制電路的結(jié)構(gòu)示意圖。如圖2 所示，該等離子顯示器的控制電路包括主控芯片；串行存儲(chǔ)器，通過(guò)I/O接口與主控芯片連接，用于接收主控芯片的讀寫操作命令；內(nèi)存，與主控芯片連接，用于存儲(chǔ)數(shù)據(jù)。本實(shí)用新型上述實(shí)施例采用串行FLASH ROM作為配置芯片以及幀存儲(chǔ)器并存放 APL、gamma曲線和波形文件等，取代目前廣泛使用的并行FLASH ROM，大大降低了 FPGA的I/ 0開(kāi)銷，大大簡(jiǎn)化了控制板的結(jié)構(gòu)，降低了控制板的成本。優(yōu)選的，本實(shí)用新型上述實(shí)施例中的主控芯片是FPGA和ASIC;串行存儲(chǔ)器是串行 FLASH ROM,讀寫操作的數(shù)據(jù)可以包括APL、Gamma曲線和波形文件。且內(nèi)存是DDR芯片。具體的，本實(shí)用新型實(shí)施例通過(guò)一個(gè)串行FLASH ROM來(lái)取代現(xiàn)有控制電路中的并行FLASH ROM，其中，主控芯片為FPGA或ASIC，F(xiàn)PGA可以選用Xilinx，Altera或其他廠家的 FPGA芯片，本實(shí)施例采用Xi 1 inx芯片，而串行FLASH ROM可以選用ATMEL，Intel,Spansion 或其他廠家的芯片，本實(shí)施例采用ATMEL的芯片作為配置芯片以及幀存儲(chǔ)器并存放APL、 gamma曲線和波形文件等，占用至多4個(gè)1/0，電路結(jié)構(gòu)簡(jiǎn)單，減少1/0開(kāi)銷，成本低。通過(guò)本實(shí)用新型解決現(xiàn)有的等離子顯示器的控制板1/0開(kāi)銷大、結(jié)構(gòu)復(fù)雜、成本高等問(wèn)題，在實(shí)施過(guò)程中主要采用FPGA(ASIC)、DDR和串行FLASH ROM來(lái)實(shí)現(xiàn)等離子顯示器的邏輯控制、數(shù)據(jù)存儲(chǔ)和幀存儲(chǔ)器讀寫等操作，由FPGA(ASIC)來(lái)實(shí)現(xiàn)邏輯控制、DDR數(shù)據(jù)存儲(chǔ)以及每場(chǎng)幀存讀寫，創(chuàng)新的使用串行FLASHR0M作為配置芯片以及幀存儲(chǔ)器并存放APL、 gamma曲線和波形文件等，取代目前廣泛使用的并行FLASH ROM，大大降低了 FPGA(ASIC)的 1/0開(kāi)銷，大大簡(jiǎn)化了控制板的結(jié)構(gòu)，降低了控制板的成本。為了實(shí)現(xiàn)上述目的，根據(jù)本實(shí)用新型的另一方面，提供了一種等離子顯示器，該等離子顯示器包括上述任意一種等離子顯示器的控制電路。從以上的描述中，可以看出，本實(shí)用新型實(shí)現(xiàn)了如下技術(shù)效果本實(shí)用新型等離子顯示器的控制電路，采用新技術(shù)進(jìn)行改進(jìn)設(shè)計(jì)，可以降低現(xiàn)有等離子顯示器的主控芯片的 1/0開(kāi)銷，簡(jiǎn)化了現(xiàn)有等離子顯示器的控制板的結(jié)構(gòu)設(shè)計(jì)，降低了控制板的成本。主要解決現(xiàn)有的用于等離子顯示器的控制板1/0開(kāi)銷大、結(jié)構(gòu)復(fù)雜、成本高等問(wèn)題。顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本實(shí)用新型的各模塊或各步驟可以用通用的計(jì)算裝置來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來(lái)實(shí)現(xiàn)，從而，可以將它們存儲(chǔ)在存儲(chǔ)裝置中由計(jì)算裝置來(lái)執(zhí)行，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。這樣，本實(shí)用新型不限制于任何特定的硬件和軟件結(jié)合。以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不用于限制本實(shí)用新型，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本實(shí)用新型可以有各種更改和變化。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種等離子顯示器的控制電路，其特征在于，包括 主控芯片；串行存儲(chǔ)器，通過(guò)I/O接口與所述主控芯片連接，用于接收所述主控芯片的讀寫操作命令；內(nèi)存，與所述主控芯片連接，用于存儲(chǔ)數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述串行存儲(chǔ)器通過(guò)4個(gè)I/O接口與所述主控芯片連接。
3.根據(jù)權(quán)利要求2所述的控制電路，其特征在于，所述主控芯片是FPGA或ASIC。
4.根據(jù)權(quán)利要求2所述的控制電路，其特征在于，所述串行存儲(chǔ)器是串行FLASHROM。
5.根據(jù)權(quán)利要求2所述的控制電路，其特征在于，所述內(nèi)存是DDR芯片或SDRAM。
6.一種等離子顯示器，其特征在于，包括權(quán)利要求1-5中任一項(xiàng)所述的等離子顯示器的控制電路。
專利摘要本實(shí)用新型公開(kāi)了一種等離子顯示器及其控制電路。其中，該等離子顯示器的控制電路包括主控芯片；串行存儲(chǔ)器，通過(guò)I/O接口與主控芯片連接，用于接收主控芯片的讀寫操作命令；內(nèi)存，與主控芯片連接，用于存儲(chǔ)數(shù)據(jù)。通過(guò)本實(shí)用新型，能夠?qū)崿F(xiàn)降低主控芯片的I/O開(kāi)銷，簡(jiǎn)化控制板結(jié)構(gòu)，降低控制板成本。
文檔編號(hào)G09G3/28GK201984780SQ201020696498
公開(kāi)日2011年9月21日 申請(qǐng)日期2010年12月31日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者霍偉 申請(qǐng)人:四川虹歐顯示器件有限公司