專利名稱：形成淺溝槽隔離(sti)的方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路的制程，特別是一種淺溝槽隔離結(jié)構(gòu)及其形成方法，用以改良溝槽填充能力以制作淺溝槽隔離結(jié)構(gòu)(STI)，以減少應(yīng)力并藉以改善電子遷移率。
背景技術(shù)：
由于組件的縮小以及積集度的增加，高密度電漿化學(xué)氣相沉積的高溝槽填充能力已成為回填充高深寬比結(jié)構(gòu)，例如淺溝槽隔離結(jié)構(gòu)的關(guān)鍵制程步驟。進(jìn)一步地說，利用高密度電漿(HDP)制程可產(chǎn)生高品質(zhì)的場氧化層，例如采用電子回旋加速共振(ECR)制程或感應(yīng)式耦合電漿(ICP)制程。一般而言，高密度電漿化學(xué)氣相沉積(HDP-CVD)相較于其它電漿增強型化學(xué)氣相沉積制程(例如PECVD)，更可提供高密度的低能量離子，可在較低沉積溫度下形成高品質(zhì)薄膜。
于高密度電漿化學(xué)氣相沉積(HDP-CVD)制程中，由于偏壓功率耦接至基底，因此可吸引離子而在沉積過程中，形成對晶片的濺擊或蝕刻(或稱再濺擊效應(yīng))，因此可避免在沉積材料完全填入蝕刻結(jié)構(gòu)開口內(nèi)部前，沉積材料已先完成覆蓋溝槽表面而產(chǎn)生的皇冠化(crowning)現(xiàn)象。而采用高密度電漿化學(xué)氣相沉積制程時，更可微調(diào)沉積速率以改善CVD沉積特性(例如避免皇冠化)。
當(dāng)組件的關(guān)鍵尺寸縮小至0.13微米以下時，溝槽開口的填充(例如淺溝槽隔離開口)將成為問題，且填充溝槽的制程容忍度亦將變得更窄。一般而言，當(dāng)組件尺寸減小而深寬比增大至比率大于4比1時，需采用較高的電漿RF功率(例如每平方公分大于6瓦的能量)以填充溝槽，同時也傳至產(chǎn)生較高的熱應(yīng)力。因此，為了維持較低的沉積溫度則需不斷地降低晶背的溫度，但也將導(dǎo)致熱梯度升高，并增加芯片表面及穿過芯片厚度的應(yīng)力。而使HDP-CVD制程后產(chǎn)生較大壓縮應(yīng)力平行于晶片表面，導(dǎo)致后續(xù)組件品質(zhì)以及可靠度的問題。例如，電子遷移率會明顯受影響，可能因半導(dǎo)體材料產(chǎn)生應(yīng)力場而降低。
因此，業(yè)界亟需改善集成電路制作技術(shù)以發(fā)展出填充溝槽(例如淺溝槽隔離結(jié)構(gòu))的改良方法，以減少結(jié)構(gòu)應(yīng)力并改善半導(dǎo)體組件的品質(zhì)以及可靠度，另外，并克服現(xiàn)有技術(shù)的其它缺點以及不足。

發(fā)明內(nèi)容
有鑒于此，為達(dá)成上述及其它目的本發(fā)明提供一種淺溝槽隔離結(jié)構(gòu)及其形成方法，以減少應(yīng)力并改善CMOS組件電子遷移。
根據(jù)本發(fā)明的第一實施例，該形成淺溝槽隔離的方法包括提供一具有至少一圖案化硬掩模層的半導(dǎo)體基底；利用該至少一圖案化硬掩模層進(jìn)行一干蝕刻制程以在半導(dǎo)體基底中形成一溝槽；形成一或多個內(nèi)襯層于該溝槽內(nèi)壁上，該內(nèi)襯層可擇自由二氧化硅/氮化硅、二氧化硅/氮氧化硅、二氧化硅/氮化硅/氮氧化硅、氮化硅/氮氧化硅或氮氧化硅/氮化硅堆棧組成的族群中；形成一或多個溝槽填充材料層(例如以二氧化硅回填充該溝槽)；進(jìn)行至少一熱回火步驟以釋放該溝槽填充槽材料中所累積的應(yīng)力；進(jìn)行至少一化學(xué)機械研磨以及干蝕刻制程以移除基底表面上多余的填充材料；以及移除該圖案化硬掩模層。


圖1A是繪示出在具有多層沉積層的基底上沉積并圖案化一光阻層的剖面圖；圖1B是繪示出利用圖案化掩模層蝕刻該多層至基底表面露出的剖面圖；圖1C是繪示出干蝕刻該硅基底以形成具傾斜角度側(cè)壁的淺溝槽隔離結(jié)構(gòu)的剖面圖；圖1D是繪示出沉積一或多個內(nèi)襯層于溝槽開口中的剖面圖；圖1E是繪示全面性地沉積一氧化層以填充溝槽并進(jìn)行一平坦化制程以移除溝槽表面上的多余氧化物以及硬掩模層的剖面圖；圖1F是繪示出蝕刻氮化硅層再進(jìn)行一濕式剝除制程(例如使用氫氟酸)以形成內(nèi)部邊緣高于外部邊緣的氧化層的剖面圖；圖2A是本發(fā)明實施例繪示出填出充一單層于淺溝槽隔離結(jié)構(gòu)中的剖面圖；圖2B是本發(fā)明實施例繪示出填充第一旋涂式玻璃層(SOG)以及無摻雜硅酸鹽玻璃層(USG)于STI結(jié)構(gòu)中的剖面圖；圖2C是本發(fā)明實施例繪示出回填三層的化學(xué)氣相沉積旋涂式玻璃層或無摻雜硅酸鹽玻璃層于STI結(jié)構(gòu)中的剖面圖；圖2D是繪示出本發(fā)明實施例的該填有釋壓氧化物的STI結(jié)構(gòu)剖面圖；
圖3是繪示出本發(fā)明實施例的制程流程解說圖。
符號說明12～半導(dǎo)體基底；12A～墊氧層；14～氮化硅層；14B～第二硬掩模層；16A～介電抗反射覆蓋層(DARC)；16B、16C～圖案化開口；18～淺溝槽隔離結(jié)構(gòu)；18A～溝槽側(cè)壁；18B～溝槽開口頂部；18C～溝槽開口頂部；θ～溝槽側(cè)壁的傾斜角度；20～內(nèi)襯層；22～單層的旋涂式玻璃層或無摻雜硅酸鹽玻璃層；26A～第一旋涂式玻璃層；26B～無摻雜硅酸鹽玻璃層；28A～第一層化學(xué)氣相沉積層；28B～第一層化學(xué)氣相沉積層；28C～第一層化學(xué)氣相沉積層；32A、32B～STI區(qū)域；34A～源/漏摻雜區(qū)域；34B～SDE摻雜區(qū)域；36～復(fù)晶硅柵極結(jié)構(gòu)；36A、36B～金屬硅化物區(qū)域；36C～復(fù)晶硅柵極結(jié)構(gòu)頂部；37～柵極氧化層；38～氧化物及/或氮化物間隔物；38A、38B～提高的源/漏SEG區(qū)域；301-319～形成本發(fā)明的淺溝槽隔離(STI)流程。
具體實施例方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細(xì)說明如下本發(fā)明是提供一種淺溝槽隔離結(jié)構(gòu)及其形成方法以減少應(yīng)力并改善CMOS組件電子遷移。雖本發(fā)明特別可應(yīng)用于制作STI結(jié)構(gòu)上，其亦可應(yīng)用于集成電路制作過程中的其它型式溝槽以及開口以減少應(yīng)力并有效改善電子遷移。
根據(jù)本發(fā)明實施例，請參照圖1A，其包括提供一半導(dǎo)體基底12，其可由單晶硅或多晶硅組成，而該基底亦可包括磊晶(epi)硅層、埋藏層、硅覆蓋絕緣層結(jié)構(gòu)(SOI)、硅化鍺或硅化鎵等材料。進(jìn)行第一熱氧化制程以成長約50-150的二氧化硅作為墊氧化物層12A，或進(jìn)行低壓化學(xué)氣相沉積制程(LPCVD)以沉積四乙氧基硅烷(TEOS)于硅基底12上，以減少后續(xù)制程步驟中的表面應(yīng)力。接著進(jìn)行一化學(xué)氣相沉積制程(例如低壓化學(xué)氣相沉積制程)以沉積一厚度約500的氮化硅層14。
形成第二硬掩模層14B以作為后續(xù)干蝕刻制程的硬掩模，例如以電漿增強型化學(xué)氣相沉積法(PECVD)形成氮氧化硅層或二氧化硅層，或以低壓化學(xué)氣相沉積法(LPCVD)形成四乙氧基硅烷(TEOS)層。在此，第二硬掩模層14B沉積于氮化硅層14上的厚度為150-500。另外，亦可形成一有機或無機抗反射層(ARC)于該氮化硅硬掩模層或第二硬掩模層上，其中抗反射的層厚度可為200-1000，而該厚度是取決于微影制程中所使用的光波長。例如由氮氧化硅形成的第二硬掩模，當(dāng)沉積的厚度為500-1000時，可達(dá)成兼具蝕刻硬掩模以及抗反射層的功能。
仍參照圖1A，沉積厚度約1000-6000的光阻層16A于該第二硬掩模/抗反射層14B上，并進(jìn)行微影圖案化以形成開口16B并露出部分的第二硬掩模/抗反射層14B，以繼續(xù)干蝕刻第二硬掩模層14B以及氮化硅硬掩模層14，而形成硬掩模層。
請參照圖1B，根據(jù)該圖案化光阻開口16B以現(xiàn)有制程蝕刻第二硬掩模/抗反射層14B以及氮化硅硬掩模層14，并利用反應(yīng)性離子蝕刻(RIE)制程以露出部分的基底12以形成硬掩模開口16C，其包括利用四氟化碳的蝕刻化學(xué)作用。例如，進(jìn)行非等向性干蝕刻該氮化硅硬掩模層14以及墊氧層12A，以根據(jù)終點偵測法(endpoint detection)蝕刻至露出基底12表面部分為止。
請參照圖1C，接著進(jìn)行濕式剝除或干式電漿清洗(dry ashing)制程以將光阻層16A移除，接著干蝕刻該硅基底至深度約60-5000以形成一淺溝槽隔離結(jié)構(gòu)的溝槽18，其中淺溝槽以具有傾斜角度的側(cè)壁部分18A者較佳，而該較佳角度是與基底表面呈80-89度夾角，且該溝槽的頂部較底部寬。用以干蝕刻基底12以形成溝槽18的化學(xué)試劑，可包括氯、氫溴酸以及氧。于溝槽蝕刻過程中，溝槽開口的頂部18B以及底部18C的邊角以呈圓弧化且具有一彎曲半徑者較佳。該淺溝槽隔離結(jié)構(gòu)的邊角圓弧化有助于避免不理想的電子行為，例如高電場對于完整CMOS組件中起始電壓(VT)的影響。
承上所述，可在半導(dǎo)體基底中同時蝕刻出多個淺溝槽隔離結(jié)構(gòu)，其彼此之間距約0.06-0.3微米，且每一淺溝槽的頂部寬度大于底部寬度，而頂部寬度約為0.03-0.2微米。
請參照圖1D，于蝕刻溝槽18后以SC-1以及SC-2配方的清潔溶劑進(jìn)行一現(xiàn)有清潔制程以清潔基底表面及淺溝槽隔離結(jié)構(gòu)中的露出部分。接著沉積一或多個內(nèi)襯層20于溝槽開口中，其中該一或多個內(nèi)襯層由下列至少之一組成，包括熱成長二氧化硅(SiO2)、氮化硅(例如SiN、Si3N4)以及氮氧化硅(SiON)。在實施例中，多層內(nèi)襯層可為下列組合之一，包括二氧化硅/氮化硅(SiO2/SiN)、二氧化硅/氮氧化硅(SiO2/SiON)、氮化硅/氮氧化硅(SiN/SiON)、氮氧化硅/氮化硅(SiON/SiN)或總厚度約30-200的二氧化硅/氮化硅/氮氧化硅(SiO2/SiON/SiN)堆棧。于形成內(nèi)襯層20前，可先進(jìn)行一熱氧化制程以全面性地形成一厚度約30-200的單層熱氧化層于溝槽18中露出基底的部分，其中該熱氧化層可于900-1150度的傳統(tǒng)爐管或快速加熱退火裝置中成長。根據(jù)本發(fā)明實施例，對該熱氧化層進(jìn)行氮處理以形成頂層的氮化硅層，該氮處理包括將該熱氧化物置于800-1000度且環(huán)境氣體為氮氣的環(huán)境下進(jìn)行處理或進(jìn)行一氮原子植入制程(例如電漿浸泡或離子植入)，接著再于溫度高于600度下進(jìn)行回火。
根據(jù)本發(fā)明的另一實施例，可以低壓化學(xué)氣相沉積(LPCVD)、電漿增強型化學(xué)氣相沉積(PECVD)或原子層化學(xué)氣相沉積(ALCVD)制程全面性地沉積一氮化硅或氮氧化硅層于熱氧化物上以形成溝槽內(nèi)襯層20。除此之外，該溝槽內(nèi)襯層20亦可不形成熱氧化物層，而直接沉積單或多層的氮化硅或氮氧化硅形成。然而形成熱氧化物于硅基底中是本發(fā)明的較佳實施例，因為該熱氧化物可修復(fù)因蝕刻產(chǎn)生的缺陷或釋放于溝槽表面的熱應(yīng)力。在此實施例中，該基底并非一定為硅材料，而可為砷化鎵，在形成氮化硅及/或氮氧化硅層前，先利用LPCVD或ALCVD在淺溝槽隔結(jié)構(gòu)中露出基底的部分形成氧化層。其中該氮化硅的較佳形成方法是進(jìn)行低壓化學(xué)氣相沉積(LPCVD)、電漿增強型化學(xué)氣相沉積(PECVD)或原子層化學(xué)氣相沉積(ALCVD)制程，使硅烷與氨于400-800度下反應(yīng)形成。而該氮氧化硅則可于350-800度的沉積溫度下使硅烷、氨、氧及/或二氮化氧反應(yīng)以形成之。
在一實施例中，該溝槽內(nèi)襯層由二氧化硅/氮化硅/氮氧化硅或二氧化硅/氮氧化硅/氮化硅等三層組成，其中第一層二氧化硅層之制作是以熱氧化法、原子層化學(xué)氣相沉積法較佳，之后形成的氮氧化硅及/或氮化硅層則利用低壓化學(xué)氣相沉積(LPCVD)、電漿增強型化學(xué)氣相沉積(PECVD)或原子層化學(xué)氣相沉積(ALCVD)制程，其中以低壓化學(xué)氣相沉積制程或原子層化學(xué)氣相沉積制程較佳。在此，該氮化硅可包括不同化學(xué)計量的氮化硅，例如SixNy(包括有Si3N4)。另外，該氮氧化硅可包括不同化學(xué)計量的氮氧化硅，例如SixOyNz。于本發(fā)明中，在形成溝槽內(nèi)襯層20后再進(jìn)行一熱回火制程較佳，該回火可釋放于先前形成溝槽內(nèi)襯制程中所產(chǎn)生的熱應(yīng)力，而該熱回火制程可利用爐管或快速加熱退火裝置，在周遭為氧或氮且溫度為500-1100度下進(jìn)行之。
本發(fā)明的另一實施例，可全面性地沉積一或多個二氧化硅層以回填該溝槽，所產(chǎn)生的應(yīng)力小于現(xiàn)有的HDP-CVD法。其中較佳的該溝槽填充材料層是由無摻雜硅酸鹽玻璃(USG)及/或旋涂式玻璃(SOG)所組成，較佳的無摻雜硅酸鹽玻璃(USG)是由四乙氧基硅烷(TEOS)以及臭氧或硅烷以及氧反應(yīng)形成。而較佳的無摻雜硅酸鹽玻璃(USG)沉積制程則包括于400-800度下進(jìn)行的半大氣壓式化學(xué)氣相沉積法(SACVD)、常壓式化學(xué)氣相沉積法(APCVD)及/或高密度電漿化學(xué)氣相沉積法(HDPCVD)。該旋涂式玻璃(SOG)包括旋涂式有機以及無機玻璃，其中個別以硅酸鹽或硅酸鹽前驅(qū)物較佳；而該SOG前驅(qū)物可由可流動的混合物組成其包括以交聯(lián)(cross-linking)試劑形成的交聯(lián)聚合物，其可為經(jīng)由350-450度的固化制程后所形成的交聯(lián)二氧化硅及/或二氧化硅基。此外，亦可為經(jīng)由100-175度的固化制程后所形成的硅倍半氧聚合物(polyses iquioxanes)。
請參照圖2A，在本發(fā)明的一實施例中，可填充一單層22于該淺溝槽隔離結(jié)構(gòu)18中，該單層22包括旋涂式有機或無機玻璃22(經(jīng)固化后)或半大氣壓式化學(xué)氣相沉積或常壓式化學(xué)氣相沉積的無摻雜硅酸鹽玻璃。本發(fā)明的一重要特征在于進(jìn)行一約500-1100度的回火制程以釋放任何由沉積制程所產(chǎn)生的應(yīng)力。該較佳的回火制程是在環(huán)境氣體是氧氣及/或氮氣的爐管中維持大氣壓約10秒至3小時以同時處理多個晶片或利用現(xiàn)有的快速熱回火處理制程(RTP)裝置以處理單一晶片。另外，根據(jù)本發(fā)明的較佳實施例，可利用一低壓縮應(yīng)力的HDP-CVD制程沉積一無摻雜硅酸鹽玻璃(USG)，再進(jìn)行一減少應(yīng)力的回火制程以形成一釋壓的STI結(jié)構(gòu)。
請參照圖2B，在本發(fā)明的另一實施例中，可填充多層的二氧化硅層于溝槽結(jié)構(gòu)中，進(jìn)行一旋涂式制程以沉積第一旋涂式玻璃層26A，再進(jìn)行一固化制程以填充該溝槽結(jié)構(gòu)至低于或等于該溝槽結(jié)構(gòu)深度的一半。并利用半大氣壓式化學(xué)氣相沉積法(SACVD)、原子層化學(xué)氣相沉積法(ALCVD)或高密度電漿化學(xué)氣相沉積法(HDP-CVD)制程在400-800度下利用四乙氧基硅烷(TEOS)以及臭氧或硅烷以及氧進(jìn)行沉積以形成一無摻雜硅酸鹽玻璃層(例如26B)。進(jìn)一步地說于CVD制程中形成SOG層26A時，因固化(curing)以及內(nèi)縮(shrinking)制程而產(chǎn)生的殘留應(yīng)力可被釋放之。另外，較佳者是于CVD制程后，進(jìn)行另一次500-1100度的回火制程以進(jìn)一步地釋放于沉積SOG/SiO2層時產(chǎn)生的所有應(yīng)力。其中各層的沉積順序可以相反，然而因SOG層容易吸收水氣，因此較不建議如此。
請參照圖2C，于本發(fā)明的另一實施例中，多層溝槽填充層可由一種或多種化學(xué)氣相沉積USG層形成，其中該化學(xué)氣相沉積USG層可由SACVD、APCVD或HDPCVD制程形成一或多層SOG層。可在每一層沉積后，選擇性地進(jìn)行回火制程，而至少在填充最頂層的填充層后，需進(jìn)行回火制程。根據(jù)本發(fā)明的較佳實施例，沉積第一層(28A)的化學(xué)氣相沉積USG或SOG(包括一固化制程)至低于溝槽深度的至少1/2(例如溝槽的1/3深度)后，再進(jìn)行回火制程，其中該第一沉積制程可采用CVD或SOG制程(包括一固化制程)。接著，沉積相同厚度的第二層(28B)的化學(xué)氣相沉積USG或SOG層(包括一固化制程)再進(jìn)行第二回火制程。最后，沉積第三層(28C)的化學(xué)氣相沉積USG或SOG(包括一固化制程)至最終厚度再進(jìn)行第三次回火制程，其中該沉積層的總厚度為2000-8000。其中較佳的方式是于最初的沉積第一以及第二層為SOG層、APCVD層或SACVD層，而利用HDP-CVD制程沉積第二或后續(xù)層(例如28B、28C)以減少孔洞形成的機會。另外，在形成由SOG、SACVD、USG及/或APCVD氧化物組成的多重層制程中，其各層間沉積的回火制程可視需要省略，而沉積最后的氧化層后再進(jìn)行一回火制程。
接續(xù)圖2C，于本發(fā)明的另一實施例中，沉積第一層28A的化學(xué)氣相沉積USG層至低于STI溝槽深度的至少1/2(例如溝槽的1/3深度)再進(jìn)行一選擇性回火制程，而該化學(xué)氣相沉積制程包括SACVD、APCVD或HDP-CVD。接著，沉積一相同或較大厚度的第二層(28B)的化學(xué)氣相沉積SOG層后，再進(jìn)行第二次回火制程。根據(jù)本發(fā)明的較佳實施例，可利用SACVD、APCVD或HDP-CVD制程沉積第三層28C的化學(xué)氣相沉積USG層至最終厚度，再進(jìn)行一第三次回火制程。
根據(jù)本發(fā)明的較佳實施例所形成應(yīng)力減低(釋放)的淺溝槽氧化層，可改善金氧半場效應(yīng)晶體管(MOSFET)組件的效能。例如藉由減少于半導(dǎo)體基底平面上的STI氧化物在長與寬方向上的應(yīng)力，可改善于鄰接半導(dǎo)體材料中的電子遷移率，其中包括NMOS組件的電子以及PMOS組件的電洞。該電子遷移率的改善亦可特別改善后續(xù)自對準(zhǔn)金屬硅化物(salicides)的制程，該金屬硅化物包括硅化鈷、硅化鎳以及硅化鈦，多半角成于半導(dǎo)體基底的源極/漏極區(qū)域上，例如以磊晶制程(silicon epitaxially grown，SEG)所形成的隆起源極/漏極區(qū)域。請參照圖2D，根據(jù)本發(fā)明的較佳實施例，半導(dǎo)體基底12上具有淺溝槽隔離結(jié)構(gòu)32A及32B的典型MOSFET組件，以現(xiàn)有制程形成源/漏摻雜區(qū)域34A、一具有柵極氧化層37的復(fù)晶硅柵極結(jié)構(gòu)36、氧化物及/或氮化物間隙壁38、源/漏延伸(source/drain extension，SDE)摻雜區(qū)域34B以及形成于隆起的源/漏極磊晶硅層38A、38B(SED)上的金屬硅化物區(qū)域36A、36B以及復(fù)晶硅柵極結(jié)構(gòu)頂部的金屬硅化物層36C。在此，由于鄰接于該填有釋壓氧化物的淺溝槽隔離結(jié)構(gòu)32A、32B的源/漏區(qū)域的電子遷移率獲得改善，因此可降低片電阻，也容許形成深度較淺的接合點(例如SED區(qū)域)，也包括隆起的源/極區(qū)域，因此改善了組件的效能以及可靠度。例如，藉由形成填有釋壓氧化物的STI結(jié)構(gòu)，可改善電子遷移率進(jìn)而改善飽和電流(Idsat)。在此，本發(fā)明所形成的填有釋壓氧化物的STI結(jié)構(gòu)的制程亦可有效地應(yīng)用在其它組件技術(shù)，其中可應(yīng)用于不同的基底包括應(yīng)變硅層(strained Si)、絕緣層上有硅(SOI)以及硅化鍺等基底，此外，亦應(yīng)用于改良的MOSFET結(jié)構(gòu)(例如finFET)。
請參照圖1E，根據(jù)本發(fā)明的較佳實施例，于全面性地沉積二氧化硅層(STI氧化物)22以填滿STI溝槽18之后，進(jìn)行一干回蝕或CMP制程的平坦化制程以移除溝槽表面上的多余氧化物以及氮化硅層14上方的硬掩模層。例如，可先微影圖案化部分STI氧化層，再藉由蝕科制程將部分移除，接著在進(jìn)行CMP制程移除多余氧化物以及氮化硅硬掩模層14上的硬掩模層。其中較佳的CMP制程其移除速率是每分鐘1000-5000，而該干蝕刻制程的較佳蝕刻率則是每分鐘1000-10000。
請參照圖1F，進(jìn)行一濕式(例如熱磷酸)蝕刻制程或一干式氮化硅回蝕制程，再對墊氧層12A進(jìn)行一濕式剝除制程(例如使用氫氟酸)以保留部分延伸至基底12表面的STI氧化層32，其中該氧化層內(nèi)部邊緣32A高于外部邊緣32B。
請參照圖3，其是顯示本發(fā)明實施例的制程流程圖。于制程301中提供一半導(dǎo)體基底。于制程303中，形成一或多層介電層(可包含一層或多層硬掩模層)于半導(dǎo)體基底上。于制程305中，圖案化該一或多個硬掩模層以蝕刻該基底形成淺溝槽隔離結(jié)構(gòu)的溝槽。于制程307中，根據(jù)本發(fā)明較佳實施例蝕刻形成溝槽結(jié)構(gòu)。于制程309中，根據(jù)本發(fā)明較佳實施例形成一或多個內(nèi)襯層于該溝槽開口中。于制程311中，進(jìn)行一熱回火制程以釋放內(nèi)襯層的應(yīng)力。于制程313中，根據(jù)本發(fā)明較佳實施例在溝槽中沉積一或多層二氧化硅(USG及/或SOG)。于制程315中，進(jìn)行一回火制程以釋放于溝槽中氧化物填充的應(yīng)力。于制程317中，進(jìn)行一平坦化制程，其包括CMP制程或干式回蝕刻制程以移除多余的STI氧化物以及氮化硅硬掩模層上的介電層。于制程319中，進(jìn)行一濕式或干式回蝕刻制程以移除氮化硅硬掩模層并留下高于半導(dǎo)體基底表面的STI氧化物的頂部突出。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種形成淺溝槽隔離結(jié)構(gòu)的方法，包括下列步驟提供一半導(dǎo)體基底；形成一溝槽于該半導(dǎo)體基底中；形成一或多個內(nèi)襯層于該溝槽表面上；以釋壓材料填充于該溝槽的內(nèi)襯層上，形成一或多個溝槽填充材料層；以及移除該溝槽表面多余的溝槽填充材料層。
2.根據(jù)權(quán)利要求1所述的形成淺溝槽隔離結(jié)構(gòu)的方法，其中形成一或多個溝槽填充材料層的步驟是擇自由半大氣壓式化學(xué)氣相沉積法、原子層化學(xué)氣相沉積法、高密度電漿化學(xué)氣相沉積法以及旋涂式覆蓋法組成的族群中。
3.根據(jù)權(quán)利要求2所述的形成淺溝槽隔離結(jié)構(gòu)的方法，其中該旋涂覆蓋制程包括形成一旋涂式玻璃，該旋涂式玻璃包括一前驅(qū)物，其擇自由有機以及無機混合物組成的族群以形成含有交聯(lián)二氧化硅的結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的形成淺溝槽隔離結(jié)構(gòu)的方法，其中該蝕刻溝槽的步驟包括形成一溝槽，該溝槽側(cè)壁與該半導(dǎo)體基底主表面平行的平面呈80度至89度夾角。
5.根據(jù)權(quán)利要求1所述的形成淺溝槽隔離結(jié)構(gòu)的方法，其中該蝕刻溝槽的步驟包括形成一圓弧化頂部及/或底部邊角的溝槽。
6.一種淺溝槽隔離結(jié)構(gòu)，包括一半導(dǎo)體基底；一溝槽設(shè)置于該半導(dǎo)體基底中；一或多個內(nèi)襯材料層覆蓋于該溝槽表面上；以及一或多個溝槽填充材料層填充于該溝槽的內(nèi)襯材料層上，其包括沿半導(dǎo)體基底表面的水平或垂直方向無應(yīng)力的二氧化硅層。
7.根據(jù)權(quán)利要求6所述的淺溝槽隔離結(jié)構(gòu)，其中該溝槽的側(cè)壁與該半導(dǎo)體基底表面平行的平面呈80度至89度的夾角。
8.根據(jù)權(quán)利要求6所述的淺溝槽隔離結(jié)構(gòu)，其中該溝槽包括圓弧化的頂部及/或底部邊角。
9.根據(jù)權(quán)利要求6所述的淺溝槽隔離結(jié)構(gòu)，其中該溝槽填充材料層包括延伸至該半導(dǎo)體基底表面的部分。
10.根據(jù)權(quán)利要求9所述的淺溝槽隔離結(jié)構(gòu)，其中該部分的內(nèi)部邊緣部分延伸至高于外部邊緣部分的該半導(dǎo)體基底表面上方。
11.根據(jù)權(quán)利要求6所述的淺溝槽隔離結(jié)構(gòu)，其中該一或多個溝槽填充材料層是擇自由旋涂式有機玻璃、旋涂式無機玻璃以、無摻雜的硅酸鹽玻璃、硅氧烷、硅酸鹽以及硅倍半氧聚合物組成的族群中。
12.根據(jù)權(quán)利要求11所述的淺溝槽隔離結(jié)構(gòu)，其中該一或多個溝槽填充材料層包括一底部旋涂式玻璃層，其是擇自由旋涂式有機玻璃層、旋涂式無機玻璃層以及頂部無摻雜硅酸鹽玻璃層組成的族群。
13.根據(jù)權(quán)利要求11所述的淺溝槽隔離結(jié)構(gòu)，其中該一或多個溝槽填充材料層，包括一底部無摻雜硅酸鹽玻璃層、一中間旋涂式玻璃層，其擇自由旋涂式有機以及無機玻璃層組成的族群中以及一頂部無摻雜硅酸鹽玻璃層。
14.根據(jù)權(quán)利要求11所述的淺溝槽隔離結(jié)構(gòu)，其中該一或多個溝槽填充材料層包括多層旋涂式玻璃層其是擇自由旋涂式無機以及有機玻璃層組成的族群中。
15.根據(jù)權(quán)利要求11所述的淺溝槽隔離結(jié)構(gòu)，其中該一或多個溝槽填充材料層包括一頂部旋涂式玻璃層其是擇自由旋涂式無機以及有機玻璃層組成的族群。
16.根據(jù)權(quán)利要求6所述的淺溝槽隔離結(jié)構(gòu)，其中該一或多個內(nèi)襯材料層由二氧化硅/氮化硅或二氧化硅/氮氧化硅或二氧化硅/氮化硅/氮氧化硅或氮化硅/氮氧化硅或氮氧化硅/氮化硅堆棧形成。
全文摘要
本發(fā)明提供一種淺溝槽隔離結(jié)構(gòu)及其形成方法以減少應(yīng)力改善電子遷移，其中該方法包括提供一半導(dǎo)體基底，具有至少一圖案化硬掩模層于其上；利用該至少一圖案化硬掩模層進(jìn)行干蝕刻制程以在該半導(dǎo)體基底中形成一溝槽；形成一或多個內(nèi)襯層于該溝槽表面上，該內(nèi)襯層可擇自二氧化硅/氮化硅、二氧化硅/氮氧化硅、二氧化硅/氮化硅/氮氧化硅、氮化硅/氮氧化硅或氮氧化硅/氮化硅；形成一或多個溝槽填充材料層(例如以二氧化硅回填充該溝槽)于內(nèi)襯層上；進(jìn)行熱回火步驟以釋放溝槽填充槽材料中所累積的應(yīng)力；進(jìn)行化學(xué)機械研磨以及干蝕刻制程以移除溝槽表面上多余的填充材料；以及移除該至少一圖案化硬掩模層。
文檔編號A61F2/84GK1649122SQ20041010152
公開日2005年8月3日 申請日期2004年12月21日 優(yōu)先權(quán)日2004年1月29日
發(fā)明者傅竹韻, 陸志誠, 章勛明 申請人:臺灣積體電路制造股份有限公司