專利名稱：通路孔鍍銅的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鍍銅法，更確切地說(shuō)，本發(fā)明涉及用于在多層基底中將接線層(導(dǎo)體層)相互連接的通路孔鍍銅的方法。
背景技術(shù)：
可使用組合線路板來(lái)增加多層線路板(多層基底)的密度。組合線路板是用通路孔來(lái)互相連接接線層的。如果通路孔僅用于連接兩層的話，通路孔的內(nèi)壁就不需要鍍覆。但是，當(dāng)將三層或多層相互連接時(shí)，未填充鍍覆金屬的通路孔31就必須按圖4(a)所示被替換。另一方面，填充了鍍覆金屬32的通路孔31可按圖4(b)所示來(lái)層疊，從而在線路的配置上可獲得較高的自由度。
傳統(tǒng)通路孔的直徑大約為100μm，以便在各層間未在其內(nèi)鍍覆的通路孔不會(huì)阻礙導(dǎo)電。但當(dāng)通路孔具有較小的直徑時(shí)，未在其內(nèi)鍍覆的通路孔會(huì)使電阻增加從而妨礙了各層間的導(dǎo)電性。
為將各層用填充鍍覆的通路孔連接起來(lái)，在樹脂絕緣層中形成通路孔后，可進(jìn)行油污去除法和催化劑涂覆法。之后，在通路孔的底部和內(nèi)壁上形成化學(xué)鍍銅層。然后，通過(guò)電解鍍銅在通路孔中形成填充鍍覆層。
為進(jìn)一步增加多層基底的密度，可考慮將通路孔的直徑降低到小于70μm。具體地說(shuō)，可考慮將通路孔的直徑降低到40μm或20μm。
在傳統(tǒng)的電解鍍銅法中，電解鍍銅需要在低電流密度(例如，100分鐘在1A/dm2)下進(jìn)行一延長(zhǎng)期以保持填充鍍覆的通路孔可靠性在預(yù)定的標(biāo)準(zhǔn)之上。因此，傳統(tǒng)方法的生產(chǎn)率是很低的。如果在短時(shí)間內(nèi)僅靠簡(jiǎn)單地增加電流密度來(lái)完成通路孔的填充鍍覆的話，那么大部分通路孔將不能滿足熱沖擊試驗(yàn)的要求，該項(xiàng)試驗(yàn)是通路孔可靠性試驗(yàn)當(dāng)中的一項(xiàng)。熱沖擊試驗(yàn)包括在-55℃和125℃的液體中浸漬1000個(gè)循環(huán)，每個(gè)循環(huán)3分鐘，當(dāng)其進(jìn)行時(shí)，可測(cè)得電阻的變化率在±10％以內(nèi)。
發(fā)明概述本發(fā)明的目的是提供一種通路孔鍍銅的方法，即使通路孔的直徑在40μm的情況下，用該方法也能在短時(shí)間內(nèi)可靠地實(shí)現(xiàn)填充鍍覆通路孔。
為實(shí)現(xiàn)上述和其它目的，本發(fā)明提供了一種鍍銅法用以在多層基底上形成通路孔。該通路孔將多層基底的導(dǎo)電層相互連接起來(lái)。該方法包括在通路孔的內(nèi)壁上進(jìn)行化學(xué)鍍銅；之后在通路孔的內(nèi)壁上進(jìn)行電解鍍銅，其中電解鍍銅包括第一階段和第二階段，所述第一階段是在電流密度等于或小于1.5A/dm2下進(jìn)行的從而使沉積的銅膜具有1μm或更大的厚度，所述的第二階段是在電流密度高于第一階段電流密度的情況下進(jìn)行的。
本發(fā)明還提供另一種在多層基底上形成通路孔的鍍銅法。該通路孔將多層基底的導(dǎo)電層相互連接起來(lái)。該方法包括在通路孔的內(nèi)壁上進(jìn)行化學(xué)鍍銅；之后在通路孔的內(nèi)壁上進(jìn)行電解鍍銅，其中電解鍍銅包括第一階段和第二階段，所述第一階段是在低電流密度下進(jìn)行的，所述的第二階段是在電流密度高于第一階段鍍覆的電流密度的情況下進(jìn)行的，其中在每個(gè)階段，交替地供給正脈沖和負(fù)脈沖，并且正脈沖的傳導(dǎo)量要大于負(fù)脈沖的傳導(dǎo)量。
本發(fā)明的其它方面和優(yōu)點(diǎn)在參照附圖進(jìn)行下述描述以及通過(guò)實(shí)施例對(duì)本發(fā)明原理進(jìn)行說(shuō)明后將變得一目了然。
附圖簡(jiǎn)述本發(fā)明的目的和優(yōu)點(diǎn)在結(jié)合附圖進(jìn)行優(yōu)選實(shí)施方案的描述后可被人們更好的理解，其中

圖1(a)～1(d)是示意性截面圖，它顯示的是根據(jù)本發(fā)明的一個(gè)實(shí)施方案，通路孔的填充鍍覆層的形成過(guò)程。
圖2(a)的時(shí)間圖顯示了在圖1(a)～1(c)的步驟中的鍍覆條件；圖2(b)的時(shí)間圖表顯示了在圖1(a)～1(c)的步驟中的脈沖鍍覆條件；圖3(a)是用于在圖1(a)～1(c)的步驟中進(jìn)行可靠性評(píng)估的基底的截面示意圖；圖3(b)是用于解釋通路孔填充系數(shù)的通路孔的截面示意圖；圖4(a)是當(dāng)通路孔未經(jīng)受填充鍍覆時(shí)的截面示意圖；圖4(b)是當(dāng)現(xiàn)有技術(shù)的通路孔被填充鍍覆時(shí)的截面示意圖。
優(yōu)選實(shí)施方案詳述本發(fā)明形成通路孔方法的一個(gè)實(shí)施方案將參照?qǐng)D1(a)～3(b)在下面進(jìn)行描述。在該實(shí)施方案中，所形成通路孔的直徑為40μm。
為了形成填充鍍覆的通路孔從而在多層基底的上側(cè)和下側(cè)上形成電連接的導(dǎo)電層，首先將絕緣層12形成在底部導(dǎo)電層11a上，然后，通過(guò)激光輻射形成通路孔13，正如圖1(a)所示。接著進(jìn)行油污去除法。然后在通路孔13的內(nèi)壁和形成導(dǎo)電層11b的上層上進(jìn)行催化劑涂覆步驟和化學(xué)鍍銅步驟以形成薄的化學(xué)鍍銅層14，正如圖1(b)所示的那樣。
接著進(jìn)行電解鍍銅步驟。電解鍍銅步驟是分兩步進(jìn)行的。如圖2(a)所示，在第一步中，電解鍍銅是在低的電流密度下進(jìn)行預(yù)定的時(shí)間，在第二步中，鍍覆是在高電流密度下進(jìn)行的。第一步的鍍覆是在化學(xué)鍍銅層14上形成預(yù)定厚度的密實(shí)的電解鍍銅層15，如圖1(c)所示。之后，第二步的鍍覆形成填充鍍覆層16以填充通路孔13的剩余部分從而形成電解鍍銅層15。在圖1(c)和1(d)中，清楚的說(shuō)明了化學(xué)鍍銅層14，電解鍍銅層15和填充鍍覆層16。但在現(xiàn)實(shí)情況中，層的界面不象所說(shuō)明的那樣能清楚的區(qū)別開來(lái)。
電解鍍銅是在鍍覆浴所允許的電流范圍內(nèi)的電流密度下進(jìn)行的。第一步的鍍覆是在電流密度等于或小于1.5A/dm2下進(jìn)行的以使沉積銅的厚度為1μm或更大，優(yōu)選為1.5～2.0μm。之后，第二步鍍覆在電流密度高于第一步鍍覆的電流密度下進(jìn)行。雖然第二步鍍覆的電流密度取決于電解鍍銅中鍍覆浴的組成，但其優(yōu)選為3A/dm2的數(shù)量級(jí)從而在總共約30分鐘的時(shí)間內(nèi)完成電解鍍銅。
圖2(a)是在電解鍍銅中電流值(I)和時(shí)間(t)的關(guān)系圖。圖2(b)是在脈沖鍍覆過(guò)程中，供給電流值變化的示意圖。圖2(a)的時(shí)標(biāo)與圖2(b)的不同。
如圖2(b)所示，電解鍍銅是用脈沖鍍覆進(jìn)行的，它包括使正脈沖和負(fù)脈沖交替進(jìn)行，所述正脈沖具有較大的傳導(dǎo)量。脈沖鍍覆的t1/t2比，即正脈沖的傳導(dǎo)時(shí)間t1與負(fù)脈沖的傳導(dǎo)時(shí)間t2的比，被設(shè)定為8/1～20/1。每個(gè)傳導(dǎo)時(shí)間t1被設(shè)定為約40～60ms。設(shè)定的每個(gè)傳導(dǎo)時(shí)間t1太短會(huì)引起脈沖頻繁的切換，因此，要予以避免。設(shè)定的每個(gè)傳導(dǎo)時(shí)間t1如果低于預(yù)定時(shí)間的話，會(huì)降低鍍覆層的質(zhì)量，因此，這也是人們所不希望見到的。
脈沖鍍覆的F/R比，即正脈沖電流值F與負(fù)脈沖電流值R的比被設(shè)定為1/2～1/5之間。
本發(fā)明將結(jié)合實(shí)施例和比較例在下面作更加詳細(xì)地描述。
首先，評(píng)估如圖3(a)所示由許多通路孔13形成的基底。之后，在改變鍍覆條件后進(jìn)行通路孔13的填充鍍覆。在實(shí)施例和比較例中，油污去除過(guò)程，催化劑涂覆步驟和化學(xué)鍍銅步驟是在已知的加工條件下進(jìn)行的。向電解鍍銅的鍍覆浴中添加作為添加劑的Impulse H(商品名)增白劑和由Atotech制造的勻平劑。其各自的劑量分別為增白劑2.5ml/l，勻平劑8ml/l，這是由制造商推薦的。
之后，對(duì)90％以上的所得樣品的填充系數(shù)進(jìn)行由表1所示四項(xiàng)組成的可靠性評(píng)估，即高溫測(cè)試，高溫/高濕度測(cè)試，熱沖擊測(cè)試和焊接熱測(cè)試。
填充系數(shù)由公式表示為填充系數(shù)＝(L1/L2)×100(％)，其中，L1為導(dǎo)電層11a的上表面和通路孔13的填充鍍覆層16上表面間的距離，L2為導(dǎo)電層11a和導(dǎo)電層11b的上表面間的距離。
表1
在焊接熱試驗(yàn)中，樣品浸漬在280～290℃的焊接浴中預(yù)定的時(shí)間，例如30秒鐘，之后冷卻，然后測(cè)量其電阻。
在這四項(xiàng)評(píng)估測(cè)試中，比較例也經(jīng)過(guò)了高溫測(cè)試，高溫/高濕測(cè)試和熱沖擊測(cè)試。但是，在熱沖擊測(cè)試中，比較例表現(xiàn)出低的成功率。在熱沖擊測(cè)試后，實(shí)施例的通路孔通過(guò)掃描電子顯微鏡觀察。通過(guò)觀察發(fā)現(xiàn)在實(shí)施例的填充鍍覆層中枝晶的空隙和沉積，這表示在可靠性方面的低成功率。
表2示出了在實(shí)施例和比較例的熱沖擊試驗(yàn)中的鍍覆條件以及通過(guò)率。
表2
*A/dm2T1在低電流密度下的鍍覆時(shí)間T2在高電流密度下的鍍覆時(shí)間參考表2中的比較例1，在低電流密度(1A/dm2)下長(zhǎng)時(shí)間(100分鐘)電鍍形成了具有足夠可靠性的填充鍍層。但是，比較例1所花費(fèi)的時(shí)間太長(zhǎng)。參考比較例2，用直流電兩步法(低電流密度步驟和高電流密度步驟)對(duì)通路孔進(jìn)行填充鍍覆使鍍覆時(shí)間縮短。但是，可靠性不足。參考比較例3，僅用高電流密度進(jìn)行填充鍍覆導(dǎo)致可靠性不足。
在實(shí)施例1～8中，具有100％可靠性的填充鍍層在30分鐘的鍍覆時(shí)間內(nèi)獲得。特別是，觀察通路孔的截面發(fā)現(xiàn)實(shí)施例1的鍍層具有最佳的質(zhì)量。
該說(shuō)明性實(shí)施方案具有下述優(yōu)點(diǎn)。(1)當(dāng)對(duì)通路孔13(該通路孔連接多層基底的上部和下部導(dǎo)電層)的內(nèi)側(cè)進(jìn)行鍍覆時(shí)，填充鍍覆是在電流密度為1.5A/dm2(這是鍍?cè)〉脑S可電流范圍)下進(jìn)行，從而沉積厚度為1μm或更高的膜。而后，剩余的鍍覆是在高于1.5A/dm2的電流密度下進(jìn)行。因此，防止了枝晶晶體的沉積，并且在化學(xué)銅鍍層14的表面上電鍍上密實(shí)而均勻的銅。而且，在通路孔上沒有影響可靠性的空隙，從而在短時(shí)間內(nèi)鍍覆了通路孔。(2)電解鍍銅采用脈沖鍍覆進(jìn)行，其中包括交替的正脈沖和負(fù)脈沖，其中正脈沖具有較大的傳導(dǎo)量。因此，與采用高電流密度的直流電鍍覆不同，防止了在每個(gè)通路孔13的開口處快速形成鍍層。由此，每個(gè)通路孔13的開口未被堵塞，同時(shí)在通路孔13內(nèi)仍留有空間。(3)當(dāng)進(jìn)行電解鍍銅時(shí)，第一步的低電流密度鍍覆和第二步的高電流密度鍍覆均包括交替的正脈沖和負(fù)脈沖，其中正脈沖具有較大的傳導(dǎo)量。因此，在短時(shí)間內(nèi)就款形成具有足夠可靠性的填充鍍層。(4)脈沖鍍覆的t1/t2比，即正脈沖的傳導(dǎo)時(shí)間t1與負(fù)脈沖的傳導(dǎo)時(shí)間t2的比設(shè)定為5/1～30/1。因此，鍍覆可在穩(wěn)定的方式下進(jìn)行并且所形成的填充鍍層16具有足夠的可靠性。(5)脈沖鍍覆的F/R比，即正脈沖的電流值F與負(fù)脈沖的電流值R的比被設(shè)定為1/2～1/5。因此，鍍覆可在穩(wěn)定的方式下進(jìn)行并且所形成的填充鍍層16具有足夠的可靠性。
本發(fā)明可以許多其他的具體形式來(lái)體現(xiàn)，這些形式均沒有脫離本發(fā)明的精神或范圍，這一點(diǎn)對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是顯而易見的。特別是，本發(fā)明可用下面的形式來(lái)體現(xiàn)。
在用高電流密度鍍覆中，電流密度不需要是恒定的。電流密度可以恒定的速率或離散的速率增加。例如，在高電流密度鍍覆中設(shè)定平均電流密度到預(yù)定的值(例如，3A/dm2)，電流密度可從低于3A/dm2的值變化到高于3A/dm2的值。
為在鍍覆浴許可的電流范圍內(nèi)用小于或等于1.5A/dm2的電流密度沉積1μm或更大的厚度，電解鍍銅是用直流而不是用脈沖鍍覆進(jìn)行的，而后用脈沖鍍覆在高電流密度下進(jìn)行電解鍍銅。
通路孔13的直徑不限于40μm，本發(fā)明可應(yīng)用在直徑大于40μm的通路孔上或直徑小于40μm的約為20μm的通路孔上。
因此，本發(fā)明的實(shí)施例和實(shí)施方案僅是說(shuō)明性的而非限制性的并且本發(fā)明不限于上述描述，其內(nèi)容可在所附權(quán)利要求的范圍內(nèi)改變。
權(quán)利要求
1.一種在多層基底上形成通路孔(13)的鍍銅法，所述通路孔(13)與多層基底的導(dǎo)電層相互連接，其特征在于在通路孔(13)的內(nèi)壁上進(jìn)行化學(xué)鍍銅；之后在通路孔(13)的內(nèi)壁上進(jìn)行電解鍍銅，其中電解鍍銅包括第一階段和第二階段，所述第一階段是在電流密度等于或小于1.5A/dm2下進(jìn)行的從而使沉積的銅膜具有1μm或更大的厚度，所述的第二階段是在電流密度高于第一階段電流密度的情況下進(jìn)行的。
2.根據(jù)權(quán)利要求1的方法，其特征在于至少第二階段是用脈沖鍍覆進(jìn)行的，其中正脈沖和負(fù)脈沖是交替供給的，并且正脈沖的傳導(dǎo)量大于負(fù)脈沖的傳導(dǎo)量。
3.根據(jù)權(quán)利要求2的方法，其特征在于正脈沖的傳導(dǎo)時(shí)間與負(fù)脈沖的傳導(dǎo)時(shí)間之比在5/1～30/1的范圍內(nèi)。
4.根據(jù)權(quán)利要求2的方法，其特征在于正脈沖的電流值與負(fù)脈沖的電流值之比在1/2～1/5的范圍內(nèi)。
5.根據(jù)權(quán)利要求1～4之一的方法，其特征在于，在第一階段，正脈沖和負(fù)脈沖是交替供給的，正脈沖的傳導(dǎo)量大于負(fù)脈沖的傳導(dǎo)量。
6.根據(jù)權(quán)利要求1～4之一的方法，其特征在于，第一階段基本上是用1A/dm2電流密度進(jìn)行的。
7.根據(jù)權(quán)利要求1～4之一的方法，其特征在于第二階段基本上是用3A/dm2的電流密度進(jìn)行的。
8.一種在多層基底上形成通路孔(13)的鍍銅法，所述通路孔(13)與多層基底的導(dǎo)電層相互連接，其特征在于在通路孔(13)的內(nèi)壁上進(jìn)行化學(xué)鍍銅；之后在通路孔(13)的內(nèi)壁上進(jìn)行電解鍍銅，其中電解鍍銅包括第一階段和第二階段，所述第一階段是在低電流密度下進(jìn)行的，所述的第二階段是在電流密度高于第一階段鍍覆的電流密度的情況下進(jìn)行的，其中在每個(gè)階段，交替地供給正脈沖和負(fù)脈沖，并且正脈沖的傳導(dǎo)量要大于負(fù)脈沖的傳導(dǎo)量。
9.根據(jù)權(quán)利要求8的方法，其特征在于正脈沖的傳導(dǎo)時(shí)間與負(fù)脈沖的傳導(dǎo)時(shí)間之比在5/1～30/1的范圍內(nèi)。
10.根據(jù)權(quán)利要求8或9的方法，其特征在于正脈沖的電流值與負(fù)脈沖的電流值之比在1/2～1/5的范圍內(nèi)。
11.根據(jù)權(quán)利要求8或9的方法，其特征在于第一階段是用等于或小于1.5A/dm2電流密度進(jìn)行的。
12.根據(jù)權(quán)利要求8或9的方法，其特征在于第二階段的電流密度基本上為3A/dm2。
全文摘要
本發(fā)明提供一種在多層基底上形成通路孔(13)的鍍銅法，所述通路孔(13)與多層基底的導(dǎo)電層相互連接，該方法包括在通路孔(13)的內(nèi)壁上進(jìn)行化學(xué)鍍銅；之后在通路孔(13)的內(nèi)壁上進(jìn)行電解鍍銅，其中電解鍍銅包括第一階段和第二階段，所述第一階段是在電流密度等于或小于1.5A/dm
文檔編號(hào)H05K3/46GK1402608SQ0214299
公開日2003年3月12日 申請(qǐng)日期2002年8月7日 優(yōu)先權(quán)日2001年8月8日
發(fā)明者下俊久, 井上敏樹, 熊谷京子, 加藤祥文, 吉田貴司, 日高理仲 申請(qǐng)人:株式會(huì)社豐田自動(dòng)織機(jī)