基于fpga和dsp的dab接收終端的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路領(lǐng)域，具體地，涉及一種基于FPGA和DSP的DAB接收終端。
【背景技術(shù)】
[0002]與現(xiàn)行廣播相比，數(shù)字音頻廣播(Digital Aud1 Broadcasting,簡稱DAB)這種新的傳輸系統(tǒng)憑借其諸多優(yōu)點(diǎn)而引起了國際通信行業(yè)的矚目，并獲得了迅速的發(fā)展。我國廣播電影電視行業(yè)標(biāo)準(zhǔn)《30?3000MHz地面數(shù)字音頻廣播系統(tǒng)技術(shù)規(guī)范》自2006年6月I日起實(shí)施。該標(biāo)準(zhǔn)是DAB標(biāo)準(zhǔn)，適用于移動(dòng)和固定接收機(jī)傳送高質(zhì)量數(shù)字音頻節(jié)目和數(shù)據(jù)業(yè)務(wù)。

【發(fā)明內(nèi)容】

[0003]為適應(yīng)新的數(shù)字音頻廣播標(biāo)準(zhǔn)，本發(fā)明公開了一種基于FPGA和DSP的DAB接收終端。
[0004]本發(fā)明所述基于FPGA和DSP的DAB接收終端，包括相互連接的FPGA和DSP，所述FPGA連接接收支路，所述接收支路由依次連接的天線、高頻頭和AD轉(zhuǎn)換器組成；所述DSP連接解調(diào)支路，所述解調(diào)支路由互聯(lián)的DA轉(zhuǎn)換器和喇叭組成，還包括連接在所述FPGA和DSP之間的FLASH存儲(chǔ)器。
[0005]優(yōu)選的，還包括連接在FPGA和DSP上的JTAG接口。
[0006]優(yōu)選的，還包括連接在FPGA上的LED測試接口。
[0007]優(yōu)選的，所述FPGA 為 EP1S40 ；DSP 為 TMS320VC5510。
[0008]優(yōu)選的，所述ADC為TLV5535。
[0009]優(yōu)選的，所述DAC為AKM4352。
[0010]本發(fā)明所述基于FPGA和DSP的DAB接收終端系統(tǒng)設(shè)計(jì)開放靈活，可以實(shí)現(xiàn)多種廣播方式，預(yù)留資源豐富，可以依據(jù)選擇業(yè)務(wù)的不同進(jìn)行不同的處理后分別產(chǎn)生聲音和圖像信號，并分別從喇叭或液晶顯示器等輸出終端輸出。
【附圖說明】
[0011]圖1是本發(fā)明一種【具體實(shí)施方式】示意圖。
【具體實(shí)施方式】
[0012]下面結(jié)合實(shí)施例及附圖，對本發(fā)明作進(jìn)一步地的詳細(xì)說明，但本發(fā)明的實(shí)施方式不限于此。
[0013]本發(fā)明所述基于FPGA和DSP的DAB接收終端，包括相互連接的FPGA和DSP，所述FPGA連接接收支路，所述接收支路由依次連接的天線、高頻頭和AD轉(zhuǎn)換器組成；所述DSP連接解調(diào)支路，所述解調(diào)支路由互聯(lián)的DA轉(zhuǎn)換器和喇叭組成，還包括連接在所述FPGA和DSP之間的FLASH存儲(chǔ)器。
[0014]數(shù)字音頻廣播(DAB)接收機(jī)完整的結(jié)構(gòu)框圖如圖1所示。DAB信號從天線接收后進(jìn)入高頻頭部分，選出所需的頻率塊，然后將選出的高頻信號送入混頻器，變?yōu)橹行念l率為38.912MHz、帶寬為1.536 MHz的中頻信號，中頻信號濾掉無用的頻譜部分后再經(jīng)頻率變換和濾波，變?yōu)橹行念l率為2.048 MHz、帶寬為1.536MHz的基帶信號。然后進(jìn)入ADC，采樣速率為8.192MHz，轉(zhuǎn)換成數(shù)字信號后進(jìn)入FPGA。FPGA完成并串轉(zhuǎn)換，同步和解調(diào)，以及VCXO所需的控制電路等。處理后的數(shù)據(jù)進(jìn)入DSP，DSP外部時(shí)鐘為24.5MHz，所以DSP可進(jìn)行4倍頻，工作于100MHz。DSP中完成解交織、Viterbi譯碼、解擾以及音頻解碼，最后數(shù)據(jù)被送入DAC，恢復(fù)出原始模擬信號，送入喇叭即可收聽。
[0015]器件的選型要求在滿足系統(tǒng)需求的情況下力爭使成本最低，功耗最小，設(shè)計(jì)方便且易于調(diào)試，所以要全面兼顧芯片的運(yùn)算速度、價(jià)格、硬件資源、運(yùn)算精度、功耗以及芯片的封裝形式、質(zhì)量標(biāo)準(zhǔn)、供貨情況和生命周期等。綜合考慮以上幾方面因素，本次設(shè)計(jì)中ADC選用 TLV5535，DAC 選用 AKM4352，F(xiàn)PGA 選用 EP1S40，DSP 選用 TMS320VC5510。
[0016]TLV5535是一款性能優(yōu)良的8位ADC，具有35MSPS的采樣速率，3.3V單電源供電，典型功耗只有90mW，模擬輸入帶寬達(dá)600MHz，很適合本設(shè)計(jì)。AKM4352是非常適合便攜式音頻設(shè)備的DAC，帶寬20kHz，采樣速率8?50kHz，工作電壓為1.8?3.6V，通帶波動(dòng)只有±0.06dB,阻帶衰減達(dá)43dB，性能非常優(yōu)良。TMS320VC5510是TI公司的一款高性能、低功耗DSP。它具有很高的代碼執(zhí)行效率，其最高指令執(zhí)行速度可達(dá)800MIPS，雙MAC結(jié)構(gòu)，可設(shè)置的指令高速緩沖存儲(chǔ)器容量為24KB，片上RAM共160KX16b，此外還有3組多通道緩沖串行口和可編程的數(shù)字鎖相環(huán)發(fā)生器等，I/O電壓3.3V，內(nèi)核電壓1.6V。EP1S40是ALTERA公司Stratix系列FPGA，具有非常高的內(nèi)核性能、存儲(chǔ)能力、架構(gòu)效率，提供了專用的功能用于時(shí)鐘管理和數(shù)字信號處理應(yīng)用及差分和單端I/O標(biāo)準(zhǔn)，此外還具有片內(nèi)匹配和遠(yuǎn)程系統(tǒng)升級能力，功能豐富且功耗較小。EP1S40的片內(nèi)資源也足以滿足本設(shè)計(jì)所需。
[0017]ADC與FPGA相連，并在FPGA內(nèi)完成并串變換，譯碼電路也由FPGA來完成。FPGA與ADC間的連接包括數(shù)據(jù)線和時(shí)鐘線，ADC的時(shí)鐘由FPGA來提供，數(shù)據(jù)線和時(shí)鐘線均與FPGA的I/O引腳直接相連即可，DSP通過異步串行口與DAC連接，DAC輸出的模擬信號經(jīng)濾波后可直接輸出語音信號。
[0018]現(xiàn)今的高速DSP內(nèi)存不再基于Flash，而是采用存取速度更快的RAM。DSP掉電后其內(nèi)部RAM中的程序和數(shù)據(jù)將全部丟失，所以在脫離仿真器的環(huán)境中，DSP芯片每次上電后必須自舉，將外部存儲(chǔ)區(qū)的執(zhí)行代碼通過某種方式搬移到內(nèi)部存儲(chǔ)區(qū)，并自動(dòng)執(zhí)行。常用的自舉方式有并行自舉、串行自舉、主機(jī)接口(HPI)自舉和I/O自舉。HPI自舉需要有一個(gè)主機(jī)進(jìn)行干預(yù)，雖然可以通過這個(gè)主機(jī)對DSP內(nèi)部工作情況進(jìn)行監(jiān)控，但電路復(fù)雜、成本高；串行自舉代碼加載速度慢；1/0自舉僅占用一個(gè)端口地址，代碼加載速度快，但電路復(fù)雜，成本高；并行自舉加載速度快，雖然需要占用DSP數(shù)據(jù)區(qū)的部分地址，但無須增加其他接口芯片，電路簡單。因此在TI公司的5000系列DSP中得到了廣泛應(yīng)用，本次設(shè)計(jì)也是采用并行自舉。與傳統(tǒng)的EEPROM相比，F(xiàn)lash具有支持在線擦寫且擦寫次數(shù)多、速度快、功耗低、容量大和價(jià)格低廉等優(yōu)點(diǎn)。目前在很多Flash芯片采用3.3V單電源供電，與DSP連接時(shí)無須采用電平轉(zhuǎn)換芯片，因此電路連接簡單。在系統(tǒng)編程時(shí)，利用系統(tǒng)本身的DSP直接對外掛的Flash編程，節(jié)省了編程器的費(fèi)用和開發(fā)時(shí)間，使得DSP執(zhí)行代碼可以在線更新。
[0019]FPGA與DSP通過McBSP、GP1、EMIF和EHPI 口相連，接口種類多，便于根據(jù)需要靈活使用。FPGA內(nèi)的程序和數(shù)據(jù)掉電后也會(huì)全部丟失，所以為其配備了專用配置芯片EPC16，上電后自動(dòng)將程序下載到FPGA中，簡單易用。
[0020]如上所述，可較好的實(shí)現(xiàn)本發(fā)明。
【主權(quán)項(xiàng)】
1.基于FPGA和DSP的DAB接收終端，其特征在于，包括相互連接的FPGA和DSP，所述FPGA連接接收支路，所述接收支路由依次連接的天線、高頻頭和AD轉(zhuǎn)換器組成；所述DSP連接解調(diào)支路，所述解調(diào)支路由互聯(lián)的DA轉(zhuǎn)換器和喇叭組成，還包括連接在所述FPGA和DSP之間的FLASH存儲(chǔ)器。2.根據(jù)權(quán)利要求1所述的基于FPGA和DSP的DAB接收終端，其特征在于，還包括連接在FPGA和DSP上的JTAG接口。3.根據(jù)權(quán)利要求1所述的基于FPGA和DSP的DAB接收終端，其特征在于，還包括連接在FPGA上的LED測試接口。4.根據(jù)權(quán)利要求1所述的基于FPGA和DSP的DAB接收終端，其特征在于，所述FPGA為EP1S40 ；DSP 為 TMS320VC5510。5.根據(jù)權(quán)利要求1所述的基于FPGA和DSP的DAB接收終端，其特征在于，所述ADC為TLV5535。6.根據(jù)權(quán)利要求1所述的基于FPGA和DSP的DAB接收終端，其特征在于，所述DAC為AKM4352。
【專利摘要】本發(fā)明所述基于FPGA和DSP的DAB接收終端，包括相互連接的FPGA和DSP，所述FPGA連接接收支路，所述接收支路由依次連接的天線、高頻頭和AD轉(zhuǎn)換器組成；所述DSP連接解調(diào)支路，所述解調(diào)支路由互聯(lián)的DA轉(zhuǎn)換器和喇叭組成，還包括連接在所述FPGA和DSP之間的FLASH存儲(chǔ)器。本發(fā)明所述基于FPGA和DSP的DAB接收終端系統(tǒng)設(shè)計(jì)開放靈活，可以實(shí)現(xiàn)多種廣播方式，預(yù)留資源豐富，可以依據(jù)選擇業(yè)務(wù)的不同進(jìn)行不同的處理后分別產(chǎn)生聲音和圖像信號，并分別從喇叭或液晶顯示器等輸出終端輸出。
【IPC分類】H04H40/00, H04N21/41
【公開號】CN105577304
【申請?zhí)枴緾N201410541243
【發(fā)明人】張從輝
【申請人】張從輝
【公開日】2016年5月11日
【申請日】2014年10月14日