一種基于多核dsp的動(dòng)目標(biāo)及恒虛警檢測(cè)系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于雷達(dá)信號(hào)處理技術(shù)領(lǐng)域，具體涉一種基于多核DSP的動(dòng)目標(biāo)及恒虛警檢測(cè)系統(tǒng)。
【背景技術(shù)】
[0002]伴隨著雷達(dá)技術(shù)以及以FPGA和DSP為代表的數(shù)字信號(hào)處理芯片的快速發(fā)展，雷達(dá)信號(hào)處理技術(shù)也得到了飛速發(fā)展。這不僅體現(xiàn)在靈活、復(fù)雜的雷達(dá)信號(hào)形式與雷達(dá)信號(hào)處理算法，也體現(xiàn)在高性能數(shù)字信號(hào)處理器件的使用與多種信號(hào)處理架構(gòu)的出現(xiàn)。
[0003]現(xiàn)在典型的雷達(dá)信號(hào)處理器一般采用單DSP信號(hào)處理平臺(tái)、單純基于FPGA或者FPGA+DSP架構(gòu)。在專利CN101561501A中介紹了一種基于DSP的雷達(dá)目標(biāo)跟蹤識(shí)別器，其優(yōu)勢(shì)在于且無需另外采用專用芯片，有利于降低生產(chǎn)成本。但是遇到底層的信號(hào)預(yù)處理算法處理數(shù)據(jù)量大，但運(yùn)算結(jié)構(gòu)相對(duì)簡(jiǎn)單的情況，且對(duì)處理速度要求高的情況時(shí)，單DSP的架構(gòu)明顯沒了優(yōu)勢(shì)?，F(xiàn)在最常用的的是DSP+FPGA結(jié)構(gòu)，具有兩種處理器的優(yōu)點(diǎn)，兼顧速度和靈活性，而且可以應(yīng)用在不同雷達(dá)信號(hào)處理系統(tǒng)中，具有很強(qiáng)的通用性在《電子科技》的《一種雷達(dá)通用信號(hào)處理系統(tǒng)的實(shí)現(xiàn)與應(yīng)用》一文中，介紹了一種基于一片F(xiàn)PGA(EP2S60F1020)加上四片DSP(TS201)的信號(hào)處理架構(gòu)，該架構(gòu)具有通用性好、處理能力強(qiáng)、數(shù)據(jù)通信速率高等優(yōu)點(diǎn)。但是該信號(hào)處理結(jié)構(gòu)具有芯片使用數(shù)目多、芯片之間通信復(fù)雜、PCB布局布線難度大等缺點(diǎn)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種基于多核DSP的動(dòng)目標(biāo)及恒虛警檢測(cè)系統(tǒng)，解決了單芯片架構(gòu)以及多片DSP聯(lián)合處理時(shí)存在的計(jì)算復(fù)雜度高、運(yùn)算耗時(shí)、數(shù)據(jù)通信困難等問題，具有實(shí)時(shí)性好、結(jié)構(gòu)簡(jiǎn)單、通信效率高、處理能力強(qiáng)等優(yōu)點(diǎn)。
[0005]為了解決上述技術(shù)問題，本發(fā)明提供一種基于多核DSP的動(dòng)目標(biāo)及恒虛警檢測(cè)系統(tǒng)，所述多核DSP中包括一個(gè)主核和兩個(gè)以上的從核，其中:
[0006]主核負(fù)責(zé)系統(tǒng)處理雷達(dá)信號(hào)的過程控制、信號(hào)傳遞、數(shù)據(jù)搬移以及跟蹤目標(biāo)的信息生成；
[0007]在兩個(gè)以上的從核中，單獨(dú)開辟一個(gè)從核作為數(shù)據(jù)接收從核，數(shù)據(jù)接收從核用于響應(yīng)外部中斷并通過高速接口從FPGA接收雷達(dá)信號(hào)數(shù)據(jù)；其它從核作為數(shù)據(jù)處理從核，數(shù)據(jù)處理從核用于雷達(dá)信號(hào)數(shù)據(jù)的處理；
[0008]數(shù)據(jù)接收從核在外部DDR中開辟兩個(gè)存儲(chǔ)區(qū)域用于存放接收的雷達(dá)信號(hào)數(shù)據(jù)，每個(gè)數(shù)據(jù)處理從核在自己核內(nèi)開辟兩個(gè)存儲(chǔ)區(qū)域用于存放接收的雷達(dá)信號(hào)數(shù)據(jù)。
[0009]本發(fā)明與現(xiàn)有技術(shù)相比，其顯著優(yōu)點(diǎn)在于:(I)單獨(dú)開辟一個(gè)核響應(yīng)頻繁的GP1中斷并從外部接收數(shù)據(jù)，從而提高CPU的執(zhí)行效率；(2)避免多個(gè)核長(zhǎng)時(shí)間對(duì)DDR總線訪問，減少DDR總線訪問沖突所帶來的額外開銷；(3)核間通信同時(shí)采用標(biāo)志位、IPC中斷、DMA數(shù)據(jù)搬移等技術(shù)，保證多核之間通信的可靠性以及快速性；(4)從核數(shù)據(jù)存儲(chǔ)采用乒乓結(jié)構(gòu)，減少了數(shù)據(jù)等待時(shí)間。
【附圖說明】
[0010]圖1是本發(fā)明中主核的工作流程圖。
[0011]圖2是本發(fā)明中數(shù)據(jù)接收從核的工作流程圖。
[0012]圖3是本發(fā)明中信號(hào)處理從核的工作流程圖。
【具體實(shí)施方式】
[0013]本發(fā)明基于多核DSP的動(dòng)目標(biāo)檢測(cè)(MTD)以及恒虛警檢測(cè)(CFAR)系統(tǒng)，所述多核DSP中包括一個(gè)主核和兩個(gè)以上的從核，其中:
[0014]主核負(fù)責(zé)系統(tǒng)處理雷達(dá)信號(hào)的過程控制、信號(hào)傳遞、數(shù)據(jù)搬移以及跟蹤目標(biāo)的信息生成，跟蹤目標(biāo)的信息包括距離、速度等信息；
[0015]在兩個(gè)以上的從核中，單獨(dú)開辟一個(gè)從核專門用于響應(yīng)外部中斷并通過高速接口(SR1)從FPGA接收雷達(dá)信號(hào)數(shù)據(jù)，即單獨(dú)開辟一個(gè)從核作為數(shù)據(jù)接收從核；其它從核用于雷達(dá)信號(hào)數(shù)據(jù)的處理，即在雷達(dá)信號(hào)數(shù)據(jù)中對(duì)跟蹤目標(biāo)進(jìn)行動(dòng)目標(biāo)檢測(cè)以及恒虛警檢測(cè)，即其他從核作為信號(hào)處理從核；
[0016]數(shù)據(jù)接收從核在外部DDR(雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)中開辟了兩個(gè)存儲(chǔ)區(qū)域，全部信號(hào)處理從核在自己核內(nèi)開辟兩個(gè)存儲(chǔ)區(qū)域，即包括第一存儲(chǔ)區(qū)域和第二存儲(chǔ)區(qū)域，以實(shí)現(xiàn)乒乓結(jié)構(gòu)存儲(chǔ)。
[0017]實(shí)施例
[0018]在多核DSP中選用七個(gè)核構(gòu)建本發(fā)明基于多核DSP的動(dòng)目標(biāo)及恒虛警檢測(cè)系統(tǒng)，其中確定核O為主核，核I至核5作為處理雷達(dá)信號(hào)數(shù)據(jù)的信號(hào)處理從核，單獨(dú)開辟核6作為響應(yīng)外部中斷并接收雷達(dá)信號(hào)數(shù)據(jù)的數(shù)據(jù)接收從核。
[0019]結(jié)合圖1，使用本發(fā)明在雷達(dá)信號(hào)數(shù)據(jù)中對(duì)跟蹤目標(biāo)進(jìn)行動(dòng)目標(biāo)檢測(cè)以及恒虛警檢測(cè)的過程如下:
[0020]第一步，對(duì)主核和從核進(jìn)行初始化。主核核O的初始化包括DSP系統(tǒng)時(shí)鐘、DDR(雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)、IPC (核間通信)中斷等配置；核I至核5的初始化包括核間通信標(biāo)志位賦初值；核6的初始化包括SR1初始化配置、GP1(通用I/O端口 )中斷配置。核I至核6各個(gè)從核初始化完成之后將相應(yīng)標(biāo)志位拉高，核O檢測(cè)到核I至核6各個(gè)從核初始化完成的標(biāo)志位拉高之后進(jìn)入到正常工作模式。
[0021]第二步，F(xiàn)PGA每完成一波雷達(dá)信號(hào)數(shù)據(jù)接收后，均給數(shù)據(jù)接收從核核6發(fā)送一個(gè)GP1上升沿中斷信號(hào)，核6每收到一個(gè)中斷信號(hào)后就在中斷服務(wù)函數(shù)中進(jìn)行一次SR1讀操作，讀取雷達(dá)信號(hào)數(shù)據(jù)并存儲(chǔ)在外部DDR中。
[0022]核6讀取并存儲(chǔ)雷達(dá)信號(hào)數(shù)據(jù)的方法具體為:開始時(shí)核6 —直在判斷是否接收到來自FPGA的外部中斷信號(hào)，當(dāng)核6接收到第一個(gè)中斷信號(hào)后，響應(yīng)來自FPGA的外部中斷，并通過SR1接口從外部讀取數(shù)據(jù)。核6通過當(dāng)前接收數(shù)據(jù)的次數(shù)的奇偶來判斷將讀取的數(shù)據(jù)存儲(chǔ)在第一存儲(chǔ)區(qū)域或者第二存儲(chǔ)區(qū)域。比如將讀取的第一波雷達(dá)信號(hào)數(shù)據(jù)存儲(chǔ)在外部DDR中的第一存儲(chǔ)區(qū)域，當(dāng)判斷該波雷達(dá)信號(hào)數(shù)據(jù)存儲(chǔ)完畢后將其標(biāo)志位拉高，但此時(shí)核6不停止接收中斷數(shù)據(jù)，繼續(xù)讀取下一波雷達(dá)信號(hào)數(shù)據(jù)并存儲(chǔ)到外部DDR中的第二存儲(chǔ)區(qū)域。如此循環(huán)實(shí)現(xiàn)乒乓結(jié)構(gòu)存儲(chǔ)。核6每波讀取的雷達(dá)信號(hào)數(shù)據(jù)量的大小需要根據(jù)讀取速率以及FPGA端存儲(chǔ)資源來協(xié)定。數(shù)據(jù)接收從核核6的工作流程如圖2所示。
[0023]第三步，在進(jìn)行步驟二的過程中，當(dāng)主核核O檢測(cè)到核6的標(biāo)志位拉高之后，開始進(jìn)行DMA (直接數(shù)據(jù)存儲(chǔ))數(shù)據(jù)搬移，即核O將核6存儲(chǔ)在外部DDR中的雷達(dá)信號(hào)數(shù)據(jù)依次搬移到核I至核5每個(gè)數(shù)據(jù)處理從核的核內(nèi)存儲(chǔ)空間。具體過程為:核O先給核I至核5的核內(nèi)存儲(chǔ)空間的第一存儲(chǔ)區(qū)域DMA雷達(dá)信號(hào)數(shù)據(jù)，然后再給每個(gè)數(shù)據(jù)處理從核的核內(nèi)存儲(chǔ)空間的第二存儲(chǔ)區(qū)域DMA雷達(dá)信號(hào)數(shù)據(jù)，實(shí)現(xiàn)乒乓結(jié)構(gòu)操作，主核核O在開始搬移雷達(dá)信號(hào)數(shù)據(jù)之后就一直等待核I至核5各個(gè)核在數(shù)據(jù)處理完成之后產(chǎn)生的IPC中斷。當(dāng)主核核O收到IPC中斷后，判斷IPC中斷來自于核I至核5中哪一個(gè)核，并將下一波數(shù)據(jù)DMA給該核進(jìn)行雷達(dá)數(shù)據(jù)處理。當(dāng)主核核O檢測(cè)到所有數(shù)據(jù)均被信號(hào)處理從核完成之后，根據(jù)各個(gè)信號(hào)處理從核返回的結(jié)果進(jìn)行目標(biāo)距離、速度等信息的確定。主核核O的工作流程圖如圖1所示。
[0024]考慮到核I至核5的核內(nèi)存儲(chǔ)空間資源有限，而且劃分為兩個(gè)存儲(chǔ)區(qū)域做乒乓結(jié)構(gòu)存儲(chǔ)，因此當(dāng)一波數(shù)據(jù)很大時(shí)，不可能將每波數(shù)據(jù)一次性全部DMA到每個(gè)數(shù)據(jù)處理從核；同時(shí)，考慮到核I至核5在做動(dòng)目標(biāo)檢測(cè)和恒虛警檢測(cè)時(shí)，各個(gè)距離單元之間是獨(dú)立的，因此，核O在給數(shù)據(jù)處理從核DMA數(shù)據(jù)時(shí)，以距離單元為單位進(jìn)行數(shù)據(jù)搬移。在本實(shí)施例中，核O每次只DMA給數(shù)據(jù)處理從核3個(gè)距離單元的數(shù)據(jù)，數(shù)據(jù)處理從核在對(duì)該3個(gè)距離單元的數(shù)據(jù)進(jìn)行動(dòng)目標(biāo)檢測(cè)和恒虛警檢測(cè)處