1.一種網(wǎng)絡(luò)設(shè)備，包括中央處理器和若干與外部終端進(jìn)行數(shù)據(jù)交換的外接芯片，其特征在于，還包括一FPGA，所述FPGA設(shè)置于所述中央處理器和所述若干外接芯片之間，所述網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級狀態(tài)下的第二模式，且：
于第一模式下，所述FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道；
于第二模式下，所述中央處理器將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA中，由所述FPGA維持當(dāng)前連接。
2.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述FPGA包括配置閃存；所述中央處理器將所述當(dāng)前連接信息寫入所述FPGA的配置閃存中，所述FPGA讀取所述當(dāng)前連接信息之后，將所述網(wǎng)絡(luò)設(shè)備接收到的外部數(shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的外接芯片，以維持當(dāng)前連接。
3.根據(jù)權(quán)利要求2所述的網(wǎng)絡(luò)設(shè)備，其特征在于，于所述第二模式結(jié)束時(shí)，所述中央處理器讀取所述FPGA中的當(dāng)前連接信息，并在所述FPGA的配置閃存中寫入通道信息，所述FPGA讀取所述通道信息后，恢復(fù)成所述第一模式下的數(shù)據(jù)通道。
4.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其特征在于，于所述第二模式下，所述FPGA對所述當(dāng)前連接信息之外的連接請求進(jìn)行拒絕。
5.一種網(wǎng)絡(luò)設(shè)備的配置升級方法，其特征在于，包括：
提供一網(wǎng)絡(luò)設(shè)備，所述網(wǎng)絡(luò)設(shè)備包括中央處理器、FPGA和若干與外部終端進(jìn)行數(shù)據(jù)交換的外接芯片，所述FPGA設(shè)置于所述中央處理器和所述若干外接芯片之間，所述網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級狀態(tài)下的第二模式；
于第一模式下，所述FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道；
于第二模式下，所述中央處理器將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA中，由所述FPGA維持當(dāng)前連接。
6.根據(jù)權(quán)利要求5所述的網(wǎng)絡(luò)設(shè)備的配置升級方法，其特征在于，所述FPGA包括配置閃存；所述中央處理器將所述當(dāng)前連接信息寫入所述FPGA的配置閃存中，所述FPGA讀取所述當(dāng)前連接信息之后，將所述網(wǎng)絡(luò)設(shè)備接收到的外部數(shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的外接芯片，以維持當(dāng)前連接。
7.根據(jù)權(quán)利要求6所述的網(wǎng)絡(luò)設(shè)備的配置升級方法，其特征在于，于所述第二模式結(jié)束時(shí)，所述中央處理器讀取所述FPGA中的當(dāng)前連接信息，并在所述FPGA的配置閃存中寫入通道信息，所述FPGA讀取所述通道信息后，恢復(fù)成所述第一模式下的數(shù)據(jù)通道。
8.根據(jù)權(quán)利要求5所述的網(wǎng)絡(luò)設(shè)備的配置升級方法，其特征在于，于所述第二模式下，所述FPGA對所述當(dāng)前連接信息之外的連接請求進(jìn)行拒絕。