本發(fā)明涉及一種通信技術(shù)領(lǐng)域，特別是涉及一種網(wǎng)絡(luò)設(shè)備及其配置升級(jí)方法。

背景技術(shù)：

目前，隨著網(wǎng)絡(luò)時(shí)代進(jìn)步，網(wǎng)絡(luò)設(shè)備的在通訊中越來(lái)越重要。網(wǎng)絡(luò)設(shè)備的種類繁多，且與日俱增?；镜木W(wǎng)絡(luò)設(shè)備有：計(jì)算機(jī)(無(wú)論其為個(gè)人電腦或服務(wù)器)、集線器、交換機(jī)、網(wǎng)橋、路由器、網(wǎng)關(guān)、網(wǎng)絡(luò)接口卡(NIC)、無(wú)線接入點(diǎn)(WAP)、打印機(jī)和調(diào)制解調(diào)器、光纖收發(fā)器、光纜等。

在對(duì)網(wǎng)絡(luò)設(shè)備的性能進(jìn)行改進(jìn)的過(guò)程中，往往需要對(duì)網(wǎng)絡(luò)設(shè)備的配置進(jìn)行升級(jí)，以使網(wǎng)絡(luò)設(shè)備提供新的功能或者使網(wǎng)絡(luò)設(shè)備固有的功能更加好用。以交換機(jī)為例，對(duì)于包括多卡板的交換機(jī)，其在升級(jí)過(guò)程中能夠能夠先對(duì)部分板塊進(jìn)行配置升級(jí)，通過(guò)另一部分板卡來(lái)保證交換機(jī)正常的啟動(dòng)與數(shù)據(jù)轉(zhuǎn)發(fā)功能，逐步對(duì)交換機(jī)中每個(gè)板卡進(jìn)行配置升級(jí)。

而對(duì)于包括單一板卡的交換機(jī)，由于其沒(méi)有用來(lái)維持其正常啟動(dòng)與數(shù)據(jù)轉(zhuǎn)發(fā)功能的其他板卡，在對(duì)其用于保存其配置文件的板卡進(jìn)行升級(jí)時(shí)，需要先將該交換機(jī)停機(jī)，在停機(jī)狀態(tài)下對(duì)交換機(jī)中板卡進(jìn)行配置升級(jí)。待板卡配置升級(jí)結(jié)束之后，重啟交換機(jī)，實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)發(fā)的功能。

但是，交換機(jī)在運(yùn)行時(shí)承擔(dān)了大量的數(shù)據(jù)轉(zhuǎn)發(fā)任務(wù)，而有些任務(wù)需要不間斷的工作，單一板卡的交換機(jī)在配置升級(jí)過(guò)程中的停機(jī)，導(dǎo)致了重要通訊不得不斷開(kāi)，嚴(yán)重影響了交換機(jī)通訊的穩(wěn)定性和可靠性。

相應(yīng)的，對(duì)于包括單一板卡的其他網(wǎng)絡(luò)設(shè)備，同樣存在配置升級(jí)造成的通信斷開(kāi)，以及通信穩(wěn)定性和可靠性差的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種網(wǎng)絡(luò)設(shè)備及其配置升級(jí)方法，以解決現(xiàn)有技術(shù)中單一板卡的網(wǎng)絡(luò)設(shè)備在進(jìn)行配置升級(jí)時(shí)停機(jī)造成的重要通訊斷開(kāi)、通信穩(wěn)定性和可靠性差的問(wèn)題。

為解決上述問(wèn)題，本發(fā)明提供一種網(wǎng)絡(luò)設(shè)備，包括中央處理器和若干與外 部終端進(jìn)行數(shù)據(jù)交換的外接芯片，還包括一FPGA，所述FPGA設(shè)置于所述中央處理器和所述若干外接芯片之間，所述網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級(jí)狀態(tài)下的第二模式，且：

于第一模式下，所述FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道；

于第二模式下，所述中央處理器將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA中，由所述FPGA維持當(dāng)前連接。

可選的，所述FPGA包括配置閃存；所述中央處理器將所述當(dāng)前連接信息寫入所述FPGA的配置閃存中，所述FPGA讀取所述當(dāng)前連接信息之后，將所述網(wǎng)絡(luò)設(shè)備接收到的外部數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的外接芯片，以維持當(dāng)前連接。

可選的，于所述第二模式結(jié)束時(shí)，所述中央處理器讀取所述FPGA中的當(dāng)前連接信息，并在所述FPGA的配置閃存中寫入通道信息，所述FPGA讀取所述通道信息后，恢復(fù)成所述第一模式下的數(shù)據(jù)通道。

可選的，于所述第二模式下，所述FPGA對(duì)所述當(dāng)前連接信息之外的連接請(qǐng)求進(jìn)行拒絕。

相應(yīng)的，本發(fā)明還提供了一種網(wǎng)絡(luò)設(shè)備的配置升級(jí)方法，包括：

提供一網(wǎng)絡(luò)設(shè)備，所述網(wǎng)絡(luò)設(shè)備包括中央處理器、FPGA和若干與外部終端進(jìn)行數(shù)據(jù)交換的外接芯片，所述FPGA設(shè)置于所述中央處理器和所述若干外接芯片之間，所述網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級(jí)狀態(tài)下的第二模式；

于第一模式下，所述FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道；

于第二模式下，所述中央處理器將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA中，由所述FPGA維持當(dāng)前連接。

可選的，所述FPGA包括配置閃存；所述中央處理器將所述當(dāng)前連接信息寫入所述FPGA的配置閃存中，所述FPGA讀取所述當(dāng)前連接信息之后，將所述網(wǎng)絡(luò)設(shè)備接收到的外部數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的外接芯片，以維持當(dāng)前連接。

可選的，于所述第二模式結(jié)束時(shí)，所述中央處理器讀取所述FPGA中的當(dāng)前連接信息，并在所述FPGA的配置閃存中寫入通道信息，所述FPGA讀取所述通道信息后，恢復(fù)成所述第一模式下的數(shù)據(jù)通道。

可選的，于所述第二模式下，所述FPGA對(duì)所述當(dāng)前連接信息之外的連接 請(qǐng)求進(jìn)行拒絕。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

提供一種網(wǎng)絡(luò)設(shè)備，其包括中央處理器和若干與外部終端進(jìn)行數(shù)據(jù)交換的外接芯片，還包括一FPGA，所述FPGA設(shè)置于所述中央處理器和所述若干外接芯片之間，所述網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級(jí)狀態(tài)下的第二模式，而且：于第一模式下，所述FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道；于第二模式下，所述中央處理器將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA中，由所述FPGA維持當(dāng)前連接。FPGA為現(xiàn)場(chǎng)可編程門陣列，它是一種以硬件編程實(shí)現(xiàn)AND、NOR，協(xié)議轉(zhuǎn)換等各種功能的集成IC，它的接口可根據(jù)編程實(shí)現(xiàn)不同的功能，具有很大的靈活性。從而在包括單一板卡的網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)時(shí)，通過(guò)編程使FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道，以及在網(wǎng)絡(luò)設(shè)備進(jìn)行配置更新過(guò)程時(shí)，通過(guò)編程使FPGA獲取當(dāng)前連接信息并維持當(dāng)前連接，避免網(wǎng)絡(luò)設(shè)備升級(jí)造成的重要通訊中斷，提高了網(wǎng)絡(luò)設(shè)備的穩(wěn)定性和可靠性。

附圖說(shuō)明

圖1為本發(fā)明網(wǎng)絡(luò)設(shè)備于一個(gè)實(shí)施例的結(jié)構(gòu)示意圖；

圖2為本發(fā)明網(wǎng)絡(luò)設(shè)備的配置升級(jí)方法于一個(gè)實(shí)施例的流程圖。

具體實(shí)施方式

現(xiàn)有技術(shù)中，對(duì)于包括多板塊的網(wǎng)絡(luò)設(shè)備，在進(jìn)行配置升級(jí)過(guò)程中能夠先對(duì)部分板塊進(jìn)行配置升級(jí)，通過(guò)另一部分板卡來(lái)保證交換機(jī)正常的啟動(dòng)與數(shù)據(jù)轉(zhuǎn)發(fā)功能，逐步對(duì)交換機(jī)中每個(gè)板卡進(jìn)行配置升級(jí)。而對(duì)于包括單一板卡的網(wǎng)絡(luò)設(shè)備，由于其沒(méi)有用來(lái)維持其正常啟動(dòng)與數(shù)據(jù)轉(zhuǎn)發(fā)功能的其他板卡，在對(duì)其用于保存其配置文件的板卡進(jìn)行升級(jí)時(shí)，需要先將該網(wǎng)絡(luò)設(shè)備停機(jī)，在停機(jī)狀態(tài)下對(duì)網(wǎng)絡(luò)設(shè)備中板卡進(jìn)行配置升級(jí)。待板卡配置升級(jí)結(jié)束之后，重啟網(wǎng)絡(luò)設(shè)備，實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)發(fā)的功能。此時(shí)，網(wǎng)絡(luò)設(shè)備的停止易導(dǎo)致重要通訊的斷開(kāi)，嚴(yán)重影響了網(wǎng)絡(luò)設(shè)備穩(wěn)定性和可靠性。

為此，本發(fā)明提供一種網(wǎng)絡(luò)設(shè)備，其除包括中央處理器和若干與外部終端進(jìn)行數(shù)據(jù)交換的外接芯片，還包括一FPGA，該FPGA設(shè)置于中央處理器和若干外接芯片之間，網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級(jí)狀態(tài)下的 第二模式；于第一模式下，F(xiàn)PGA作為中央處理器與外接芯片之間的數(shù)據(jù)通道；于第二模式下，中央處理器將網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入FPGA中，由FPGA維持當(dāng)前連接。其中，F(xiàn)PGA為現(xiàn)場(chǎng)可編程門陣列，其接口可根據(jù)編程實(shí)現(xiàn)不同的功能。從而在包括單一板卡的網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)時(shí)，通過(guò)編程使FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道，以及在網(wǎng)絡(luò)設(shè)備進(jìn)行配置更新過(guò)程時(shí)，通過(guò)編程使FPGA獲取當(dāng)前連接信息并維持當(dāng)前連接，避免網(wǎng)絡(luò)設(shè)備升級(jí)造成的重要通訊中斷，提高了網(wǎng)絡(luò)設(shè)備的穩(wěn)定性和可靠性。

以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說(shuō)明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。需說(shuō)明的是，在不沖突的情況下，以下實(shí)施例及實(shí)施例中的特征可以相互組合。

需要說(shuō)明的是，以下實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

參考圖1，為本發(fā)明網(wǎng)絡(luò)設(shè)備于一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。圖1中網(wǎng)絡(luò)設(shè)備包括中央處理器101、FPGA103和外接芯片105。

所述中央處理器101與所述FPGA103連接；所述FPGA103還和若干與外部終端(圖未示)進(jìn)行數(shù)據(jù)交換的外接芯片105連接。所述網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級(jí)狀態(tài)下的第二模式，且：

于第一模式下，所述FPGA103作為中央處理器101與所述外接芯片105之間的數(shù)據(jù)通道；

于第二模式下，所述中央處理器101將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA103中，由所述FPGA103維持當(dāng)前連接。

本實(shí)施例中，所述網(wǎng)絡(luò)設(shè)備可為計(jì)算機(jī)、集線器、交換機(jī)、網(wǎng)橋、路由器、網(wǎng)關(guān)、網(wǎng)絡(luò)接口卡、無(wú)線接入點(diǎn)、打印機(jī)和調(diào)制解調(diào)器、光纖收發(fā)器或者光纜，在此不做限制。

FPGA(Field－Programmable Gate Array)為現(xiàn)場(chǎng)可編程門陣列，它是一種以硬件編程實(shí)現(xiàn)AND、NOR，協(xié)議轉(zhuǎn)換等各種功能的集成IC，它的接口可根據(jù)編程實(shí)現(xiàn)不同的功能，具有很大的靈活性。

本實(shí)施例中，所述外接芯片105為一個(gè)，在其他實(shí)施例中所述外接芯片105可為多個(gè)，在此不做限制。具體的，所述外接芯片105可為無(wú)線網(wǎng)絡(luò)芯片、PHY芯片和串口通信芯片中的一種或者幾種。其中，PHY指物理層，OSI的最底層，一般指與外部信號(hào)接口的芯片。PHY芯片是指將網(wǎng)絡(luò)控制芯片的運(yùn)算部分交由處理器或南橋芯片處理。所謂串行通信是指外設(shè)和計(jì)算機(jī)間使用一根數(shù)據(jù)信號(hào)線一位一位地傳輸數(shù)據(jù)，每一位數(shù)據(jù)都占據(jù)一個(gè)固定的時(shí)間長(zhǎng)度?！按小笔侵竿庠O(shè)與接口電路之間的信息傳送方式，CPU與接口之間仍按并行方式工作。串行通信可以分為同步通信和異步通信兩種類型。

具體的，若所述外接芯片105為無(wú)線網(wǎng)絡(luò)芯片，所述FPGA103通過(guò)PCIe(PCI-Express)總線與所述外接芯片105進(jìn)行連接。若所述外接芯片105為PHY芯片，所述FPGA103通過(guò)GMII(Gigabit Media Independent Interface，吉比特介質(zhì)無(wú)關(guān)接口)；總線與所述外接芯片105進(jìn)行連接。若所述外接芯片105為串口通信芯片，所述FPGA103通過(guò)UART(Universal Asynchronous Receiver Transmitter)總線與所述外接芯片105進(jìn)行連接。

本實(shí)施例中，于所述中央處理器101和所述若干外接芯片105之間設(shè)置FPGA103，所述網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)下的第一模式時(shí)，使所述FPGA103作為中央處理器101與所述外接芯片105之間的數(shù)據(jù)通道；于所述網(wǎng)絡(luò)設(shè)備進(jìn)入升級(jí)狀態(tài)下的第二模式時(shí)，所述中央處理器101將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA103中，由所述FPGA103維持當(dāng)前連接。從而在包括單一板卡的網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)時(shí)，通過(guò)編程使FPGA103作為中央處理器101與所述外接芯片105之間的數(shù)據(jù)通道，以及在網(wǎng)絡(luò)設(shè)備進(jìn)行配置更新過(guò)程時(shí)，通過(guò)編程使FPGA103獲取當(dāng)前連接信息并維持當(dāng)前連接，避免網(wǎng)絡(luò)設(shè)備升級(jí)造成的重要通訊中斷，提高了網(wǎng)絡(luò)設(shè)備的穩(wěn)定性和可靠性。

在另一個(gè)實(shí)施例中，所述FPGA包括配置閃存(FLASH)；所述中央處理器將所述當(dāng)前連接信息寫入所述FPGA的配置閃存中，所述FPGA讀取所述當(dāng)前連接信息之后，將所述網(wǎng)絡(luò)設(shè)備接收到的外部數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的外接芯片，以維持當(dāng)前連接。從而利用FPGA的功能能夠通過(guò)編程進(jìn)行修改的特點(diǎn)，使網(wǎng)絡(luò)設(shè)備在不停機(jī)的情況下，進(jìn)行配置升級(jí)，避免配置升級(jí)過(guò)程造成的通訊中斷，是網(wǎng)絡(luò)設(shè)備的穩(wěn)定性和可靠性更高。

在再一個(gè)實(shí)施例中，于所述第二模式結(jié)束時(shí)，所述中央處理器讀取所述FPGA中的當(dāng)前連接信息，并在所述FPGA的配置閃存中寫入通道信息，所述 FPGA讀取所述通道信息后，恢復(fù)成所述第一模式下的數(shù)據(jù)通道。從而在網(wǎng)絡(luò)設(shè)備升級(jí)之后，能夠?qū)?shù)據(jù)轉(zhuǎn)發(fā)任務(wù)迅速轉(zhuǎn)至中央處理器，考慮到中央處理器的數(shù)據(jù)處理能力更高，使得網(wǎng)絡(luò)設(shè)備的數(shù)據(jù)轉(zhuǎn)發(fā)能力能及時(shí)恢復(fù)，提高了網(wǎng)絡(luò)設(shè)備數(shù)據(jù)轉(zhuǎn)發(fā)的及時(shí)性和時(shí)效性。

在又一個(gè)實(shí)施例中，于所述第二模式下，所述FPGA對(duì)所述當(dāng)前連接信息之外的連接請(qǐng)求進(jìn)行拒絕。使網(wǎng)絡(luò)設(shè)備能夠在不中斷當(dāng)前數(shù)據(jù)轉(zhuǎn)發(fā)進(jìn)程的同時(shí)，進(jìn)行配置更新。而對(duì)于新的連接請(qǐng)求，其能夠在網(wǎng)絡(luò)設(shè)備處于第一模式時(shí)及時(shí)處理。

參考圖2，為本發(fā)明網(wǎng)絡(luò)設(shè)備的配置升級(jí)方法于一個(gè)實(shí)施例的流程圖。圖2中網(wǎng)絡(luò)設(shè)備的配置升級(jí)方法包括：

步驟S101，提供一網(wǎng)絡(luò)設(shè)備，所述網(wǎng)絡(luò)設(shè)備包括中央處理器、FPGA和若干與外部終端進(jìn)行數(shù)據(jù)交換的外接芯片，所述FPGA設(shè)置于所述中央處理器和所述若干外接芯片之間，所述網(wǎng)絡(luò)設(shè)備包括正常工作狀態(tài)下的第一模式和進(jìn)入升級(jí)狀態(tài)下的第二模式；

步驟S103，于第一模式下，所述FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道；于第二模式下，所述中央處理器將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA中，由所述FPGA維持當(dāng)前連接。

本實(shí)施例中，所述網(wǎng)絡(luò)設(shè)備可為計(jì)算機(jī)、集線器、交換機(jī)、網(wǎng)橋、路由器、網(wǎng)關(guān)、網(wǎng)絡(luò)接口卡、無(wú)線接入點(diǎn)、打印機(jī)和調(diào)制解調(diào)器、光纖收發(fā)器或者光纜，在此不做限制。

所述外接芯片可為無(wú)線網(wǎng)絡(luò)芯片、PHY芯片和串口通信芯片中的一種或者幾種。具體的，若所述外接芯片為無(wú)線網(wǎng)絡(luò)芯片，所述FPGA通過(guò)PCIe總線與所述外接芯片進(jìn)行連接。若所述外接芯片為PHY芯片，所述FPGA通過(guò)GMII總線與所述外接芯片進(jìn)行連接。若所述外接芯片為串口通信芯片，所述FPGA通過(guò)UART總線與所述外接芯片進(jìn)行連接。

本實(shí)施例中，于所述中央處理器和所述若干外接芯片之間設(shè)置FPGA，所述網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)下的第一模式時(shí)，使所述FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道；于所述網(wǎng)絡(luò)設(shè)備進(jìn)入升級(jí)狀態(tài)下的第二模式時(shí)，所述中央處理器將所述網(wǎng)絡(luò)設(shè)備的當(dāng)前連接信息寫入所述FPGA中，由所述FPGA維持當(dāng)前連接。從而在包括單一板卡的網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)時(shí)，通過(guò)編程使FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道，以及在網(wǎng)絡(luò) 設(shè)備進(jìn)行配置更新過(guò)程時(shí)，通過(guò)編程使FPGA獲取當(dāng)前連接信息并維持當(dāng)前連接，避免網(wǎng)絡(luò)設(shè)備升級(jí)造成的重要通訊中斷，提高了網(wǎng)絡(luò)設(shè)備的穩(wěn)定性和可靠性。

在另一個(gè)實(shí)施例中，所述FPGA包括配置閃存；所述中央處理器將所述當(dāng)前連接信息寫入所述FPGA的配置閃存中，所述FPGA讀取所述當(dāng)前連接信息之后，將所述網(wǎng)絡(luò)設(shè)備接收到的外部數(shù)據(jù)轉(zhuǎn)發(fā)至對(duì)應(yīng)的外接芯片，以維持當(dāng)前連接。從而利用FPGA的功能能夠通過(guò)編程進(jìn)行修改的特點(diǎn)，使網(wǎng)絡(luò)設(shè)備在不停機(jī)的情況下，進(jìn)行配置升級(jí)，避免配置升級(jí)過(guò)程造成的通訊中斷，是網(wǎng)絡(luò)設(shè)備的穩(wěn)定性和可靠性更高。

在再一個(gè)實(shí)施例中，于所述第二模式結(jié)束時(shí)，所述中央處理器讀取所述FPGA中的當(dāng)前連接信息，并在所述FPGA的配置閃存中寫入通道信息，所述FPGA讀取所述通道信息后，恢復(fù)成所述第一模式下的數(shù)據(jù)通道。從而在網(wǎng)絡(luò)設(shè)備升級(jí)之后，能夠?qū)?shù)據(jù)轉(zhuǎn)發(fā)任務(wù)迅速轉(zhuǎn)至中央處理器，考慮到中央處理器的數(shù)據(jù)處理能力更高，使得網(wǎng)絡(luò)設(shè)備的數(shù)據(jù)轉(zhuǎn)發(fā)能力能及時(shí)恢復(fù)，提高了網(wǎng)絡(luò)設(shè)備數(shù)據(jù)轉(zhuǎn)發(fā)的及時(shí)性和時(shí)效性。

在又一個(gè)實(shí)施例中，于所述第二模式下，所述FPGA對(duì)所述當(dāng)前連接信息之外的連接請(qǐng)求進(jìn)行拒絕。使網(wǎng)絡(luò)設(shè)備能夠在不中斷當(dāng)前數(shù)據(jù)轉(zhuǎn)發(fā)進(jìn)程的同時(shí)，進(jìn)行配置更新。而對(duì)于新的連接請(qǐng)求，其能夠在網(wǎng)絡(luò)設(shè)備處于第一模式時(shí)及時(shí)處理。

下面通過(guò)具體的例子進(jìn)行詳細(xì)說(shuō)明：

在網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)的第一模式時(shí)，中央處理器承擔(dān)數(shù)據(jù)協(xié)議轉(zhuǎn)換等功能，F(xiàn)PGA只作為數(shù)據(jù)通道，此時(shí)的數(shù)據(jù)路由轉(zhuǎn)發(fā)、新連接建立等等都由CPU去完成；

于所述網(wǎng)絡(luò)設(shè)備進(jìn)入升級(jí)狀態(tài)下的第二模式時(shí)，具體可包括如下步驟：

當(dāng)中央處理器接到配置升級(jí)命令后，中央處理器開(kāi)始對(duì)FPGA編程，使FPGA可以替代中央處理器當(dāng)前的數(shù)據(jù)轉(zhuǎn)發(fā)工作，即將中央處理器的當(dāng)前連接信息寫入FPGA中的配置內(nèi)存FLASH中，以維持網(wǎng)絡(luò)設(shè)備進(jìn)行配置更新時(shí)的當(dāng)前連接；完成FPGA編程之后，F(xiàn)PGA開(kāi)始替代中央處理器工作，在中央處理器配置升級(jí)期間，F(xiàn)PGA將保持中央處理器配置升級(jí)之前的連接不間斷，但不會(huì)建立新的連接；

網(wǎng)絡(luò)設(shè)備開(kāi)始配置升級(jí)直至完成；

網(wǎng)絡(luò)設(shè)備配置升級(jí)完成之后，F(xiàn)PGA將當(dāng)前的連接協(xié)議信息重新發(fā)送給中央處理器，恢復(fù)第一模式。中央處理器接收FPGA發(fā)送的當(dāng)前連接信息，根據(jù)當(dāng)前連接信息保持當(dāng)前連接不間斷，同時(shí)中央處理器也開(kāi)始正常工作起來(lái)，例如可以建立新連接、接收用戶新的配置等等。

綜上所述，本發(fā)明實(shí)施例中，從而在包括單一板卡的網(wǎng)絡(luò)設(shè)備處于正常工作狀態(tài)時(shí)，通過(guò)編程使FPGA作為中央處理器與所述外接芯片之間的數(shù)據(jù)通道，以及在網(wǎng)絡(luò)設(shè)備進(jìn)行配置更新過(guò)程時(shí)，通過(guò)編程使FPGA獲取當(dāng)前連接信息并維持當(dāng)前連接，避免網(wǎng)絡(luò)設(shè)備升級(jí)造成的重要通訊中斷，提高了網(wǎng)絡(luò)設(shè)備的穩(wěn)定性和可靠性。

上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。