專(zhuān)利名稱(chēng)：發(fā)送方法以及發(fā)送裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種發(fā)送數(shù)據(jù)以及時(shí)鐘的方法以及裝置。
背景技術(shù)：
近年來(lái)，隨著數(shù)字信號(hào)的信息量增加，傳輸方式從并行傳輸方式向串行傳輸方式 變化，數(shù)據(jù)速率(傳輸速率)也從幾百M(fèi)bps向幾Gbps變化(例如，DVI (Digital Visual Interface 數(shù)字視頻接口)或HDMI (HighDifinition Multimedia Interface 高清晰多媒 體接口)等)。由于這種傳輸速度的高速化，收發(fā)時(shí)所容許的定時(shí)裕量(timing margin)變 得越來(lái)越嚴(yán)格。特別是來(lái)自發(fā)送裝置的發(fā)送信號(hào)通過(guò)板上的布線或傳輸用電纜時(shí)，由于其 發(fā)送信號(hào)中疊加了外界的影響(噪聲)，因此接收裝置中為了正確接收來(lái)自發(fā)送裝置的發(fā) 送數(shù)據(jù)，需要調(diào)整發(fā)送數(shù)據(jù)與鎖存時(shí)鐘(發(fā)送數(shù)據(jù)的獲取定時(shí))之間的相位關(guān)系。圖9是表示以往的發(fā)送裝置以及接收裝置的結(jié)構(gòu)例。在此，對(duì)發(fā)送k位(k為2以 上的整數(shù))的并行數(shù)據(jù)Din[l:k]的例子進(jìn)行說(shuō)明。此外，雖然圖9中對(duì)于1個(gè)發(fā)送時(shí)鐘 CKout發(fā)送1個(gè)發(fā)送數(shù)據(jù)Dout，但是也可以發(fā)送多個(gè)發(fā)送數(shù)據(jù)。例如，上述的DVI或HDMI 中，與1個(gè)發(fā)送時(shí)鐘一起發(fā)送3個(gè)發(fā)送數(shù)據(jù)(10位的串行數(shù)據(jù))。發(fā)送裝置91生成輸入時(shí)鐘CKin的頻率的k倍的內(nèi)部時(shí)鐘，并基于該內(nèi)部時(shí)鐘將 并行數(shù)據(jù)Din[l:k]轉(zhuǎn)換為k位的串行數(shù)據(jù)，作為發(fā)送數(shù)據(jù)Dout進(jìn)行發(fā)送。另外，發(fā)送裝置 91對(duì)內(nèi)部時(shí)鐘的頻率以(1/k)進(jìn)行分頻，作為發(fā)送時(shí)鐘CKout進(jìn)行發(fā)送。來(lái)自發(fā)送裝置91 的發(fā)送數(shù)據(jù)Dout以及發(fā)送時(shí)鐘CKout經(jīng)由傳輸路徑90傳播至接收裝置92。接收裝置92具有相位調(diào)整電路901、串并轉(zhuǎn)換電路902。相位調(diào)整電路901基于 來(lái)自傳輸路徑90的發(fā)送數(shù)據(jù)Dout以及發(fā)送時(shí)鐘CKout調(diào)整k個(gè)鎖存時(shí)鐘LCK、LCK、…的 相位。串并轉(zhuǎn)換電路902例如由k個(gè)觸發(fā)器FF9、FF9、…構(gòu)成，與來(lái)自相位調(diào)整電路901的 k個(gè)鎖存時(shí)鐘LCK、LCK、…同步地獲取發(fā)送數(shù)據(jù)Dout。由此，發(fā)送數(shù)據(jù)Dout作為并行數(shù)據(jù) 被接收裝置92中獲取。圖10表示圖9所示的相位調(diào)整電路901的內(nèi)部結(jié)構(gòu)圖。相位調(diào)整電路901具有 PLL電路910、延遲調(diào)整電路911、多相時(shí)鐘生成電路912、k個(gè)相位比較電路913、913、…、 延遲控制電路914和選擇電路915。PLL電路910將發(fā)送時(shí)鐘CKout的頻率乘以k倍，作為基準(zhǔn)時(shí)鐘CKa進(jìn)行輸出。延 遲調(diào)整電路911根據(jù)控制電壓VC使來(lái)自PLL電路910的基準(zhǔn)時(shí)鐘CKa延遲。多相時(shí)鐘生成電路912基于由延遲調(diào)整電路911進(jìn)行了延遲的基準(zhǔn)時(shí)鐘CKa，生成 (kXj)個(gè)(j為1以上的整數(shù))延遲時(shí)鐘CKb、CKb、…。(kXj)個(gè)延遲時(shí)鐘CKb、CKb、… 其頻率為基準(zhǔn)時(shí)鐘CKa (1/k)，相位各偏移(2 π / (k X j))。各相位比較電路913、913、…對(duì)由多相時(shí)鐘生成電路912生成的j個(gè)延遲時(shí)鐘 CKb, CKb,…的相位與發(fā)送數(shù)據(jù)Dout的相位進(jìn)行比較。例如，如特開(kāi)2003-218843號(hào)公報(bào) (專(zhuān)利文獻(xiàn)1)所示，各相位比較電路913、913、…對(duì)發(fā)送數(shù)據(jù)Dout執(zhí)行3倍的過(guò)采樣時(shí)， 各相位比較電路913、913、…使用相位各偏移了 (2 π /3k)的3個(gè)延遲時(shí)鐘CKb, CKb, CKb
4來(lái)執(zhí)行過(guò)采樣。延遲控制電路914基于由各相位比較電路913、913、…得到的比較結(jié)果增減用于 控制延遲調(diào)整電路911中的延遲量的控制信號(hào)VC。選擇電路915基于由各相位比較電路913、913、…得到的比較結(jié)果，從多相時(shí)鐘生 成電路912所生成的延遲時(shí)鐘CKb、CKb、…中選擇鎖存時(shí)鐘LCK、LCK、…。這樣來(lái)執(zhí)行相位調(diào)整處理。圖11表示控制電壓VC與延遲時(shí)鐘CKb的相位之間的對(duì)應(yīng)關(guān)系。如圖11所示，控 制信號(hào)VC的電壓值越高，則延遲時(shí)鐘CKb相對(duì)于控制電壓VC的變動(dòng)量的相位偏移量越小。 例如，控制電壓VC僅增大電壓量Vm的情況下，狀態(tài)Pb處的延遲時(shí)鐘CKb的相位偏移量Tb 比狀態(tài)Pa處的延遲時(shí)鐘CKb的相位偏移量Ta小。也就是說(shuō)，狀態(tài)Pb與狀態(tài)Pa相比是對(duì) 于控制電壓VC的抖動(dòng)的耐性較強(qiáng)的狀態(tài)(穩(wěn)定狀態(tài))。專(zhuān)利文獻(xiàn)1 特開(kāi)2003-218843號(hào)公報(bào)但是，接收裝置中通常在穩(wěn)定狀態(tài)下延遲時(shí)鐘CKb的相位未必被鎖定。延遲時(shí)鐘 CKb相對(duì)于控制電壓VC的變動(dòng)的相位偏移量較大的狀態(tài)下(不穩(wěn)定狀態(tài)例如圖11的狀 態(tài)Pa)，若延遲時(shí)鐘CKb的相位被鎖存，則由于控制電壓VC的抖動(dòng)，延遲時(shí)鐘CKb的相位將 出現(xiàn)較大變動(dòng)。因此，在后段的串并轉(zhuǎn)換電路中不能充分地確保觸發(fā)器的調(diào)整/保持時(shí)間， 不能正確地獲取發(fā)送數(shù)據(jù)Dout。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是在延遲時(shí)鐘相對(duì)于控制電壓的變動(dòng)的相位偏移量較小的狀 態(tài)(穩(wěn)定狀態(tài))下提高鎖定延遲時(shí)鐘的相位的可能性。根據(jù)本發(fā)明的一個(gè)方面，發(fā)送方法是對(duì)接收裝置發(fā)送數(shù)據(jù)以及時(shí)鐘的方法，上述 接收裝置具有時(shí)鐘生成電路，其基于接收時(shí)鐘生成延遲時(shí)鐘并且能夠由控制電壓改變?cè)?延遲時(shí)鐘的相位延遲量；相位比較電路，其對(duì)接收數(shù)據(jù)的相位與由上述時(shí)鐘生成電路生成 的延遲時(shí)鐘的相位進(jìn)行比較；以及延遲控制電路，其基于上述相位比較電路的比較結(jié)果增 減上述控制電壓，上述發(fā)送方法具有步驟(a)，向上述接收裝置發(fā)送發(fā)送數(shù)據(jù)，并且向上 述接收裝置發(fā)送發(fā)送時(shí)鐘；步驟(b)，將步驟(a)中所發(fā)送的發(fā)送時(shí)鐘的相位改變至與上述 發(fā)送數(shù)據(jù)不同的相位。在上述發(fā)送方法中，通過(guò)改變發(fā)送時(shí)鐘的相位，能夠在接收裝置中再次執(zhí)行相位 調(diào)整處理，能夠提高在穩(wěn)定狀態(tài)(延遲時(shí)鐘的相對(duì)于控制電壓的變動(dòng)相位偏移量較小的狀 態(tài))下鎖定延遲時(shí)鐘的相位的可能性。由此，能夠強(qiáng)化接收裝置的抖動(dòng)耐性，能夠減少由接 收裝置中的發(fā)送數(shù)據(jù)的誤鎖存而弓I起的通信錯(cuò)誤。優(yōu)選上述發(fā)送方法還具有步驟(C)，該步驟(C)在上述步驟(b)中改變發(fā)送時(shí)鐘的 相位之后，再次改變?cè)摪l(fā)送時(shí)鐘的相位。在上述發(fā)送方法中，通過(guò)對(duì)發(fā)送時(shí)鐘的相位改變多次，能夠進(jìn)一步提高在穩(wěn)定狀 態(tài)下鎖存延遲時(shí)鐘的相位的可能性。根據(jù)本發(fā)明的另一方面，發(fā)送裝置向接收裝置發(fā)送數(shù)據(jù)以及時(shí)鐘，上述接收裝置 具有時(shí)鐘生成電路，其基于接收時(shí)鐘生成延遲時(shí)鐘并且能夠由控制電壓改變?cè)撗舆t時(shí)鐘 的相位延遲量；相位比較電路，其對(duì)接收數(shù)據(jù)的相位與由上述時(shí)鐘生成電路生成的延遲時(shí)鐘的相位進(jìn)行比較；以及延遲控制電路，其基于上述相位比較電路的比較結(jié)果增減上述控 制電壓，上述發(fā)送裝置具有數(shù)據(jù)發(fā)送電路，其向上述接收裝置發(fā)送發(fā)送數(shù)據(jù)；時(shí)鐘發(fā)送電 路，與由上述數(shù)據(jù)發(fā)送電路進(jìn)行的發(fā)送數(shù)據(jù)的發(fā)送一起向上述接收裝置發(fā)送發(fā)送時(shí)鐘，并 且能夠調(diào)整該發(fā)送時(shí)鐘的相位；以及相位控制電路，在由上述時(shí)鐘發(fā)送電路進(jìn)行發(fā)送時(shí)鐘 的發(fā)送之后，將該發(fā)送時(shí)鐘的相位改變至與上述發(fā)送數(shù)據(jù)不同的相位。在上述發(fā)送裝置中，能夠提高在穩(wěn)定狀態(tài)(延遲時(shí)鐘對(duì)控制電壓的變動(dòng)的相位偏 移量較小的狀態(tài))下鎖存延遲時(shí)鐘的相位的可能性。如上所述，在接收裝置中能夠提高在穩(wěn)定狀態(tài)(延遲時(shí)鐘對(duì)控制電壓的變動(dòng)的相 位偏移量較小的狀態(tài))下鎖定延遲時(shí)鐘的相位的可能性。


圖1是表示根據(jù)本發(fā)明的發(fā)送裝置的結(jié)構(gòu)的框圖。圖2是用于對(duì)由圖1所示的相位變換電路生成的延遲時(shí)鐘的相位進(jìn)行說(shuō)明的圖。圖3是用于對(duì)圖1所示的發(fā)送裝置的動(dòng)作進(jìn)行說(shuō)明的圖。圖4是用于對(duì)圖1所述的發(fā)送裝置的動(dòng)作的變形例進(jìn)行說(shuō)明的圖。圖5是用于對(duì)圖1所示的發(fā)送裝置的動(dòng)作的其他變形例進(jìn)行說(shuō)明的圖。圖6是用于對(duì)圖1所示的發(fā)送裝置的動(dòng)作的其他變形例進(jìn)行說(shuō)明的圖。圖7是表示圖1所示的相位改變電路的變形例的圖。圖8是用于對(duì)具有圖7所示的相位改變電路的具有的發(fā)送裝置的動(dòng)作進(jìn)行說(shuō)明的 圖。圖9是表示以往的發(fā)送裝置以及接收裝置的結(jié)構(gòu)例的框圖。圖10是表示圖9所示的相位調(diào)整電路的內(nèi)部結(jié)構(gòu)例的框圖。圖11是用于說(shuō)明接收裝置中的控制電壓與時(shí)鐘的相位之間的關(guān)系的曲線圖。圖中11-發(fā)送裝置101-PLL 電路102-并串轉(zhuǎn)換電路(數(shù)據(jù)發(fā)送電路)103-分頻電路104、104a-相位改變電路(時(shí)鐘發(fā)送電路)105-相位控制電路DLYl、DLY2-延遲元件SEL-選擇電路CS1、CS2-可變電流源90-傳輸路徑91-發(fā)送裝置92-接收裝置901-PLL 電路902-相位調(diào)整電路903-串并轉(zhuǎn)換電路
FFl-觸發(fā)器
911-延遲調(diào)整電路
912-多相時(shí)鐘生成電路
913-相位比較電路
914-延遲控制電路
915-選擇電路
具體實(shí)施例方式以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。另外，對(duì)于圖像相同或者相當(dāng) 的部分附于相同的符號(hào)不進(jìn)行反復(fù)說(shuō)明。(發(fā)送裝置的結(jié)構(gòu))圖1是表示根據(jù)本發(fā)明的實(shí)施方式的發(fā)送裝置的結(jié)構(gòu)。發(fā)送裝置11具有PLL電 路101、并串轉(zhuǎn)換電路102 (數(shù)據(jù)發(fā)送電路)、分頻電路103、相位改變電路104 (時(shí)鐘發(fā)送電 路)、相位控制電路105。該發(fā)送裝置11將k位(k為1以上的整數(shù))的并行數(shù)據(jù)Din[l:k] 轉(zhuǎn)換為k位的串行數(shù)據(jù)并作為發(fā)送數(shù)據(jù)Dout進(jìn)行發(fā)送，并且基于具有規(guī)定頻率的輸入時(shí)鐘 CKin來(lái)發(fā)送時(shí)鐘CKout進(jìn)行發(fā)送。PLL電路101在輸入時(shí)鐘CKin的頻率上乘以k倍作為內(nèi)部時(shí)鐘CKr進(jìn)行輸出。并串轉(zhuǎn)換電路102與來(lái)自PLL電路101的內(nèi)部時(shí)鐘CKr同步地將k位的并行數(shù)據(jù) Din[l:k]轉(zhuǎn)換為k位的串行數(shù)據(jù)，將其作為發(fā)送數(shù)據(jù)Dout進(jìn)行發(fā)送。分頻電路103對(duì)來(lái)自PLLlOl的內(nèi)部時(shí)鐘CKr的頻率以(Ι/k)進(jìn)行分頻，并將分頻 后的時(shí)鐘作為分頻時(shí)鐘CKO進(jìn)行輸出。相位改變電路104接收來(lái)自分頻電路103的分頻時(shí)鐘CK0，并發(fā)送發(fā)送時(shí)鐘 CKout0另外，相位改變電路104構(gòu)成為能夠調(diào)整發(fā)送時(shí)鐘CKout的相位。例如，相位改變 電路104包括級(jí)聯(lián)連接的η個(gè)延遲元件DLYl、DLYl、…；選擇電路SEL1，對(duì)由相位控制電 路105進(jìn)行的控制進(jìn)行響應(yīng)，而選擇并輸出分頻時(shí)鐘CKO以及延遲元件DLY1、DLYU…的 各自的輸出CK1、CK2、…CKn中的任意一個(gè)。相位控制電路105控制從相位改變電路104輸出的發(fā)送時(shí)鐘CKout的相位。在此，延遲元件DLYl、DLYl、…各自的延遲量為“P”，分頻時(shí)鐘CKO以及延遲時(shí)鐘 CK1、CK2、…CKn如圖2所示其相位各進(jìn)行了“P”的偏移。此外，各延遲元件DLY1、DLY1、… 的延遲量也可以是各自不同。另外，延遲時(shí)鐘CK(X)與時(shí)鐘信號(hào)CK(X+3)之間的相位差使 其為相當(dāng)于發(fā)送數(shù)據(jù)Dout的1位寬的相位量“DP” (在此，1彡χ彡n-3)。(接收裝置的結(jié)構(gòu))作為發(fā)送對(duì)象的接收裝置例如與圖9、圖10所示的結(jié)構(gòu)相同，具有時(shí)鐘生成電路 (例如，PLL電路910、延遲調(diào)整電路911、多相時(shí)鐘生成電路912等)、相位比較電路(例如， 相位比較電路913、913、···)、延遲控制電路(例如，延遲控制電路914)。時(shí)鐘生成電路基 于接收到的時(shí)鐘生成1個(gè)或者多個(gè)延遲時(shí)鐘。另外，由時(shí)鐘生成電路所生成的延遲時(shí)鐘的 相位延遲量可以由控制電壓進(jìn)行調(diào)整。相位比較電路對(duì)接收到的數(shù)據(jù)的相位與延遲時(shí)鐘的 相位進(jìn)行比較。延遲控制電路基于相位比較電路的比較結(jié)果增減控制電壓。此外，為了將發(fā) 送數(shù)據(jù)Dout作為并行數(shù)據(jù)獲取，接收裝置也可以具有選擇電路915、或串并轉(zhuǎn)換電路902。
7
(由發(fā)送裝置進(jìn)行的動(dòng)作)接下來(lái)，參照?qǐng)D3對(duì)由圖1所示的發(fā)送裝置進(jìn)行的動(dòng)作進(jìn)行說(shuō)明。另外，在此，為 了使說(shuō)明簡(jiǎn)單，接收裝置具有圖9、圖10所示的結(jié)構(gòu)。首先，在時(shí)刻tl對(duì)發(fā)送裝置11提供并行數(shù)據(jù)Din[l:k]與輸入時(shí)鐘CKin。PLL電 路101基于輸入時(shí)鐘CKin輸出內(nèi)部時(shí)鐘CKr。并串轉(zhuǎn)換電路102與內(nèi)部時(shí)鐘CKr同步地對(duì) 并行數(shù)據(jù)Din[l:k]進(jìn)行并串轉(zhuǎn)換，發(fā)送發(fā)送數(shù)據(jù)Dout。另一方面，分頻電路103對(duì)內(nèi)部時(shí) 鐘CKr進(jìn)行分頻，并將分頻時(shí)鐘CKO輸出至相位改變電路104。此時(shí)，相位控制電路105控 制選擇電路SELl使其選擇延遲時(shí)鐘CK3 (即，延遲時(shí)鐘CK3作為發(fā)送時(shí)鐘CKout從相位改 變電路104進(jìn)行發(fā)送)。這樣一來(lái)，發(fā)送數(shù)據(jù)Dout以及發(fā)送時(shí)鐘CKout (延遲時(shí)鐘CK3)被 發(fā)送至接收裝置92。接收裝置92中，PLL電路910基于來(lái)自發(fā)送裝置11的發(fā)送時(shí)鐘CKout 輸出基準(zhǔn)時(shí)鐘CKa，延遲調(diào)整電路911根據(jù)控制電壓VC使來(lái)自PLL電路910的基準(zhǔn)時(shí)鐘CKa 延遲，并將延遲后的時(shí)鐘提供給多相時(shí)鐘生成電路912。這樣，接收裝置92中，基于延遲時(shí) 鐘CK3即發(fā)送時(shí)鐘CKout執(zhí)行相位調(diào)整處理。接下來(lái)，在時(shí)刻t2，相位控制電路105控制選擇電路SELl使其選擇相位比延遲時(shí) 鐘CK3滯后“DP+P”的延遲時(shí)鐘CK7(即，將相對(duì)于延遲時(shí)鐘CK3相位、延遲量比相當(dāng)于1位 寬度的相位量大的延遲時(shí)鐘CK7作為發(fā)送時(shí)鐘CKout進(jìn)行發(fā)送)。由此，在接收裝置92中， 基于延遲時(shí)鐘CK7即發(fā)送時(shí)鐘CKout再次執(zhí)行相位調(diào)整處理。此外，時(shí)刻tl與時(shí)刻t2之 間的期間只要是接收裝置92中執(zhí)行相位調(diào)整處理的程度的長(zhǎng)度即可。如上所述，通過(guò)改變發(fā)送時(shí)鐘CKout的相位，能夠在接收裝置中再次執(zhí)行相位調(diào) 整處理，能夠提高在穩(wěn)定狀態(tài)下(延遲時(shí)鐘CKb的相對(duì)于控制電壓VC的變動(dòng)的相位偏移量 較小的狀態(tài)，例如圖11的狀態(tài)Pb)鎖定延遲時(shí)鐘CKb的相位的可能性。由此，能夠強(qiáng)化接 收裝置的抖動(dòng)耐性，能夠減少接收裝置中發(fā)送數(shù)據(jù)的誤鎖存(miss latch)而引起的通信錯(cuò) 誤。(相位改變量)此外，時(shí)刻t2處的發(fā)送時(shí)鐘CKout的相位改變量可以比發(fā)送數(shù)據(jù)Dout的1位寬 度小。也就是說(shuō)，在時(shí)刻t2，若使發(fā)送時(shí)鐘CKout的相位改變至與發(fā)送數(shù)據(jù)Dout不同的相 位，則能夠在接收裝置92中再次執(zhí)行相位調(diào)整處理。(相位改變次數(shù))再有，如圖4、圖5、圖6所示，也可以在時(shí)刻t2改變發(fā)送時(shí)鐘CKout的相位之后，進(jìn) 一步改變發(fā)送時(shí)鐘CKout的相位。例如，圖4中，隨著進(jìn)入時(shí)刻t3、t4、t5，發(fā)送時(shí)鐘CKout 的相位階段性地使其分別超前相位量“P”，圖5中階段性地各延遲相位量“P”。另外，在圖6 中，階段性地使其分別超前相位量“P”之后，在時(shí)刻t5使發(fā)送時(shí)鐘CKout的相位延遲相位 量“2P”。相反，也可以階段性地使其各延遲相位量“P”之后，使發(fā)送時(shí)鐘CKout的相位超 前。這樣，通過(guò)使發(fā)送時(shí)鐘CKout的相位改變多次，能夠進(jìn)一步提高接收裝置92處于穩(wěn)定 狀態(tài)的可能性。(相位改變量以及相位改變次數(shù)的決定)發(fā)送時(shí)鐘CKout的相位改變量以及相位改變次數(shù)也可以基于輸入時(shí)鐘CKin的頻 率決定。例如，相位控制電路105可以基于PLL電路101的頻率信息(低通濾波器的電壓 值等)決定發(fā)送時(shí)鐘CKout的相位改變量以及相位改變次數(shù)。另外，在DVI以及HDMI中，由于規(guī)定發(fā)送時(shí)鐘CKout的頻率，因此相位控制電路105也可以基于傳輸標(biāo)準(zhǔn)決定發(fā)送時(shí) 鐘CKout的相位改變量以及相位改變次數(shù)。(相位改變的狀態(tài))另外，發(fā)送時(shí)鐘CKout的改變可以不是階段性的而是連續(xù)的。例如，發(fā)送裝置11 中可以代替圖1所示的相位改變電路104具有圖7所示的相位改變電路104a。相位改變電 路104a包括延遲元件DLY2、可變電流源CS1、CS2。延遲元件DLY2接收來(lái)自分頻電路103 的分頻時(shí)鐘CKO并輸出發(fā)送時(shí)鐘CKout?？勺冸娏髟碈S1、CS2對(duì)延遲元件DLY2提供電流。 相位控制電路105調(diào)整可變電流源CS1、CS2的電流量?？勺冸娏髟碈S1、CS2的電流量越 多，則延遲元件DLY2中的延遲量越小。對(duì)相位控制電路105的控制進(jìn)行響應(yīng)，可變電流源 CSU CS2逐漸改變電流量。其結(jié)果是延遲元件DLY2中的延遲量逐漸改變，發(fā)送時(shí)鐘CKout 的相位如圖8所示那樣連續(xù)改變。(產(chǎn)業(yè)上的利用可能性)如上所述，根據(jù)本發(fā)明的發(fā)送方法以及發(fā)送裝置，能夠提高接收裝置中在穩(wěn)定狀 態(tài)下延遲時(shí)鐘被鎖定的可能性。
權(quán)利要求
一種發(fā)送方法，向接收裝置發(fā)送數(shù)據(jù)以及時(shí)鐘，所述接收裝置具有時(shí)鐘生成電路，其基于接收時(shí)鐘生成延遲時(shí)鐘并且能夠由控制電壓改變?cè)撗舆t時(shí)鐘的相位延遲量；相位比較電路，其對(duì)接收數(shù)據(jù)的相位與由所述時(shí)鐘生成電路生成的延遲時(shí)鐘的相位進(jìn)行比較；以及延遲控制電路，其基于所述相位比較電路的比較結(jié)果增減所述控制電壓，所述發(fā)送方法具有步驟(a)，向所述接收裝置發(fā)送發(fā)送數(shù)據(jù)，并且向所述接收裝置發(fā)送發(fā)送時(shí)鐘；步驟(b)，將步驟(a)中所發(fā)送的發(fā)送時(shí)鐘的相位改變?yōu)榕c所述發(fā)送數(shù)據(jù)不同的相位。
2.根據(jù)權(quán)利要求1所述的發(fā)送方法，其中，還具有步驟(c)，在所述步驟(b)中改變了發(fā)送時(shí)鐘的相位之后，再次改變?cè)摪l(fā)送時(shí)鐘 的相位。
3.根據(jù)權(quán)利要求2所述的發(fā)送方法，其中，所述發(fā)送時(shí)鐘基于具有規(guī)定的頻率的輸入時(shí)鐘而生成， 所述發(fā)送時(shí)鐘的相位的改變基于所述輸入時(shí)鐘的頻率來(lái)執(zhí)行。
4.根據(jù)權(quán)利要求1、2、3中的任意一項(xiàng)所述的發(fā)送方法，其中， 所述發(fā)送時(shí)鐘的相位的改變是階段性的。
5.根據(jù)權(quán)利要求1、2、3中的任意一項(xiàng)所述的發(fā)送方法，其中， 所述發(fā)送時(shí)鐘的相位的改變是連續(xù)的。
6.一種發(fā)送裝置，向接收裝置發(fā)送數(shù)據(jù)以及時(shí)鐘， 所述接收裝置具有時(shí)鐘生成電路，其基于接收時(shí)鐘生成延遲時(shí)鐘，并且能夠由控制電壓改變?cè)撗舆t時(shí)鐘 的相位延遲量；相位比較電路，其對(duì)接收數(shù)據(jù)的相位與由所述時(shí)鐘生成電路生成的延遲時(shí)鐘的相位進(jìn) 行比較；以及延遲控制電路，其基于所述相位比較電路的比較結(jié)果，增減所述控制電壓， 所述發(fā)送裝置具有數(shù)據(jù)發(fā)送電路，其向所述接收裝置發(fā)送發(fā)送數(shù)據(jù)；時(shí)鐘發(fā)送電路，其與由所述數(shù)據(jù)發(fā)送電路進(jìn)行的發(fā)送數(shù)據(jù)的發(fā)送一起向所述接收裝置 發(fā)送發(fā)送時(shí)鐘，并且能夠調(diào)整該發(fā)送時(shí)鐘的相位；以及相位控制電路，其在由所述時(shí)鐘發(fā)送電路進(jìn)行發(fā)送時(shí)鐘的發(fā)送之后，將該發(fā)送時(shí)鐘的 相位改變?yōu)榕c所述發(fā)送數(shù)據(jù)不同的相位。
7.根據(jù)權(quán)利要求6所述的發(fā)送裝置，其中，所述相位控制電路多次改變所述發(fā)送時(shí)鐘的相位。
8.根據(jù)權(quán)利要求7所述的發(fā)送裝置，其中，所述時(shí)鐘發(fā)送電路基于具有規(guī)定頻率的輸入時(shí)鐘生成所述發(fā)送時(shí)鐘， 所述相位控制電路基于所述輸入時(shí)鐘的頻率改變所述發(fā)送時(shí)鐘的相位。
9.根據(jù)權(quán)利要求6、7、8中任意一項(xiàng)所述的發(fā)送裝置，其中，所述時(shí)鐘發(fā)送電路具有 多個(gè)級(jí)聯(lián)連接的延遲元件；以及選擇電路，其對(duì)所述相位控制電路的控制進(jìn)行響應(yīng)，從而選擇并輸出所述多個(gè)延遲元 件之中的任意一個(gè)的輸出。
10.根據(jù)權(quán)利要求6、7、8中的任意一項(xiàng)所述的發(fā)送裝置，其中， 所述時(shí)鐘發(fā)送電路具有 延遲元件，其輸出所述發(fā)送時(shí)鐘；以及 可變電流源，其對(duì)所述延遲元件提供電流，所述相位控制電路通過(guò)調(diào)整所述可變電流源的電流量，改變所述發(fā)送時(shí)鐘的相位。
全文摘要
本發(fā)明提供一種發(fā)送裝置，其具有數(shù)據(jù)發(fā)送電路(102)、時(shí)鐘發(fā)送電路(104)、相位控制電路(105)。數(shù)據(jù)發(fā)送電路(102)將發(fā)送數(shù)據(jù)(Dout)發(fā)送至接收裝置。時(shí)鐘發(fā)送電路(104)與由數(shù)據(jù)發(fā)送電路進(jìn)行的發(fā)送數(shù)據(jù)的發(fā)送一起將發(fā)送時(shí)鐘(CKout)發(fā)送至接收裝置。相位控制電路(105)在由時(shí)鐘發(fā)送電路對(duì)發(fā)送時(shí)鐘進(jìn)行發(fā)送之后，將發(fā)送時(shí)鐘(CKout)的相位改變至與發(fā)送數(shù)據(jù)(Dout)不同的相位。
文檔編號(hào)H04L7/02GK101874380SQ20088011766
公開(kāi)日2010年10月27日 申請(qǐng)日期2008年9月8日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者巖田徹, 杉本浩一 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社