專利名稱：一種傳輸流平滑處理的方法、系統(tǒng)及數(shù)字電視前端設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于多^^某體通信領(lǐng)域，尤其涉及一種傳輸流平滑處理的方法、系統(tǒng) 及數(shù)字電視前端設(shè)備。
背景技術(shù)：
運(yùn)動(dòng)圖像專家組(Motion Picture Experts Group, MPEG-2)是數(shù)字電視的國(guó)際 標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)定義了用于視頻壓縮數(shù)據(jù)、音頻壓縮數(shù)據(jù)、控制數(shù)據(jù)及私有數(shù)據(jù) 服用的數(shù)據(jù)結(jié)構(gòu)，包含節(jié)目流(Programme Stream, PS)及傳輸流(Transport Stream, TS)。其中傳輸流是一種固定包長(zhǎng)的數(shù)據(jù)結(jié)構(gòu)，以幀為單位，主要用于 壓縮碼流的傳輸。
隨著數(shù)字電視技術(shù)的進(jìn)一步成熟，在視頻服務(wù)器方面，需要處理大量并發(fā) 任務(wù)以及大碼率的突發(fā)碼流傳送。突發(fā)數(shù)據(jù)傳輸如圖1 (a)所示，即，在一段 時(shí)間Tl內(nèi)數(shù)據(jù)有效， 一段時(shí)間T2內(nèi)數(shù)據(jù)無(wú)效，Tl、 T2的值不固定，隨時(shí)可 變，而且突發(fā)有效數(shù)據(jù)量一般較大。而在數(shù)字電視前端設(shè)備(比如調(diào)制器) 面對(duì)大量的突發(fā)碼流時(shí)，需要進(jìn)行緩沖平滑處理，保證均勻碼率的碼流輸送給 調(diào)制器進(jìn)行調(diào)制輸出，平滑處理數(shù)據(jù)傳輸如圖l(b)所示，也就是，把圖1 (a) 中的突發(fā)數(shù)據(jù)M開(kāi)來(lái)，達(dá)到平滑效果。
現(xiàn)有技術(shù)中，可以利用支持軟件豐富、運(yùn)算速度不斷提高、具有較高性能 價(jià)格比的微機(jī)來(lái)實(shí)現(xiàn)數(shù)字視頻碼流的復(fù)用，但是一般的桌面操作系統(tǒng)定時(shí)不夠 精確、處理大量并發(fā)任務(wù)效率不高以及突發(fā)傳送等問(wèn)題影響了復(fù)用后碼流的質(zhì) 量，為了保證復(fù)用后的碼流可以均勻平滑地傳送到調(diào)制器，還考慮到微機(jī)的工 作效率，就需要用先進(jìn)先出隊(duì)列(First In First Out, FIFO)來(lái)進(jìn)行碼流的緩沖。 如果FIFO的容量足夠大，微機(jī)就可以通過(guò)直接存儲(chǔ)器存取(Direct MemoryAccess, DMA)方式一次發(fā)送大量的數(shù)據(jù)，最后再經(jīng)過(guò)FIFO的緩沖，按照預(yù)設(shè) 頻率均勻送出。
現(xiàn)有技術(shù)通過(guò)利用FIFO來(lái)完成碼流的緩沖，消除突發(fā)傳送帶來(lái)的數(shù)據(jù)抖 動(dòng)，達(dá)到碼率平滑輸出的效果。FIFO的容量和速度直接影響到緩沖的效果，面 對(duì)大碼率的突發(fā)TS碼流，需要大容量的FIFO。而目前大容量FIFO價(jià)格昂貴， 將大容量的FIFO運(yùn)用在大碼率的突發(fā)傳輸流緩沖處理中時(shí)，成本較高，實(shí)際 運(yùn)用會(huì)收到較大影響限制。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種傳輸流平滑處理系統(tǒng)，旨在解決現(xiàn)有方 案?jìng)鬏斄髌交幚沓杀据^高的問(wèn)題。
本發(fā)明實(shí)施例是這樣實(shí)現(xiàn)的， 一種傳輸流平滑處理的系統(tǒng)，系統(tǒng)包括
存儲(chǔ)單元，用于接收第一寫入指令，根據(jù)所述第一寫入指令接收待平滑處 理的傳輸流，以及接收讀出指令，根據(jù)所述讀出指令發(fā)送傳輸流；
緩存單元，用于接收第二寫入指令，根據(jù)所述第二寫入指令接收所述存儲(chǔ)
單元發(fā)送的傳4lr流；
存取控制單元，用于根據(jù)檢測(cè)到的待平滑處理的傳輸流向所述存儲(chǔ)單元發(fā) 送所述第一寫入指令，以及根據(jù)所述緩存單元的存儲(chǔ)空間狀態(tài)向所述存儲(chǔ)單元 發(fā)送所述讀出指令，同時(shí)向所述緩存單元發(fā)送所述第二寫入指令；
輸出控制單元，用于根據(jù)所述緩存單元中的傳輸流長(zhǎng)度選擇輸出傳輸流或 者輸出空包。
本發(fā)明實(shí)施例的另 一 目的在于提供一種數(shù)字電一見(jiàn)前端設(shè)備。 本發(fā)明實(shí)施例的另一目的在于提供傳輸流平滑處理的方法，包括以下步驟 檢測(cè)待平滑處理的傳輸流；
根據(jù)檢測(cè)到的待平滑處理的傳輸流向存儲(chǔ)單元發(fā)送第一寫入指令，根據(jù)緩 存單元的存儲(chǔ)空間狀態(tài)向所述存儲(chǔ)單元發(fā)送讀出指令，同時(shí)向所述緩存單元發(fā)送第二寫入指令；
所述存儲(chǔ)單元接收所述第一寫入指令和讀出指令，根據(jù)所述第一寫入指令 接收待平滑處理的傳輸流，根據(jù)所述讀出指令發(fā)送傳輸流；
所述緩存單元接收所述第二寫入指令，根據(jù)所述第二寫入指令接收所述存
儲(chǔ)單元發(fā)送的傳輸流；
根據(jù)所述緩存單元中的傳輸流長(zhǎng)度選擇輸出傳輸流或者輸出空包。 在本發(fā)明實(shí)施例中，存儲(chǔ)單元根據(jù)接收的第一寫入指令接收待平滑處理的 傳輸流，根據(jù)接收的讀出指令發(fā)送傳輸流，緩存單元根據(jù)接收的第二寫入指令 接收存儲(chǔ)單元發(fā)送的傳輸流，最后對(duì)緩存單元存儲(chǔ)的傳輸流進(jìn)行輸出，實(shí)現(xiàn)了 在大碼率的突發(fā)傳輸流的平滑處理，速度快，成本低。


圖1 (a)是現(xiàn)有技術(shù)提供的突發(fā)數(shù)據(jù)傳輸示意圖；圖1 (b)是現(xiàn)有技術(shù)提供的平滑數(shù)據(jù)傳輸示意圖2是本發(fā)明實(shí)施例提供的傳輸流平滑處理的系統(tǒng)的結(jié)構(gòu)圖3是本發(fā)明較佳實(shí)施例提供的傳輸流平滑處理的系統(tǒng)的示意圖4本發(fā)明實(shí)施例提供的傳輸流平滑處理的方法的流程圖。
具體實(shí)施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí) 施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅 僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
在本發(fā)明實(shí)施例中，存儲(chǔ)單元根據(jù)接收的第一寫入指令接收待平滑處理的 傳輸流，根據(jù)接收的讀出指令發(fā)送傳輸流，緩存單元根據(jù)接收的第二寫入指令 接收存儲(chǔ)單元發(fā)送的傳輸流，最后對(duì)緩存單元存儲(chǔ)的傳輸流進(jìn)行輸出，實(shí)現(xiàn)了 在大碼率的突發(fā)傳輸流的平滑處理，且速度快，成本低。圖2示出了本發(fā)明實(shí)施例提供的傳輸流平滑處理的系統(tǒng)的結(jié)構(gòu)，為了便于 說(shuō)明僅示出了與本發(fā)明實(shí)施例相關(guān)的部分。
該系統(tǒng)可以是內(nèi)置于計(jì)算機(jī)，音頻處理設(shè)備或者其他傳輸設(shè)備的軟件單元、 硬件單元或者軟硬件相結(jié)合的單元，也可以是運(yùn)行于這些設(shè)備內(nèi)的軟件單元、 硬件單元或者軟硬件相結(jié)合的單元。
在本發(fā)明實(shí)施例中，傳輸流平滑處理的系統(tǒng)主要包括存儲(chǔ)單元21,緩存單 元22,存耳又控制單元23,以及輸出控制單元24。
存取控制單元23根據(jù)檢測(cè)到的待平滑處理的數(shù)據(jù)流向存儲(chǔ)單元21發(fā)送第 一寫入指令，以及根據(jù)緩存單元22的存儲(chǔ)空間狀態(tài)向存儲(chǔ)單元21發(fā)送讀出指 令的同時(shí)向緩存單元22發(fā)送第二寫入指令，存儲(chǔ)單元21接收存取控制單元23 發(fā)送的第一寫入指令，根據(jù)第一寫入指令接收待平滑處理的傳輸流，以及接收 存取控制單元23發(fā)送的讀出指令，根據(jù)讀出指令向緩存單元22發(fā)送傳輸流， 緩存單元22接收存取控制單元23發(fā)送的第二寫入指令，根據(jù)第二寫入指令接 收存儲(chǔ)單元21發(fā)送的傳輸流，輸出控制單元24根據(jù)緩存單元22存儲(chǔ)的傳輸流 進(jìn)行輸出。
其中，存儲(chǔ)單元21為大容量的存儲(chǔ)設(shè)備，存儲(chǔ)空間在2-3兆以上，存取控 制單元23進(jìn)一步包括用于獲取緩存單元22的存儲(chǔ)空間狀態(tài)的緩存單元第一 狀態(tài)獲取模塊，以及當(dāng)緩存單元狀態(tài)獲取模塊獲取的緩存單元22存儲(chǔ)空間未滿 時(shí)，向存儲(chǔ)單元21發(fā)送讀出指令，同時(shí)向緩存單元22發(fā)送第二寫入指令的指 令發(fā)送模塊。
為了使傳輸流平滑的效果更好，在本發(fā)明實(shí)施例中，對(duì)緩存單元22存儲(chǔ)的 傳輸流做進(jìn)一步平滑處理，則輸出控制單元24還包括獲取緩存單元22中的 傳輸流長(zhǎng)度的緩存單元第二狀態(tài)獲取模塊，當(dāng)緩存單元第二狀態(tài)獲取模塊獲取 的緩存單元22存儲(chǔ)的傳輸流長(zhǎng)度為大于或等于預(yù)設(shè)長(zhǎng)度時(shí)，從緩存單元22中 讀出長(zhǎng)度為預(yù)設(shè)長(zhǎng)度的傳輸流并輸出的傳輸流輸出模塊，以及當(dāng)緩存單元第二 狀態(tài)獲取模塊獲取的緩存單元存儲(chǔ)的傳輸流長(zhǎng)度為小于預(yù)設(shè)長(zhǎng)度時(shí)，輸出長(zhǎng)度為預(yù)設(shè)長(zhǎng)度的空包的空包輸出模塊。其中，預(yù)設(shè)長(zhǎng)度可以是一幀或一幀以上， 根據(jù)需要設(shè)置。
在本發(fā)明4交佳實(shí)施例中，采用以現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA現(xiàn)場(chǎng)可編程門陣歹'j )和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Synchronous Dynamic Random Access Memory, SDRAM)為核心的石更件結(jié)構(gòu)來(lái)處理大碼率的 突發(fā)傳輸流，有效的實(shí)現(xiàn)了大碼率突發(fā)傳輸流緩沖平滑處理，且數(shù)據(jù)處理速度 快，可靠，成本低。圖3示出了本發(fā)明較佳實(shí)施例提供的傳輸流平滑處理的系 統(tǒng)的示意圖。
在本發(fā)明較佳實(shí)施例中，各功能模塊的工作頻率和3個(gè)時(shí)鐘域有關(guān)時(shí)鐘 CLK1、 CLK2及CLK3，緩存單元包括兩個(gè)緩存才莫塊第一緩存FIFO模塊和 第二緩存FIFO模塊。第一緩存FIFO模塊實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)臅r(shí)鐘頻率由CLK1到 CLK2的轉(zhuǎn)換，第二緩存FIFO^^莫塊用來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)臅r(shí)鐘頻率由CLK2到 CLK3的轉(zhuǎn)換，在本發(fā)明較佳實(shí)施例中，CLK2時(shí)鐘頻率大于或等于CLK1時(shí)鐘 頻率，CLK3時(shí)鐘頻率根據(jù)不同的輸出情況和需求預(yù)先設(shè)定。
在本發(fā)明較佳實(shí)施例中，將上述不同時(shí)鐘頻率作為各個(gè)模塊的工作頻率， 除了大容量存儲(chǔ)單元由SDRAM實(shí)現(xiàn)外，其余4個(gè)模塊均由FPGA實(shí)現(xiàn)，它們 是第一緩存FIFO模塊、FIFO與SDRAM讀寫控制邏輯、第二緩存FIFO模 塊和輸出控制模塊。FIFO及SDRAM讀寫控制邏輯通過(guò)發(fā)送指令控制各個(gè)模塊 中傳輸流的讀出和寫入。在本發(fā)明較佳實(shí)施例中，第一緩存FIFO模塊接收到 碼率為CLK1時(shí)鐘頻率的傳輸流后，將其轉(zhuǎn)換為CLK2時(shí)鐘頻率的傳輸流發(fā)送 給SDRAM, FIFO及SDRAM讀寫控制邏輯檢測(cè)第一緩存FIFO模塊中傳輸流 的長(zhǎng)度，當(dāng)?shù)谝痪彺鍲IFO模塊中傳輸流的長(zhǎng)度大于或等于一幀時(shí)、向SDRAM 發(fā)送傳輸流接收指令，SDRAM接收到傳輸流接收指令后以CLK2時(shí)鐘頻率接 收第一緩存FIFO模塊發(fā)送的傳輸流，F(xiàn)IFO及SDRAM讀寫控制邏輯同時(shí)還檢 測(cè)第二緩存FIFO模塊的存儲(chǔ)狀態(tài)，當(dāng)?shù)诙彺鍲IFO模塊的存儲(chǔ)空間未滿時(shí)， FIFO及SDRAM讀寫控制邏輯向SDRAM發(fā)送讀出指令同時(shí)向第二緩存FIFO
9模塊發(fā)送第一讀入指令，SDRAM接收到讀出指令后以CLK2時(shí)鐘頻率向第二 緩存FIFO模塊發(fā)送傳輸流，第二緩存FIFO模塊接收到第一讀入指令后以CLK2 時(shí)鐘頻率接收SDRAM發(fā)送的傳輸流，輸出控制模塊檢測(cè)第二緩存FIFO模塊 中傳輸流的長(zhǎng)度，當(dāng)輸出控制模塊檢測(cè)到第二緩存FIFO模塊中的傳輸流長(zhǎng)度 有一幀或一幀以上時(shí)，則從第二緩存FIFO模塊勻速讀出一幀傳輸流；如果不 足 一 幀，在輸出控制模塊內(nèi)部的空包存儲(chǔ)區(qū)域勻速輸出 一 幀空包。
為了保證第一緩存FIFO模塊中的碼流數(shù)據(jù)及時(shí)輸送到SDRAM,在本發(fā)明 較佳實(shí)施例中，時(shí)鐘CLK2大于或等于時(shí)鐘CLK1，而SDRAM的工作頻率一 般為一百多MHz。輸出傳輸流的碼率為時(shí)鐘CLK3時(shí)鐘頻率，CLK3時(shí)鐘頻率 根據(jù)第二緩存FIFO模塊的不同狀態(tài)，以及輸出的需求進(jìn)行預(yù)先設(shè)定。
在本發(fā)明較佳實(shí)施例中，采用FPGA和SDRAM為核心的硬件結(jié)構(gòu)來(lái)處理 大碼率的突發(fā)傳輸流，與單獨(dú)大容量FIFO來(lái)實(shí)現(xiàn)平滑處理的比較，具有成本 低，速度快，可靠性高等優(yōu)點(diǎn)。另外由于FPGA具有可編程的特點(diǎn)，不需要修 改硬件電路，且有利于更改輸出不同要求的均勻碼率的傳輸流，同時(shí)SDRAM 具有容量大，密度高，數(shù)據(jù)讀寫速度快等優(yōu)點(diǎn)，通過(guò)FPGA可以方便的實(shí)現(xiàn)對(duì) SDRAM的控制，F(xiàn)PGA中具有用戶可配置的FIFO,且價(jià)格低廉。通過(guò)本發(fā)明 較佳實(shí)施例，可以實(shí)現(xiàn)不同時(shí)鐘域的傳輸流的緩存平滑。
圖4示出了本發(fā)明實(shí)施例提供的傳輸流平滑處理的流程。
在步驟S401中，檢測(cè)待平滑處理的傳輸流。
在步驟S402中，才艮據(jù);險(xiǎn)測(cè)到的待平滑處理的傳輸流向存儲(chǔ)單元發(fā)送第一 寫入指令，根據(jù)緩存單元的存儲(chǔ)空間狀態(tài)向存儲(chǔ)單元發(fā)送讀出指令，同時(shí)向緩 存單元發(fā)送第二寫入指令。
在步驟S403中，存儲(chǔ)單元接收第一寫入指令和讀出指令，根據(jù)第一寫入 指令接收待平滑處理的傳輸流，根據(jù)讀出指令發(fā)送傳輸流。
在步驟S404中，緩存單元接收第二寫入指令，根據(jù)第二寫入指令接收存 儲(chǔ)單元發(fā)送的傳輸流。在步驟S405中，根據(jù)緩存單元中的傳輸流長(zhǎng)度選擇輸出傳輸流或者輸出空包。
在本發(fā)明實(shí)施例中，根據(jù)緩存單元的存儲(chǔ)空間狀態(tài)發(fā)送讀出指令和第一讀 入指令，根據(jù)緩存單元的存儲(chǔ)空間狀態(tài)向存儲(chǔ)單元發(fā)送讀出指令，同時(shí)向緩存
單元發(fā)送第二寫入指令的步驟具體為獲取緩存單元的存儲(chǔ)空間狀態(tài)，當(dāng)緩存 單元存儲(chǔ)空間未滿時(shí)，向存儲(chǔ)單元發(fā)送讀出指令，同時(shí)向緩存單元發(fā)送第二寫 入指令。
在步驟S405中，對(duì)緩存單元存儲(chǔ)的傳輸流進(jìn)行輸出，為了使傳輸流平滑 的效果更好，本發(fā)明實(shí)施例中，對(duì)緩存單元存儲(chǔ)的傳輸流做進(jìn)一步平滑處理后 輸出，根據(jù)緩存單元的傳輸流長(zhǎng)度進(jìn)行輸出的步驟具體為獲取緩存單元存儲(chǔ) 的傳輸流的長(zhǎng)度；當(dāng)緩存單元存儲(chǔ)的傳輸流長(zhǎng)度為大于或等于預(yù)設(shè)長(zhǎng)度時(shí)，輸 出長(zhǎng)度為預(yù)設(shè)長(zhǎng)度的傳輸流，否則，輸出長(zhǎng)度為預(yù)設(shè)長(zhǎng)度的空包。
為了實(shí)現(xiàn)不同時(shí)鐘域的傳輸流的緩存平滑，作為本發(fā)明的一個(gè)較佳實(shí)施例， 在步驟S401之后，當(dāng)待平滑處理的傳輸流的碼率小于存儲(chǔ)單元的時(shí)鐘頻率時(shí)， 傳輸流平滑處理的方法還包括緩存檢測(cè)到的待平滑處理的傳輸流；將待滑處 理的傳輸流的碼率轉(zhuǎn)換為存儲(chǔ)單元的時(shí)鐘頻率后發(fā)送給存儲(chǔ)單元。
在本發(fā)明實(shí)施例中，存儲(chǔ)單元根據(jù)接收的第一寫入指令接收待平滑處理的 傳輸流，根據(jù)接收的讀出指令發(fā)送傳輸流，緩存單元根據(jù)接收的第二寫入指令 接收存儲(chǔ)單元發(fā)送的傳輸流，最后對(duì)緩存單元存儲(chǔ)的傳輸流進(jìn)行輸出，實(shí)現(xiàn)了 在大碼率的突發(fā)傳輸流的平滑處理，速度快，且當(dāng)結(jié)合FPGA和SDRAM對(duì)大 碼率突發(fā)形式的傳輸流進(jìn)行緩沖平滑處理時(shí)，可以實(shí)現(xiàn)不同時(shí)鐘域的數(shù)據(jù)碼流 緩存，成本低，具有較強(qiáng)的實(shí)用性。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā) 明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明 的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種傳輸流平滑處理的系統(tǒng)，其特征在于，所述系統(tǒng)包括存儲(chǔ)單元，用于接收第一寫入指令，根據(jù)所述第一寫入指令接收待平滑處理的傳輸流，以及接收讀出指令，根據(jù)所述讀出指令發(fā)送傳輸流；緩存單元，用于接收第二寫入指令，根據(jù)所述第二寫入指令接收所述存儲(chǔ)單元發(fā)送的傳輸流；存取控制單元，用于根據(jù)檢測(cè)到的待平滑處理的傳輸流向所述存儲(chǔ)單元發(fā)送所述第一寫入指令，以及根據(jù)所述緩存單元的存儲(chǔ)空間狀態(tài)向所述存儲(chǔ)單元發(fā)送所述讀出指令，同時(shí)向所述緩存單元發(fā)送所述第二寫入指令；輸出控制單元，用于根據(jù)所述緩存單元中的傳輸流長(zhǎng)度選擇輸出傳輸流或者輸出空包。
2、 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述存取控制單元進(jìn)一步包括 緩存單元第一狀態(tài)獲取模塊，用于獲取所述緩存單元的存儲(chǔ)空間狀態(tài)； 指令發(fā)送模塊，用于當(dāng)所述緩存單元第一狀態(tài)獲取模塊獲取的緩存單元的存儲(chǔ)空間未滿時(shí)，向所述存儲(chǔ)單元發(fā)送所述讀出指令，同時(shí)向所述緩存單元發(fā) 送所述第二寫入指令。
3、 如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述輸出控制單元進(jìn)一步包括 緩存單元第二狀態(tài)獲取模塊，用于獲取所述緩存單元中的傳輸流長(zhǎng)度； 傳輸流輸出模塊，用于當(dāng)所述緩存單元第二狀態(tài)獲取模塊獲取的緩存單元存儲(chǔ)的傳輸流長(zhǎng)度為大于或等于預(yù)設(shè)長(zhǎng)度時(shí)，從所述緩存單元中讀出長(zhǎng)度為預(yù) 設(shè)長(zhǎng)度的傳輸流并輸出；空包輸出模塊，用于當(dāng)所述緩存單元第二狀態(tài)獲取模塊獲取的緩存單元存 儲(chǔ)的傳輸流長(zhǎng)度為小于預(yù)設(shè)長(zhǎng)度時(shí)，輸出長(zhǎng)度為預(yù)設(shè)長(zhǎng)度的空包。
4、 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括 輸入緩存單元，用于在所述待平滑處理的傳輸流的碼率小于所述存儲(chǔ)單元的時(shí)鐘頻率時(shí)，接收待平滑處理的傳輸流并以所述存儲(chǔ)單元的時(shí)鐘頻率向所述存儲(chǔ)單元發(fā)送傳輸流。
5、 如權(quán)利要求1中所述的系統(tǒng)，其特征在于，所述存儲(chǔ)單元由SDRAM實(shí) 現(xiàn)，所述緩存單元、輸出單元和存取控制單元由FPGA實(shí)現(xiàn)。
6、 一種數(shù)字電視前端設(shè)備，其特征在于，包括權(quán)利要求1至5中任一項(xiàng)所 述的傳輸流平滑處理的系統(tǒng)。
7、 一種傳輸流平滑處理的方法，其特征在于，所述方法包括以下步驟 檢測(cè)待平滑處理的傳輸流；根據(jù)檢測(cè)到的待平滑處理的傳輸流向存儲(chǔ)單元發(fā)送第一寫入指令，根據(jù)緩 存單元的存儲(chǔ)空間狀態(tài)向所述存儲(chǔ)單元發(fā)送讀出指令，同時(shí)向所述緩存單元發(fā) 送第二寫入指令；所述存儲(chǔ)單元接收所述第一寫入指令和讀出指令，根據(jù)所述第一寫入指令 接收待平滑處理的傳輸流，根據(jù)所述讀出指令發(fā)送傳輸流；所述緩存單元接收所述第二寫入指令，根據(jù)所述第二寫入指令接收所述存 儲(chǔ)單元發(fā)送的傳輸流；根據(jù)所述緩存單元中的傳輸流長(zhǎng)度選擇輸出傳輸流或者輸出空包。
8、 如權(quán)利要求7所述的方法，其特征在于，所述根據(jù)緩存單元的存儲(chǔ)空間 狀態(tài)向所述存儲(chǔ)單元發(fā)送讀出指令，同時(shí)向所述緩存單元發(fā)送第二寫入指令的 步驟具體為獲取所述緩存單元的存儲(chǔ)空間狀態(tài)；當(dāng)所述緩存單元的存儲(chǔ)空間未滿時(shí)，向所述存儲(chǔ)單元發(fā)送所述讀出指令， 同時(shí)向所述緩存單元發(fā)送所述第二寫入指令。
9、 如權(quán)利要求7所述的方法，其特征在于，所述才艮據(jù)所述緩存單元中的傳 輸流長(zhǎng)度選擇輸出傳輸流或者輸出空包的步驟具體為獲取緩存單元存儲(chǔ)的傳輸流長(zhǎng)度；當(dāng)緩存單元存儲(chǔ)的傳輸流長(zhǎng)度為大于或等于預(yù)設(shè)長(zhǎng)度時(shí)，輸出長(zhǎng)度為預(yù)設(shè) 長(zhǎng)度的傳輸流，否則，輸出長(zhǎng)度為預(yù)設(shè)長(zhǎng)度的空包。
10、如權(quán)利要求7所述的方法，其特征在于，當(dāng)所述待平滑處理的傳輸流的碼率小于所述存儲(chǔ)單元的時(shí)鐘頻率時(shí)，在所述4企測(cè)待平滑處理的傳輸流步驟之后，所述方法還包括緩存檢測(cè)到的待平滑處理的傳輸流；以所述存儲(chǔ)單元的時(shí)鐘頻率向所述存儲(chǔ)單元發(fā)送傳輸流。
全文摘要
本發(fā)明適用于多媒體通信領(lǐng)域，提供了一種傳輸流平滑處理的方法、系統(tǒng)及數(shù)字電視前端設(shè)備，該系統(tǒng)包括存儲(chǔ)單元，用于接收第一寫入指令，根據(jù)所述第一寫入指令接收待平滑處理的傳輸流，以及接收讀出指令，根據(jù)所述讀出指令發(fā)送傳輸流；緩存單元，用于接收第二寫入指令，根據(jù)所述第二寫入指令接收所述存儲(chǔ)單元發(fā)送的傳輸流；存取控制單元，用于根據(jù)檢測(cè)到的待平滑處理的傳輸流向所述存儲(chǔ)單元發(fā)送所述第一寫入指令，以及根據(jù)所述緩存單元的存儲(chǔ)空間狀態(tài)向所述存儲(chǔ)單元發(fā)送所述讀出指令，同時(shí)向所述緩存單元發(fā)送所述第二寫入指令；輸出控制單元，用于根據(jù)所述緩存單元中的傳輸流長(zhǎng)度選擇輸出傳輸流或者輸出空包。本發(fā)明實(shí)現(xiàn)了在大碼率的突發(fā)傳輸流的平滑處理，速度快，成本低。
文檔編號(hào)H04N7/24GK101521807SQ200810241759
公開(kāi)日2009年9月2日 申請(qǐng)日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者郭樹(shù)印 申請(qǐng)人:深圳市同洲電子股份有限公司