增強(qiáng)型保護(hù)性多路復(fù)用器的制造方法
【專利摘要】本發(fā)明公開了一種系統(tǒng)和方法，所述系統(tǒng)和方法包括保護(hù)多路復(fù)用器電路，所述電路被配置為接收控制信號(hào)和基準(zhǔn)電壓，以當(dāng)所述控制信號(hào)處于第一狀態(tài)時(shí)在輸出處提供所述基準(zhǔn)電壓，并當(dāng)所述控制信號(hào)處于第二狀態(tài)時(shí)將所述基準(zhǔn)電壓與所述輸出隔離。所述保護(hù)多路復(fù)用器電路包括級(jí)聯(lián)的第一晶體管和第二晶體管，其中所述第一晶體管是自然晶體管。所述第一晶體管和所述第二晶體管的控制輸入被配置為接收所述控制信號(hào)，所述第一晶體管的第一端子被配置為接收所述基準(zhǔn)電壓，并且所述第二晶體管的所述第一端子耦合到所述輸出。本發(fā)明公開了操作方法和其他實(shí)施例。
【專利說明】
増強(qiáng)型保護(hù)性多路復(fù)用器[0001 ]優(yōu)先權(quán)聲明[0002]根據(jù)35U.S.C.§119(e)，本申請(qǐng)要求Kenneth P.Snowdon等人的于2015年3月24日 提交的名稱為“ENHANCED PROTECTIVE MULTIPLEXER”(增強(qiáng)型保護(hù)性多路復(fù)用器)的美國臨 時(shí)專利申請(qǐng)序列號(hào)62/137，476的優(yōu)先權(quán)權(quán)益，該臨時(shí)專利申請(qǐng)全文以引用方式并入本文。
技術(shù)領(lǐng)域
[0003]本文件整體涉及電子開關(guān)，并且更具體地講，涉及增強(qiáng)型保護(hù)性多路復(fù)用器。【背景技術(shù)】
[0004]電子裝置出于包括大小或成本的各種原因具有有限數(shù)量的輸入/輸出端口或連接器。因此，可以使用通用連接器將各種附屬裝置諸如電源、數(shù)據(jù)存儲(chǔ)裝置或一個(gè)或多個(gè)其他附屬裝置耦合到電子裝置，例如以共享有限數(shù)量的輸入/輸出端口。各種附屬裝置可使用多種電壓電平(既包括高電壓電平也包括低電壓電平)操作。
[0005]為了在通用連接器處適應(yīng)各種附屬裝置，電子裝置可包括一個(gè)或多個(gè)多路復(fù)用器 (MUX)電路，該電路被配置為取決于耦合到通用連接器的附屬裝置而將一個(gè)或多個(gè)不同的信號(hào)耦合到通用連接器。
【發(fā)明內(nèi)容】

[0006]本文件除了別的以外討論一種系統(tǒng)，該系統(tǒng)包括保護(hù)多路復(fù)用器電路，該電路被配置為使用自然晶體管(native transistor)接收控制信號(hào)和基準(zhǔn)電壓，以當(dāng)控制信號(hào)處于第一狀態(tài)時(shí)在輸出處提供基準(zhǔn)電壓，并當(dāng)控制信號(hào)處于第二狀態(tài)時(shí)將基準(zhǔn)電壓與輸出隔離。該保護(hù)多路復(fù)用器電路包括級(jí)聯(lián)的第一晶體管和第二晶體管，其中第一晶體管是自然晶體管。第一晶體管和第二晶體管的控制輸入被配置為接收控制信號(hào)，第一晶體管的第一端子被配置為接收基準(zhǔn)電壓，并且第二晶體管的第一端子耦合到輸出。本發(fā)明公開了操作方法和其他實(shí)施例。
[0007]本
【發(fā)明內(nèi)容】
旨在提供對(duì)本專利申請(qǐng)主題的概述。并非旨在提供本發(fā)明的排他性或窮舉性說明。其中包括有詳細(xì)描述，用以提供關(guān)于本專利申請(qǐng)的更多信息?！靖綀D說明】
[0008]在未必按比例繪制的附圖中，類似的數(shù)字在不同的視圖中可表示類似的部件。具有不同字母后綴的類似數(shù)字可以表示類似部件的不同示例。附圖通過示例而非限制的方式概括地示出了本申請(qǐng)文件中討論的各個(gè)實(shí)施例。
[0009]圖1總體上示出了示例性的多路復(fù)用器系統(tǒng)；[〇〇1〇]圖2總體上示出了示例性的增強(qiáng)型保護(hù)性多路復(fù)用器系統(tǒng)；
[0011]圖3總體上示出了增強(qiáng)型保護(hù)性多路復(fù)用器電路在不同操作溫度下的示例性性能?！揪唧w實(shí)施方式】
[0012]傳輸門是用于在第一低阻抗?fàn)顟B(tài)(例如，“導(dǎo)通”狀態(tài))中在第一端子與第二端子之間傳輸信號(hào)并在第二高阻抗?fàn)顟B(tài)(例如，“斷開”狀態(tài))中將第一端子與第二端子隔離(例如， 電隔離)的電子部件。傳輸門可包括一個(gè)或多個(gè)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)， 這些晶體管被配置為基于例如提供給晶體管柵極的一個(gè)或多個(gè)控制信號(hào)而在晶體管的源極與漏極之間傳輸輸入信號(hào)，或?qū)⒃礃O與漏極隔離。
[0013]傳輸門可在輸入與輸出(例如，分別為第一端子與第二端子)之間傳輸各種類型的信號(hào)。傳輸門中的一個(gè)或多個(gè)晶體管的控制信號(hào)可取決于所傳輸?shù)男盘?hào)的特性和傳輸門中晶體管的類型。在某些例子中，為了將傳輸門保持在所需的狀態(tài)，控制信號(hào)必須比第一端子或第二端子處的信號(hào)更偏正或更偏負(fù)。在其他例子中，為了在輸出處提供準(zhǔn)確的輸入信號(hào)表示，控制信號(hào)可遵循輸入信號(hào)，諸如以提供所述一個(gè)或多個(gè)晶體管的恒定柵-源電壓，從而減小第一端子與第二端子之間的阻抗變化同時(shí)所述一個(gè)或多個(gè)晶體管處于所需的狀態(tài)。
[0014]保護(hù)性多路復(fù)用器電路除了別的以外已被開發(fā)成在電子裝置的通用連接器處適應(yīng)多種不同的附屬裝置，并保護(hù)電子裝置免受各種附屬裝置的不同電壓電平造成的傷害。 例如，多路復(fù)用器電路可包括組合式通用串行總線(USB)/音頻開關(guān)，該開關(guān)包括一個(gè)或多個(gè)被配置為將USB或音頻信號(hào)向或從電子裝置傳輸或引導(dǎo)的傳輸門或開關(guān)。在其他例子中， 多路復(fù)用器電路可被配置為選擇性傳輸一個(gè)或多個(gè)其他信號(hào)。
[0015]圖1總體上示出了示例性的多路復(fù)用器系統(tǒng)100,該系統(tǒng)包括:被配置為在第一端子(A)與第二端子(B)之間傳輸信號(hào)的傳輸門105,包括第一邏輯門111和第二邏輯門112的多路復(fù)用器電路110,第一選擇晶體管113和第二選擇晶體管114,以及電荷栗115。在其他例子中，多路復(fù)用器電路100可包括更多或更少的電荷栗、邏輯門或選擇晶體管，具體取決于例如一個(gè)或多個(gè)所需的特性或選擇信號(hào)。
[0016]多路復(fù)用器系統(tǒng)100可接收一個(gè)或多個(gè)選擇信號(hào)，諸如模擬選擇信號(hào)(ANALOG)和 USB選擇信號(hào)(USB)等。第一邏輯門111 (例如，反相器)可接收模擬選擇信號(hào)(ANALOG)并向第一選擇晶體管113的柵極提供輸出。第一邏輯門111的輸出可在極限電壓(VLIMIT)與低電源軌(VL0W)之間，并且可將低電源軌(VL0W)提供給第一選擇晶體管113的本體。第二邏輯門 112(例如，反相器)可接收USB選擇信號(hào)(USB)并向第二選擇晶體管114的柵極提供輸出。第二邏輯門112的輸出可介于高軌電源電壓(VHIGH)與接地(GND)之間，并且可將高軌電源電壓(VHIGH)提供給第二選擇晶體管114的本體。
[0017]在一個(gè)例子中，第一端子和第二端子(A、B)中的一個(gè)或多個(gè)可耦合到傳輸門105的本體，諸如使用一個(gè)或多個(gè)晶體管和控制邏輯等(例如，使用虛線在圖1中示出)。當(dāng)?shù)谝贿x擇晶體管113處于“導(dǎo)通”狀態(tài)時(shí)，可將來自第一端子和第二端子(A、B)中的一個(gè)或多個(gè)(例如，共模的第一端子和第二端子，在某些例子中，第一端子和第二端子中的較高者，等等)的電壓提供給電荷栗115,并且可將電荷栗115的輸出提供給傳輸門105的柵極，該柵極參比輸入信號(hào)的電壓具有負(fù)的恒定VGS。[〇〇18]相比之下，當(dāng)?shù)诙俗泳w管114處于“導(dǎo)通”狀態(tài)時(shí)，可將USB基準(zhǔn)電壓(VUSB_ REF)提供給電荷栗115，諸如通過第二選擇晶體管114。VUSB_REF可包括單個(gè)恒定電壓，或在其他例子中，可遵循第一端子電壓或第二端子電壓中的一個(gè)。類似地，VUMIT、VL0W和VHIGH可包括或基于系統(tǒng)100中的一個(gè)或多個(gè)電壓，諸如第一端子或第二端子(A、B)上的電壓的較高者或較低者、電源電壓(VCC或VDD)、電荷栗115的輸出或一個(gè)或多個(gè)其他電壓。[0〇19]在某些例子中，傳輸門105可包括恒VGS開關(guān)，諸如在共同轉(zhuǎn)讓的于2011年12月20 提交的名稱為“Constant VGS Switch”(恒VGS開關(guān))的Snowdon美國專利No ? 8，779，839中所公開，或系統(tǒng)100可包括保護(hù)性多路復(fù)用器，諸如在共同轉(zhuǎn)讓的于2012年8月20日提交的名稱為“Protective Multiplexer”(保護(hù)性多路復(fù)用器)的Gagne等人美國專利N0.8,975,923 中所述，這些專利中的每一份據(jù)此全文以引用方式并入本文。
[0020]雖然在圖1的例子中分別示為n型傳輸門、反相器、n型晶體管和p型晶體管，但在其他例子中，傳輸門205、第一邏輯門111和第二邏輯門112以及第一選擇晶體管113和第二選擇晶體管114可包括一個(gè)或多個(gè)其他邏輯門或晶體管類型或配置，具體取決于例如一個(gè)或多個(gè)所需的特性或選擇信號(hào)。
[0021]圖2總體上示出了示例性的增強(qiáng)型保護(hù)性多路復(fù)用器系統(tǒng)200,該系統(tǒng)包括:被配置為在第一端子(A)與第二端子(B)之間傳輸信號(hào)的傳輸門205、第一增強(qiáng)型保護(hù)性多路復(fù)用器電路220以及電荷栗215。第一增強(qiáng)型保護(hù)性多路復(fù)用器電路220可接收啟動(dòng)信號(hào)(EN)， 并當(dāng)啟動(dòng)時(shí)，向電荷栗215的輸入(例如，基準(zhǔn)輸入)提供基準(zhǔn)電壓，例如，諸如傳輸門的端子電壓、閾值電壓或一個(gè)或多個(gè)其他共?；蛳到y(tǒng)電壓(例如，接地(GND)、源電壓(VCC或VDD) 等)等。在一個(gè)例子中，系統(tǒng)200可包括多個(gè)增強(qiáng)型保護(hù)性或其他多路復(fù)用器電路，每個(gè)接收單獨(dú)的啟動(dòng)信號(hào)或向電荷栗215的輸入提供基準(zhǔn)。
[0022]圖2中所示的增強(qiáng)型保護(hù)性多路復(fù)用器電路220包括自然晶體管210、第一邏輯門 211、第一選擇晶體管212、第二選擇晶體管213和第三選擇晶體管214以及電荷栗215。在其他例子中，增強(qiáng)型多路復(fù)用器系統(tǒng)200或電路220可包括更多或更少的電荷栗、邏輯門或選擇晶體管，具體取決于例如一個(gè)或多個(gè)所需的特性或選擇信號(hào)。[〇〇23]增強(qiáng)型保護(hù)性多路復(fù)用器系統(tǒng)200可將保護(hù)性多路復(fù)用器概念延伸到多路復(fù)用電荷栗215(例如，開關(guān)電壓放大器、恒VGS電荷栗等)的兩個(gè)或更多個(gè)基準(zhǔn)的更一般應(yīng)用。可以延伸電荷栗215的基準(zhǔn)電壓范圍，并且可以增強(qiáng)基準(zhǔn)電壓的開關(guān)以使得電荷栗215的輸入可以是相對(duì)于基準(zhǔn)電壓的任何電壓。在某些例子中，多路復(fù)用器基準(zhǔn)可將任何共模連接到電荷栗215 (例如，開關(guān)電壓放大器)，諸如高速串行傳輸標(biāo)準(zhǔn)、USB、移動(dòng)高清鏈接(MHL )、音頻 f目號(hào)等。
[0024]自然晶體管一般來講是多種特定的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)，由于例如薄氧化物膜在加工其他層的過程中所形成的半導(dǎo)體材料上形成而具有極低的閾值電壓。自然晶體管通常直接在未接受任何表面耗盡或增強(qiáng)(例如，在形成阱后無離子注入或擴(kuò)散)的摻雜半導(dǎo)體區(qū)域的表面上形成，并依賴于晶體管的主體來設(shè)定閾值電壓(例如，通常為0.1V至0.3V等)。低閾值電壓在低壓應(yīng)用中可以是有益的，然而，自然晶體管通常需要更大的管芯面積(例如，最小柵極尺寸的長度和寬度是標(biāo)準(zhǔn)閾值電壓晶體管等的2-3倍)且具有較低的跨導(dǎo)。自然晶體管210可用于提供恒VGS電荷栗，從而相比向電荷栗215的輸入產(chǎn)生電壓極限的替代方式減少原本需要的部件計(jì)數(shù)并降低電壓范圍。在一個(gè)例子中，自然晶體管210可包括n型裝置。在其他例子中，可根據(jù)本文所公開的原理使用一種或多種其他類型或配置的裝置。
[0025]在一個(gè)例子中，第一選擇晶體管212、第二選擇晶體管213和第三選擇晶體管214中的一個(gè)或多個(gè)可包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管。第一選擇晶體管212可包括n型晶體管，并且第二選擇晶體管213和第三選擇晶體管214可以為漏極耦合晶體管、背對(duì)背晶體管、p型晶體管。在其他例子中，可使用一種或多種其他晶體管類型或配置。[〇〇26]增強(qiáng)型保護(hù)性多路復(fù)用器200由于例如與自然晶體管210級(jí)聯(lián)的第一選擇晶體管 212而相比現(xiàn)有的多路復(fù)用器電路可提供增大的開關(guān)共模電壓范圍。另外，第二選擇晶體管 213和第三選擇晶體管214可阻擋耦合到電荷栗215的一個(gè)或多個(gè)其他電壓(例如，并防止在 “斷開”狀態(tài)中漏回自然晶體管210)，諸如當(dāng)多個(gè)多路復(fù)用器電路耦合到電荷栗215的輸入時(shí)。第一選擇晶體管212、第二選擇晶體管213和第三選擇晶體管214可使得在相應(yīng)的“導(dǎo)通” 狀態(tài)中將整個(gè)范圍的信號(hào)電壓傳輸?shù)诫姾衫?15,而在相應(yīng)的“斷開”狀態(tài)中提供與電荷栗 215或耦合到電荷栗215的一個(gè)或多個(gè)其他電路的完全隔離。
[0027]在圖1-2所示的例子中，通過直接連接它們的線而示出的部件諸如自然晶體管210 和第一晶體管212的柵極除非另外指明否則可以耦合或直接耦合。如果兩個(gè)元件為耦合的， 則可以存在一個(gè)或多個(gè)居間元件。相比之下，在將元件稱為“直接耦合”到另一元件的實(shí)施例中，在那些實(shí)施例中可以不存在居間元件。[〇〇28]圖3總體上示出了增強(qiáng)型保護(hù)性多路復(fù)用器電路在第一操作溫度305、第二操作溫度310和第三操作溫度315下的示例性“導(dǎo)通”電阻(R0N)性能。
[0029]使用自然晶體管來固定電荷栗處的電壓使得管芯上的現(xiàn)有電壓固定第三選擇晶體管的最大柵極電壓。在一個(gè)例子中，自然晶體管鉗位的輸出可低于柵極或電源電壓。例如，如果端子處的電壓低于電源電壓，則自然晶體管的輸出可以是端子電壓，而如果端子處的電壓高于電源電壓，則自然晶體管的輸出可以是電源電壓。
[0030]另外，自然晶體管的“導(dǎo)通”電阻可與柵極電壓成比例。圖3總體上示出了自然晶體管在不同的溫度下跨一系列柵極電壓的“導(dǎo)通”電阻(R0N)，其中自然晶體管的一個(gè)端子固定在2V。
[0031]附加注釋和實(shí)例
[0032]在實(shí)例1中，一種保護(hù)多路復(fù)用器系統(tǒng)包括多路復(fù)用器電路，該電路被配置為使用自然晶體管接收控制信號(hào)和基準(zhǔn)電壓，以當(dāng)控制信號(hào)處于第一狀態(tài)時(shí)在輸出處提供基準(zhǔn)電壓，并當(dāng)控制信號(hào)處于第二狀態(tài)時(shí)將基準(zhǔn)電壓與輸出隔離，其中多路復(fù)用器電路包括級(jí)聯(lián)的第一晶體管和第二晶體管，其中第一晶體管是自然晶體管，并且其中第一晶體管和第二晶體管的控制輸入被配置為接收控制信號(hào)，第一晶體管的第一端子被配置為接收基準(zhǔn)電壓，并且第二晶體管的第一端子耦合到輸出。
[0033]在實(shí)例2中，實(shí)例1的第一晶體管的第二端子可選地耦合到第二晶體管的第二端子。
[0034]在實(shí)例3中，實(shí)例1-2中任一個(gè)或多個(gè)的第一晶體管任選地為n型自然晶體管，并且第二晶體管任選地為n型互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場效應(yīng)晶體管。[〇〇35]在實(shí)例4中，實(shí)施例1-3中任一個(gè)或多個(gè)的第一晶體管和第二晶體管的第一端子任選地包括漏極，第一晶體管和第二晶體管的第二端子任選地包括源極，并且第一晶體管和第二晶體管的控制輸入包括柵極。
[0036]在實(shí)例5中，實(shí)例1-4中的任一個(gè)或多個(gè)任選地包括:介于第一自然晶體管與輸出之間的級(jí)聯(lián)的第三晶體管和第四晶體管，第三晶體管和第四晶體管中的每一個(gè)具有控制輸入以及第一端子和第二端子;和被配置為接收控制信號(hào)并將反相控制信號(hào)提供給第三晶體管和第四晶體管的控制輸入的邏輯門。
[0037]在實(shí)例6中，實(shí)例1-2中任一個(gè)或多個(gè)的第三晶體管和第四晶體管任選地為p型晶體管，第三晶體管的第一端子任選地耦合到第四晶體管的第一端子，第三晶體管的第二端子任選地耦合到第一晶體管和第二晶體管的第二端子，并且第四晶體管的第二端子任選地耦合到第二晶體管的第一端子。
[0038]在實(shí)例7中，實(shí)施例1-6中任一個(gè)或多個(gè)的第三晶體管和第四晶體管的第一端子任選地為漏極，第二端子任選地為源極，控制輸入任選地為柵極，并且邏輯門任選地包括反相器。
[0039]在實(shí)例8中，實(shí)例1-7中的任一個(gè)或多個(gè)任選地包括被配置為接收來自多路復(fù)用器電路的基準(zhǔn)電壓的電荷栗。
[0040]在實(shí)例9中，實(shí)例1-8中的任一個(gè)或多個(gè)任選地包括傳輸門，該傳輸門被配置為在第一低阻抗?fàn)顟B(tài)中將信號(hào)從第一端子傳輸?shù)降诙俗?，并在第二高阻抗?fàn)顟B(tài)中將第一端子與第二端子隔離，其中傳輸門使用電荷栗的輸出電壓控制。[0041 ]在實(shí)例10中，一種方法包括:在級(jí)聯(lián)的第一晶體管和第二晶體管的第一控制輸入和第二控制輸入處接收控制信號(hào)，其中第一晶體管是自然晶體管;在第一晶體管的第一端子處接收基準(zhǔn)電壓；以及當(dāng)控制信號(hào)處于第一狀態(tài)時(shí)在第二晶體管的第一端子處提供基準(zhǔn)電壓，并當(dāng)控制信號(hào)處于第二狀態(tài)時(shí)將基準(zhǔn)電壓與第二晶體管的第一端子隔離。
[0042]在實(shí)例11中，實(shí)例1-10中任一個(gè)或多個(gè)的第一晶體管任選地為n型自然晶體管，第二晶體管任選地為n型互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場效應(yīng)晶體管，第一晶體管和第二晶體管的第一端子任選地為漏極，第二端子任選地為源極，控制輸入任選地為柵極，并且第一晶體管的源極任選地耦合到第二晶體管的源極。
[0043]在實(shí)例12中，實(shí)例1-11中的任一個(gè)或多個(gè)任選地包括:在邏輯門處接收控制信號(hào)， 以及將反相控制信號(hào)提供給耦合在第二晶體管的第一端子與第二端子之間的第三和第四級(jí)聯(lián)晶體管的控制輸入。
[0044]在實(shí)例13中，實(shí)例1-12中任一個(gè)或多個(gè)的第三晶體管和第四晶體管任選地為p型晶體管，第三晶體管的第一端子任選地耦合到第四晶體管的第一端子，第三晶體管的第二端子任選地耦合到第一晶體管和第二晶體管的第二端子，第四晶體管的第二端子任選地耦合到第二晶體管的第一端子，并且第三晶體管和第四晶體管的第一端子任選地為漏極，第二端子任選地為源極，并且控制輸入任選地為柵極，以及邏輯門任選地包括反相器。
[0045]在實(shí)例14中，實(shí)例1-13中的任一個(gè)或多個(gè)任選地包括在電荷栗的輸入處接收來自第二晶體管的第一端子的基準(zhǔn)電壓，以及使用電荷栗的輸出控制傳輸門。
[0046]在實(shí)例15中，一種系統(tǒng)或設(shè)備可包括或可任選地與實(shí)例1-14中任一個(gè)或多個(gè)的任何部分中的任一部分或組合相結(jié)合從而包括:執(zhí)行實(shí)例1-14的功能中的任一項(xiàng)或多項(xiàng)的裝置;或者包括指令的機(jī)器可讀介質(zhì)，在由機(jī)器執(zhí)行時(shí)，該指令使得機(jī)器執(zhí)行實(shí)例1-14的功能中的任一項(xiàng)或多項(xiàng)。
[0047]上述【具體實(shí)施方式】包括對(duì)附圖的參考，這些附圖構(gòu)成【具體實(shí)施方式】的一部分。附圖以舉例說明的方式示出了可實(shí)施本發(fā)明的具體實(shí)施例。這些實(shí)施例在本文中也稱為“實(shí)例”。此類實(shí)例可包括除所示或所述的那些之外的元件。然而，本發(fā)明人還設(shè)想到其中僅提供所示或所述的那些元件的實(shí)例。此外，本發(fā)明人還設(shè)想到相對(duì)于特定實(shí)例(或其一個(gè)或多個(gè)方面)或者相對(duì)于本文所示或所述其他實(shí)例(或其一個(gè)或多個(gè)方面)，利用所示或所述的那些元件的任何組合或排列(或其一個(gè)或多個(gè)方面)的實(shí)例。如果兩個(gè)元件在附圖中通過連接它們的線示出，則除非另外指明否則兩個(gè)元件可以為耦合的或直接耦合的。如果兩個(gè)元件為耦合的，則可以存在一個(gè)或多個(gè)居間元件。相比之下，在將元件稱為“直接耦合”到另一元件的實(shí)施例中，在那些實(shí)施例中可以不存在居間元件。
[0048]在本文件中提及的所有出版物、專利和專利文件的全文以引用方式并入本文，如同以引入方式單獨(dú)并入一樣。如果本文與以引用方式并入的那些文件的用法相矛盾，則所并入的參考文獻(xiàn)中的用法應(yīng)視為對(duì)本文件的補(bǔ)充;若兩者之間存在不能協(xié)調(diào)的差異，則以本文件的用途為準(zhǔn)。
[0049]在本文件中，術(shù)語“一個(gè)”或“一種”如專利文件中常見的，用來包括一個(gè)或一個(gè)以上，而與“至少一個(gè)”或“一個(gè)或多個(gè)”的任何其他情況或用法無關(guān)。在本文件中，除非另外指明，否則術(shù)語“或”用來指非排他性的或，使得“A或B”包括“A而非B”、“B而非A”以及“A和B”。 在所附權(quán)利要求書中，術(shù)語“包括”和“在其中”用作各自術(shù)語“包含”和“其中”的通俗英語等同物。而且，在所附權(quán)利要求中，術(shù)語“包括”和“包含”是開放式的，即，包括除了在權(quán)利要求中這樣的術(shù)語之后列出的那些元件之外的元件的系統(tǒng)、裝置、物品或方法仍將認(rèn)為落入該權(quán)利要求范圍內(nèi)。此外，在以下權(quán)利要求書中，術(shù)語“第一”、“第二”和“第三”等僅僅用作標(biāo)號(hào)，并非旨在將數(shù)字要求強(qiáng)加于它們的對(duì)象。
[0050]本文所述的方法實(shí)例可以至少部分地由機(jī)器或計(jì)算機(jī)實(shí)現(xiàn)。一些實(shí)例可包括使用指令編碼的計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)，該指令可操作將電子裝置配置成執(zhí)行上述實(shí)例中描述的方法。這類方法的實(shí)現(xiàn)可包括代碼，諸如微碼、匯編語言代碼、高級(jí)語言代碼等。 該代碼可包括用于執(zhí)行各種方法的計(jì)算機(jī)可讀指令。該代碼可形成計(jì)算機(jī)程序產(chǎn)品的一部分。另外，例如在執(zhí)行期間或其他時(shí)間，該代碼可有形地存儲(chǔ)在一個(gè)或多個(gè)易失性或非易失性有形計(jì)算機(jī)可讀介質(zhì)中。這些有形計(jì)算機(jī)可讀介質(zhì)的例子可包括但不限于硬盤、可移除磁盤、可移除光盤(例如，高密度磁盤和數(shù)字視頻盤)、磁帶、存儲(chǔ)卡或存儲(chǔ)棒、隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)等。[〇〇51]以上說明旨在是示例性的，而非限制性的。例如，上述實(shí)例(或其一個(gè)或多個(gè)方面) 可彼此結(jié)合使用。其他實(shí)施例可諸如由本領(lǐng)域的普通技術(shù)人員在查看上述說明后使用。根據(jù)專利實(shí)施細(xì)則37C.F.R.§1.72(b)提供說明書摘要，以便讀者快速確定本技術(shù)公開的實(shí)質(zhì)。說明書摘要的提交不旨在用于解釋或限制權(quán)利要求的范圍或含義。同樣，在上面的【具體實(shí)施方式】中，可將各種特征歸類以使本公開簡明。這不應(yīng)理解成未要求權(quán)利的公開特征對(duì)于任何權(quán)利要求必不可少。相反，本發(fā)明的主題具有的特征可少于特定公開的實(shí)施例的所有特征。因此，所附權(quán)利要求由此并入【具體實(shí)施方式】中，每個(gè)權(quán)利要求作為單獨(dú)實(shí)施例表示其自身，并且設(shè)想這些實(shí)施例可以各種組合或排列方式彼此結(jié)合。應(yīng)結(jié)合所附權(quán)利要求以及這些權(quán)利要求所擁有的等同物的所有范圍來確定本發(fā)明的范圍。
【主權(quán)項(xiàng)】
1.一種保護(hù)多路復(fù)用器系統(tǒng)，所述系統(tǒng)包括:多路復(fù)用器電路，所述多路復(fù)用器電路被配置為使用自然晶體管接收控制信號(hào)和基準(zhǔn) 電壓，當(dāng)所述控制信號(hào)處于第一狀態(tài)時(shí)在輸出處提供所述基準(zhǔn)電壓，并當(dāng)所述控制信號(hào)處 于第二狀態(tài)時(shí)將所述基準(zhǔn)電壓與所述輸出隔離，其中所述多路復(fù)用器電路包括級(jí)聯(lián)的第一 晶體管和第二晶體管，其中所述第一晶體管是自然晶體管，其中所述第一晶體管和第二晶體管的控制輸入被配置為接收所述控制信號(hào)，所述第一 晶體管的第一端子被配置為接收所述基準(zhǔn)電壓，并且所述第二晶體管的第一端子耦合到所 述輸出。2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一晶體管的第二端子耦合到所述第二晶體管的第二端子，其中所述第一晶體管是n型自然晶體管，并且，其中所述第二晶體管是n型互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場效應(yīng)晶體管。3.根據(jù)權(quán)利要求1-2中任一項(xiàng)所述的系統(tǒng)，其中所述第一晶體管和所述第二晶體管的所述第一端子包括漏極，所述第一晶體管和所述第二晶體管的所述第二端子包括源極，并且所述第一晶體管和所述第二晶體管的所述控制輸入包括柵極。4.根據(jù)權(quán)利要求1所述的系統(tǒng)，所述系統(tǒng)包括:級(jí)聯(lián)的第三晶體管和第四晶體管，所述第三晶體管和所述第四晶體管介于所述第一自 然晶體管與所述輸出之間，所述第三晶體管和所述第四晶體管中的每一個(gè)具有控制輸入以 及第一端子和第二端子;和，邏輯門，所述邏輯門被配置為接收所述控制信號(hào)并將反相控制信號(hào)提供給所述第三晶 體管和所述第四晶體管的所述控制輸入。5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中所述第三晶體管和所述第四晶體管為P型晶體管，其中所述第三晶體管的所述第一端子耦合到所述第四晶體管的所述第一端子，其中所述第三晶體管的所述第二端子耦合到所述第一晶體管和所述第二晶體管的所 述第二端子，并且，其中所述第四晶體管的所述第二端子耦合到所述第二晶體管的所述第一端子。6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述第三晶體管和所述第四晶體管的所述第一端子為漏極，所述第二端子為源 極，以及所述控制輸入為柵極，并且，其中所述邏輯門包括反相器。7.根據(jù)權(quán)利要求1-2或4-6中任一項(xiàng)所述的系統(tǒng)，所述系統(tǒng)包括電荷栗，所述電荷栗被 配置為接收來自所述多路復(fù)用器電路的所述基準(zhǔn)電壓。8.根據(jù)權(quán)利要求7所述的系統(tǒng)，所述系統(tǒng)包括傳輸門，所述傳輸門被配置為在第一低阻 抗?fàn)顟B(tài)中將信號(hào)從第一端子傳輸?shù)降诙俗?，并在第二高阻抗?fàn)顟B(tài)中將所述第一端子與所 述第二端子隔離，其中所述傳輸門使用所述電荷栗的輸出電壓來控制。9.一種保護(hù)多路復(fù)用器方法，所述方法包括:在級(jí)聯(lián)的第一晶體管和第二晶體管的第一控制輸入和第二控制輸入處接收控制信號(hào)，其中所述第一晶體管是自然晶體管；在所述第一晶體管的第一端子處接收基準(zhǔn)電壓；以及，當(dāng)所述控制信號(hào)處于第一狀態(tài)時(shí)在所述第二晶體管的所述第一端子處提供所述基準(zhǔn) 電壓，并當(dāng)所述控制信號(hào)處于第二狀態(tài)時(shí)將所述基準(zhǔn)電壓與所述第二晶體管的所述第一端 子隔離。10.根據(jù)權(quán)利要求9所述的方法，其中所述第一晶體管為n型自然晶體管，并且所述第二晶體管為n型互補(bǔ)金屬氧化物半 導(dǎo)體(CMOS)場效應(yīng)晶體管，其中所述第一晶體管和所述第二晶體管的所述第一端子為漏極，所述第二端子為源 極，所述控制輸入為柵極，并且，其中所述第一晶體管的所述源極耦合到所述第二晶體管的所述源極。11.根據(jù)權(quán)利要求9所述的方法，所述方法包括:在邏輯門處接收所述控制信號(hào)；以及，將反相控制信號(hào)提供給耦合在所述第二晶體管的所述第一端子與所述第二端子之間 的第三和第四級(jí)聯(lián)晶體管的控制輸入。12.根據(jù)權(quán)利要求9所述的方法，其中所述第三晶體管和所述第四晶體管為P型晶體管，其中所述第三晶體管的所述第一端子耦合到所述第四晶體管的所述第一端子，其中所述第三晶體管的所述第二端子耦合到所述第一晶體管和所述第二晶體管的所 述第二端子，其中所述第四晶體管的所述第二端子耦合到所述第二晶體管的所述第一端子，并且， 其中所述第三晶體管和所述第四晶體管的所述第一端子為漏極，所述第二端子為源 極，以及所述控制輸入為柵極，并且，其中所述邏輯門包括反相器。13.根據(jù)權(quán)利要求9-12中任一項(xiàng)所述的方法，所述方法包括:在電荷栗的輸入處接收來自所述第二晶體管的所述第一端子的所述基準(zhǔn)電壓；以及， 使用所述電荷栗的所述輸出控制傳輸門。
【文檔編號(hào)】H03K17/693GK106027015SQ201610176933
【公開日】2016年10月12日
【申請(qǐng)日】2016年3月24日
【發(fā)明人】科奈斯·P·斯諾登, J·L·斯圖茲
【申請(qǐng)人】快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司