低速采樣保持電路低溫度敏感性低漏電模擬開關(guān)的制作方法
【專利摘要】本發(fā)明涉及模擬集成電路設(shè)計領(lǐng)域，為使S/H電路能夠更好的實現(xiàn)采樣與保持功能，提高其采樣精確程度，減少模擬開關(guān)中由MOS管中PN結(jié)反偏漏電流，進而擴大S/H電路的應(yīng)用范圍。本發(fā)明采用的技術(shù)方案是，低速采樣保持電路低溫度敏感性低漏電模擬開關(guān)，由NMOS管N1～N2，PMOS管P1～P3,自舉開關(guān)和運算放大器組成，NMOS管N1的漏極與輸入端Vin相連，襯底連接到地線上，柵極連接到時鐘clk+上；PMOS管P1的源極與NMOS管N1的漏極連接，襯底連接到電源VDD上，柵極連接到時鐘clk?上，漏極與NMOS管N1的源極連接,并設(shè)此端點為電勢為Vx。本發(fā)明主要應(yīng)用于模擬集成電路設(shè)計制造。
【專利說明】
低速采樣保持電路低溫度敏感性低漏電模擬開關(guān)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及模擬集成電路設(shè)計領(lǐng)域，特別涉及一種能夠?qū)崿F(xiàn)低速采樣保持電路的低漏電模擬開關(guān)。【背景技術(shù)】
[0002]采樣保持(Sample-and-hold，S/H)電路對于模擬信號處理是一個重要的功能塊。 一個典型的S/H電路包含一個作為模擬開關(guān)使用的M0SFET和一個采樣電容，如圖1所示。模擬開關(guān)并不是理想的，由于該開關(guān)具有幾條漏電路徑，導致采樣電容中保持的電壓可能會上升或下降。在一個關(guān)斷狀態(tài)的模擬開關(guān)中，漏電流包括PN結(jié)反向偏置電流，亞閾值漏電流和柵極漏電流。泄漏電流的大小和相對貢獻強烈依賴于制造過程。在非常低的采樣率(大約 1?1kHz)，如超低功耗的溫度傳感器和生物傳感器，開關(guān)的漏電影響是十分顯著的。這種長的時鐘周期會引起比kT/c熱噪聲還要嚴重的電壓誤差，并且當操作溫度十分高時，這種現(xiàn)象將更加嚴重。鑒于低速S/H電路的應(yīng)用范圍，本專利著重于在深亞微米工藝下減少泄漏電流。
[0003]傳統(tǒng)解決該問題的方法是使用一個更大的采樣電容，但是更大的電容需要前級電路更強的驅(qū)動，這將導致更多的電源電流需求。同時大的采樣電容也會嚴重的增加硅片面積。或通過圖2所示的方式，M0S管的源漏兩端通過一個單位增益緩沖器相連，將源漏兩端的壓降鉗位至0,以減少亞閾值導通產(chǎn)生的電荷泄漏。并且對接的兩種M0S管中的PN節(jié)反偏電流可以相互抵消，進而減少PN節(jié)反偏電流產(chǎn)生的電荷泄漏。
[0004]這種方法抵消電流的有效性受PM0S管與匪0S管的匹配度的限制，當溫度較低時， 對接的兩種M0S管的PN結(jié)反偏電流差別較小，可以較好的進行抵消，對漏電的抑制效果較為明顯。當溫度上升至150°C時，對接的兩種M0S管的PN結(jié)反偏電流差別增大，抵消效果變差， 對漏電流的抑制效果減弱。在本發(fā)明中，受自舉開關(guān)技術(shù)的啟發(fā)，使用PM0S管與自舉開關(guān)作為模擬電路開關(guān)，進而減小M0S開關(guān)的PN節(jié)反偏漏電流。
【發(fā)明內(nèi)容】

[0005]為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在使S/H電路能夠更好的實現(xiàn)采樣與保持功能， 提高其采樣精確程度，減少模擬開關(guān)中由M0S管中PN結(jié)反偏漏電流，進而擴大S/H電路的應(yīng)用范圍。本發(fā)明采用的技術(shù)方案是，低速采樣保持電路低溫度敏感性低漏電模擬開關(guān)，由 NM0S管N1?N2，PM0S管P1?P3,自舉開關(guān)和運算放大器組成，NM0S管N1的漏極與輸入端Vin 相連，襯底連接到地線上，柵極連接到時鐘clk+上;PM0S管P1的源極與匪0S管N1的漏極連接，襯底連接到電源VDD上，柵極連接到時鐘elk-上，漏極與NM0S管N1的源極連接，并設(shè)此端點為電勢為Vx;NM0S管N2的漏極與NM0S管N1的源極相連，襯底連接到地線上，柵極連接到時鐘clk+上;PM0S管P2的源極與匪0S管N3的漏極連接，襯底連接到電源VDD上，柵極連接到時鐘elk-上，漏極與NM0S管N2的源極連接;PM0S管P3的源極與P1的漏極相連，襯底與自身的漏極相連；自舉開關(guān)的一端與P3的柵極相連，另一端與P3的漏極相連，自舉開關(guān)受時鐘clk+控制;運算放大器的正輸入端與開關(guān)電路的輸出端相連，運算放大器的負輸入端與運算放大器的輸出端相連，運算放大器的輸出端與NMOS管N2的源極相連。
[0006]NM0S管N1與PM0S管P1組成傳輸門TG1，匪0S管N2與PM0S管P2組成傳輸門TG2,在輸出端連接采樣電容Cs，與開關(guān)組成采樣保持電路，采樣電容Cs—端與開關(guān)電路的輸出端相連，另一端與地線相連。
[0007]本發(fā)明的特點及有益效果是:
[0008]本發(fā)明所提出的應(yīng)用于低速采樣保持電路的低溫度敏感性的低電荷泄漏模擬開關(guān)有效的減小了開關(guān)的溫度敏感性，即隨著溫度的升高，PN結(jié)反偏電流的數(shù)量級增加較之傳統(tǒng)開關(guān)有效減小。在20°C下，所提出開關(guān)的泄漏電流的數(shù)量級較可達到10-19A;即使當操作溫度升高到150 °C，泄漏電流的數(shù)量級為10-16A，較之現(xiàn)有技術(shù)仍小103數(shù)量級。
[0009]由于本發(fā)明所提出開關(guān)具有低溫度敏感性的特點，應(yīng)用此開關(guān)的S/H電路能夠在高溫環(huán)境下更好的實現(xiàn)采樣與保持功能，能夠大幅提高其采樣精確程度，進而擴大S/H電路的應(yīng)用范圍。【附圖說明】:
[0010]圖1是傳統(tǒng)的模擬開關(guān)采樣保持電路。
[0011]圖2是現(xiàn)有技術(shù)使用的低漏電模擬開關(guān)的低速采樣保持電路的電路圖。
[0012]圖3是本發(fā)明使用的低漏電模擬開關(guān)低速采樣保持電路的電路圖。
[0013]圖4是本發(fā)明與現(xiàn)有技術(shù)提出的低漏電開關(guān)在不同操作溫度下的漏電流比較。
[0014]圖1中:
[0015]a)PN結(jié)反偏電流
[0016]b)亞閾值導電電流 [0〇17] C)柵極漏電流。【具體實施方式】
[0018]現(xiàn)有解決開關(guān)漏電的技術(shù)方案如圖2所示。如圖1所示，傳統(tǒng)模擬開關(guān)泄漏電流以下三種電流貢獻，分別為:亞閾值導通電流，PN結(jié)反偏電流，柵極漏電流。其中柵極漏電流在深亞微米CMOS工藝條件下，其數(shù)量級可以忽略不計。
[0019]現(xiàn)有技術(shù)解決亞閾值導通電流的方法是通過在傳輸門TG2的源漏兩端連接一個單位增益緩沖器，使傳輸門TG2兩端的電位差被鉗位到0。由于組成傳輸門TG2的M0S管的源漏兩端沒有電勢差，因此此種方法可以有效的減少由于亞閾值導通導致的電荷泄漏。但是現(xiàn)有技術(shù)解決PN結(jié)反偏電流漏電的方法是通過傳輸門TG2中對接的PM0S與NM0S管自身的PN結(jié)反偏電流進行相互抵消。如圖2虛線框中所示，從TG2的輸出節(jié)點與VDD和地線分別等效連接兩個反向偏置的PN結(jié)，當一個PN結(jié)反向偏置電流對輸出節(jié)點進行充電時，另一個PN結(jié)反向偏置電流對輸出節(jié)點進行放電。但是當溫度較高時，兩路反偏電流隨溫度變化的程度差別較大，抵消效果變差，導致此方法不能在高溫下較好的實現(xiàn)抑制PN節(jié)反偏電流造成的電荷泄漏。
[0020]本發(fā)明在現(xiàn)有技術(shù)的基礎(chǔ)上提出應(yīng)用于低速采樣保持電路的低溫度敏感性的低電荷泄漏模擬開關(guān)，其設(shè)計結(jié)構(gòu)如圖3實線框中所示，主要由NM0S管N1?N2，PM0S管P1?P3，自舉開關(guān)和運算放大器(簡稱運放)組成。該開關(guān)中各個組件的連接關(guān)系如下:匪OS管N1的漏極與輸入端Vin相連，襯底連接到地線上，柵極連接到時鐘clk+上;PM0S管P1的源極與匪0S管N1的漏極連接，襯底連接到電源VDD上，柵極連接到時鐘elk-上，漏極與匪0S管N1的源極連接，并設(shè)此端點為電勢為Vx; NM0S管N2的漏極與N1的源極相連，襯底連接到地線上， 柵極連接到時鐘clk+上;PM0S管P2的源極與匪0S管N3的漏極連接，襯底連接到電源VDD上， 柵極連接到時鐘elk-上，漏極與NM0S管N2的源極連接;PM0S管P3的源極與P1的漏極相連，襯底與自身的漏極相連；自舉開關(guān)的一端與P3的柵極相連，另一端與P3的漏極相連，自舉開關(guān)受時鐘c 1 k+控制。運放的正輸入端與開關(guān)電路的輸出端相連，運放的負輸入端與運放的輸出端相連，運放的輸出端與N2的源極相連。其中NM0S管N1與PM0S管P1組成傳輸門TG1，其中 NM0S管N2與PM0S管P2組成傳輸門TG2,為方便檢測所提出開關(guān)的低漏電性能，在開關(guān)輸出端連接采樣電容Cs，與開關(guān)組成采樣保持電路，如圖3所示。采樣電容Cs—端與開關(guān)電路的輸出端相連，另一端與地線相連。
[0021]減小PN接反偏電流的工作原理:由于在信號傳輸時，使用單PM0S管作為模擬開關(guān)會導致傳輸信號丟失一個閾值電壓。為解決這一問題，本發(fā)明在PM0S管的柵極與源極間串聯(lián)一個自舉開關(guān)?，F(xiàn)有技術(shù)表明，自舉開關(guān)可以控制柵極電壓使其始終比源極電壓低某一特定電位。當開關(guān)處于開啟狀態(tài)(clk+= 1，clk- = 0)，自舉開關(guān)開啟，自舉開關(guān)將柵極電壓控制在比源極電壓低的某一特定電位，通過這一方法，可以實現(xiàn)信號的完全傳輸。在信號進行采樣，即開關(guān)處于關(guān)斷狀態(tài)(clk+ = 0，clk-=l)，此時自舉開關(guān)關(guān)斷，由于PM0S管中源端與襯底始終相連，導致寄生PN結(jié)兩端不存在電勢差，可以有效的控制PN結(jié)反偏電流的大小。 并且此方法非溫度敏感的特性可以使其應(yīng)用于更廣泛的領(lǐng)域。[〇〇22]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清晰，下面將結(jié)合實例給出本發(fā)明實施方式的具體描述。該實例中，NM0S管N1?N2，PM0S管P1?P3均采用柵寬為lum，柵長為180nm 的M0S管;采樣電容Cs的電容值為lpF;運算放大器增益帶寬積為12MHz，直流增益為139dB， 電流為450uA，動態(tài)范圍為70mV至3.3V。所提出的模擬開關(guān)在標準0.18微米1.8V CMOS工藝下進行仿真。當開關(guān)處于關(guān)斷狀態(tài)時，Vin和Vout的設(shè)置分別為1.8V和0V，然后對開關(guān)的泄漏電流進行模擬。圖4顯示了所提出的開關(guān)和與傳統(tǒng)TG開關(guān)在不同的操作溫度條件下的泄漏電流。在20 °C下，開關(guān)在關(guān)斷狀態(tài)下的泄漏電流為1 (T19A，在150 °C下，其泄漏電流仍可以達到 1(T16A。
【主權(quán)項】
1.一種低速采樣保持電路低溫度敏感性低漏電模擬開關(guān)，其特征是，由匪OS管N1?N2， PM0S管P1?P3，自舉開關(guān)和運算放大器組成，匪0S管N1的漏極與輸入端Vin相連，襯底連接 到地線上，柵極連接到時鐘clk+上;PM0S管P1的源極與NM0S管N1的漏極連接，襯底連接到電 源VDD上，柵極連接到時鐘elk-上，漏極與匪0S管N1的源極連接，并設(shè)此端點為電勢為Vx; NM0S管N2的漏極與NM0S管N1的源極相連，襯底連接到地線上，柵極連接到時鐘clk+上;PM0S 管P2的源極與NM0S管N3的漏極連接，襯底連接到電源VDD上，柵極連接到時鐘elk-上，漏極 與NM0S管N2的源極連接;PM0S管P3的源極與P1的漏極相連，襯底與自身的漏極相連；自舉開 關(guān)的一端與P3的柵極相連，另一端與P3的漏極相連，自舉開關(guān)受時鐘clk+控制;運算放大器 的正輸入端與開關(guān)電路的輸出端相連，運算放大器的負輸入端與運算放大器的輸出端相 連，運算放大器的輸出端與NM0S管N2的源極相連。2.如權(quán)利要求1所述的低速采樣保持電路低溫度敏感性低漏電模擬開關(guān)，其特征是， NM0S管N1與PM0S管P1組成傳輸門TG1，匪0S管N2與PM0S管P2組成傳輸門TG2,在輸出端連接 米樣電容Cs，與開關(guān)組成米樣保持電路，米樣電容Cs—端與開關(guān)電路的輸出端相連，另一端 與地線相連。
【文檔編號】H03K17/687GK106027009SQ201610308874
【公開日】2016年10月12日
【申請日】2016年5月10日
【發(fā)明人】徐江濤, 史曉琳, 聶凱明, 高靜, 高志遠
【申請人】天津大學