r>[0097]可以形成穿過包括鍍制抗蝕劑1304的疊層1302的鍍制貫通孔(PTH) 1316，疊層1302可以電耦合芯/子復(fù)合結(jié)構(gòu)1312a、1312b的一個(gè)或更多個(gè)導(dǎo)電層1320、1324和/或1330和/或在所述導(dǎo)電層中的一個(gè)或更多個(gè)上形成的電跡線/焊盤。鍍制抗蝕劑1304防止導(dǎo)電鍍制材料在鍍制抗蝕劑1304處沉積在PTH 1316內(nèi)。結(jié)果，PTH 1316被有效地分割成電隔離通孔段1308和1310。當(dāng)PTH 1316被鍍制有導(dǎo)電材料時(shí)，形成兩個(gè)分離的通孔段1308和1310，通過鍍制抗蝕劑1304來形成通孔間隙/空隙/間距1318。
[0098]然而，圖13是理想情況，并且沒有例示通常在真實(shí)的/實(shí)際的PTH結(jié)構(gòu)中表現(xiàn)出的問題。
[0099]圖14例示了具有在鍍制貫通孔(PTH) 1416內(nèi)形成的間隙的實(shí)際的多層PCB疊層的一部分的橫截面圖。多層PCB疊層1402包括多個(gè)介電層1406a、1406b和1406c (例如，預(yù)浸材料層)以及多個(gè)芯或子復(fù)合結(jié)構(gòu)1412a和1412b。芯或子復(fù)合結(jié)構(gòu)1412a和1412b可以與圖13的芯或子復(fù)合結(jié)構(gòu)類似。在本示例中，鍍制抗蝕劑1404已被沉積在第一芯/子復(fù)合結(jié)構(gòu)1412b上。當(dāng)PTH 1416被鍍制有導(dǎo)電材料時(shí)，形成兩個(gè)分離的通孔段1408和1410，通過鍍制抗蝕劑1404來形成通孔間隙/空隙/間距1418。如本文中例示的，由于在層壓處理期間在1406b中的不平坦的固體結(jié)構(gòu)，可能存在寬的厚度變化(例如，在層1412a和1406b之間)。因此，當(dāng)多個(gè)芯或子復(fù)合結(jié)構(gòu)1412a和1412b被層壓到一起時(shí)，至少一個(gè)非導(dǎo)電/介電層1406b可能需要足夠?qū)挘赃m應(yīng)厚度變化和層壓空隙問題。同時(shí)，由于阻抗控制、總厚度控制和/或其它原因，很多印刷電路板(PCB)具有介電層厚度限制。于是，PCB可能面對不能解決的折中。例如，由于各向同性的電解鍍制特性，通常存在在鍍制抗蝕劑1404上擴(kuò)展的懸伸的導(dǎo)電鍍制材料。該懸伸導(dǎo)電材料縮短了間隙/空隙/間距1418的寬度，增加了第一通孔段1408和第二通孔段1410之間的短路的可能性。即使不存在短路，小的間隙1418也可能易于產(chǎn)生電流泄漏和/或電弧。由于短路、泄漏、電弧的風(fēng)險(xiǎn)以及介電層的不均勻的厚度，非導(dǎo)電介電層可能必須做得甚至更寬。然而，由于厚度限制(例如，阻抗控制、厚度控制等)，增加鍍制抗蝕劑1404和/或介電層1406b的寬度可能不是一種選擇。
[0100]圖15至圖29例示了克服圖13和圖14的單個(gè)間隙/空隙方法的缺點(diǎn)的不同的解決方案。
[0101]圖15例示了具有通過使用在一個(gè)或更多個(gè)介電層1506a和1506b中的具有鍍制抗蝕劑材料1504和1505的多個(gè)點(diǎn)而在鍍制貫通孔1516內(nèi)形成的寬的(縱向的)間隙/空隙/間距1518的多層PCB 1502的一部分的橫截面圖。在多層PCB 1502內(nèi)，可以在兩個(gè)鍍制抗蝕劑材料1504和1505之間形成間隙/空隙/間距1518。多層PCB 1502還可以包括附加的電介質(zhì)、芯結(jié)構(gòu)和/或子復(fù)合結(jié)構(gòu)層1512a、1512b和1512c。第一鍍制抗蝕劑材料1504和1505可以包括抵抗能夠催化無電金屬沉積的催化物種的沉積的絕緣疏水樹脂材料。第一通孔段1504和第二通孔段1505可以沿著分割的鍍制貫通孔1516的圓周而分離。
[0102]在另一個(gè)示例中，與在印刷電路板中使用的有效地防止沉積和/或使得能夠去除電解鍍制種子的材料相比，第一鍍制抗蝕劑和第二鍍制抗蝕劑可以組成鉆孔表面的減小的表面積。在另一個(gè)示例中，化學(xué)或物理處理可以被用于使用在鍍制樹脂表面和其它區(qū)域之間的化學(xué)或物理接合力差來去除電解鍍制種子。
[0103]在一個(gè)示例中，第一鍍制抗蝕劑材料1504的第一厚度可以小于第一介電層1506a的第二厚度。類似地，第二鍍制抗蝕劑材料1505的第三厚度可以小于第二介電層1506b的第四厚度。
[0104]在另一個(gè)示例中，第一鍍制抗蝕劑材料1504的第一厚度與第一介電層1506a的第二厚度大致相同。
[0105]在一個(gè)示例中，芯或子復(fù)合結(jié)構(gòu)1512a、1512b和/或1512c可以包括至少一個(gè)電源平面和/或至少一個(gè)地平面。
[0106]圖16例示了具有通過使用在一個(gè)或更多個(gè)介電層1606b和1606c中的具有鍍制抗蝕劑材料1604和1605的多個(gè)點(diǎn)而在鍍制貫通孔1616內(nèi)形成的寬的(縱向的)間隙/空隙1618的多層PCB 1602的一部分的橫截面圖。多層PCB 1602可以包括多個(gè)介電層1606a、1606b、1706c和/1606d、多個(gè)芯或子復(fù)合結(jié)構(gòu)1612a和/或1612b、和/或個(gè)或更多個(gè)電介質(zhì)、芯和/或子復(fù)合結(jié)構(gòu)層1614。在多層PCB 1602內(nèi)，可以在兩個(gè)鍍制抗蝕劑材料1604和1605之間形成間隙/空隙/間距1618。在本示例中，鍍制抗蝕劑材料1604和1605已被沉積在第一芯或子復(fù)合結(jié)構(gòu)1612a的第一表面以及第二芯或子復(fù)合結(jié)構(gòu)1612b的第二表面上。多層PCB 1602還可以包括在鍍制抗蝕劑材料1604和1605之間的附加的電介質(zhì)、芯結(jié)構(gòu)和/或子復(fù)合結(jié)構(gòu)層1614。另外，第一介電層1606a可以被設(shè)置在第一芯或子復(fù)合結(jié)構(gòu)1612a的第二表面上，并且第二介電層1606b可以被設(shè)置在第二芯或子復(fù)合結(jié)構(gòu)1612b的第一表面上。
[0107]在一個(gè)示例中，結(jié)構(gòu)1612a、1612b和/或1614可以是包括設(shè)置在介電材料1622(例如，預(yù)浸材料)的任一側(cè)上的導(dǎo)電層(例如，箔)1620a和1620b的芯結(jié)構(gòu)1615(例如，柔性、半柔性/半剛性、或者剛性)。介電材料可以是例如預(yù)浸材料、接合片和/或諸如固化或部分固化的樹脂這樣的子復(fù)合材料，并且這些介電材料可以被浸漬有加固或加強(qiáng)材料或者集料。固化或部分固化的樹脂可以包括環(huán)氧樹脂、聚酰亞胺、聚苯醚(PPO)、氰酸酯、碳?xì)浠衔?、聚四氟乙?PTFE)、雙馬來酰亞胺三嗪(BT)、酚樹脂或者用于印刷電路板介電材料的作為純的或混合的化合物的任何樹脂。樹脂浸漬加固可以被用于介電材料1622，并且可以包括機(jī)織織物或非機(jī)織織物玻璃纖維、Kevlar纖維、聚酯纖維、碳纖維、纖維素纖維或者用于印刷電路板的任何其它纖維。當(dāng)使用非機(jī)織織物加固時(shí)，該加固可以是如斬碎的、粉末狀的材料這樣的纖維等。
[0108]在第二示例中，結(jié)構(gòu)1612a、1612b和/或1614可以是包括在中間具有一個(gè)或更多個(gè)介電層1626a、1626b和/或1626c的一個(gè)或更多個(gè)導(dǎo)電層(例如，箔)1624a、1624b、1624c和/或1624d的第一子復(fù)合結(jié)構(gòu)1617 (例如，柔性、半柔性/半剛性、或者剛性)。在本示例中，復(fù)合結(jié)構(gòu)1617在頂表面和底表面上具有導(dǎo)電層。
[0109]在第三示例中，結(jié)構(gòu)1612a、1612b和/或1614可以是包括在中間具有一個(gè)或更多個(gè)導(dǎo)電層(例如，箔)1630a、1630b、1630c和/或1630d的一個(gè)或更多個(gè)介電層1628a、1628b、1628c、1628d和/或1628e的第二子復(fù)合結(jié)構(gòu)1619 (例如，柔性、半柔性/半剛性、或者剛性)。在本示例中，復(fù)合結(jié)構(gòu)1619在頂表面和底表面上具有介電層。
[0110]在一些示例中，芯/子復(fù)合結(jié)構(gòu)1612a和/或1612b內(nèi)的導(dǎo)電層中的一個(gè)或更多個(gè)可以包括可以已通過蝕刻導(dǎo)電層1620、1624和/或1630而形成的電跡線和/或焊盤。
[0111]圖17例示了具有通過使用在一個(gè)或更多個(gè)介電層1706b和1706d中的具有鍍制抗蝕劑材料1704和1705的多個(gè)點(diǎn)而在鍍制貫通孔1716內(nèi)形成的寬的(縱向的)間隙/空隙1718的另一個(gè)多層PCB 1702的一部分的橫截面圖。多層PCB 1702可以包括多個(gè)介電層1706a、1706b、1706c、1706d和/或1706e、多個(gè)芯或子復(fù)合結(jié)構(gòu)1712a和/或1712b、和/或一個(gè)或更多個(gè)電介質(zhì)、芯和/或子復(fù)合結(jié)構(gòu)層1714a和/或1714b。在多層PCB 1702內(nèi)，可以在兩個(gè)鍍制抗蝕劑材料1704和1705之間形成間隙/空隙/間距1718。在本示例中，鍍制抗蝕劑材料已被沉積在第一芯或子復(fù)合結(jié)構(gòu)1712a的第一表面以及第二芯或子復(fù)合結(jié)構(gòu)1712b的第一表面上。多層PCB 1702還可以包括在鍍制抗蝕劑材料1704和1705之間的附加的電介質(zhì)、芯結(jié)構(gòu)和/或子復(fù)合結(jié)構(gòu)層1714a。另外，第一介電層1706a可以被設(shè)置在第一芯或子復(fù)合結(jié)構(gòu)1712a的第二表面上，并且第二介電層1706c可以被設(shè)置在第二芯或子復(fù)合結(jié)構(gòu)1712b的第二表面上。
[0112]多層PCB 1702的一部分的立體圖1717還例示了，在一個(gè)示例中，鍍制抗蝕劑1704可以被沉積在與要設(shè)置PTH 1716的位置對應(yīng)的芯或子復(fù)合結(jié)構(gòu)1712a的僅一部分上。例如，鍍制抗蝕劑1704可以被沉積在比要被形成/鉆出用于PTH 1716的孔稍微大的區(qū)域中。結(jié)果，鍍制抗蝕劑1704和/或1705可以被沉積在芯或子復(fù)合結(jié)構(gòu)1712a和/或1712b的僅選擇的區(qū)域或部分上，而不是芯或子復(fù)合結(jié)構(gòu)1712a和/或1712b的整個(gè)表面上。因此，在一個(gè)示例中，第一鍍制抗蝕劑1704和/或第二鍍制抗蝕劑1705可以具有比貫通孔的半徑/直徑大的半徑/直徑。
[0113]圖18例示了具有通過使用在一個(gè)或更多個(gè)介電層1806a和1806d中的具有鍍制抗蝕劑材料1804和1805的多個(gè)點(diǎn)而在鍍制貫通孔1816內(nèi)形成的寬的(縱向的)間隙/空隙1818的又一個(gè)多層PCB 1802的一部分的橫截面圖。多層PCB 1802可以包括多個(gè)介電層1806a、1806b、1806c、1806d和/或1806e、多個(gè)芯或子復(fù)合結(jié)構(gòu)1812a和/或1812b、和/或一個(gè)或更多個(gè)電介質(zhì)、芯和/或子復(fù)合結(jié)構(gòu)層1814a和/或1814b。在本示例中，鍍制抗蝕劑材料已被沉積在第一芯或子復(fù)合結(jié)構(gòu)1812a的第一表面以及第二芯或子復(fù)合結(jié)構(gòu)1812b的第二表面上。多層PCB 1802還可以包括在鍍制抗蝕劑材料1804和1805之間的附加的電介質(zhì)、芯結(jié)構(gòu)和/或子復(fù)合結(jié)構(gòu)層。當(dāng)形成穿過多層PCB 1802的鍍制貫通孔1816時(shí)，除了沿著第一鍍制抗蝕劑材料1804和第二鍍制抗蝕劑材料1805之間的長度/間隙/空隙/間距1818，貫通孔的內(nèi)表面被鍍制有導(dǎo)電材料，以形成具有與第二通孔段1810電隔離的第一通孔段1808的分割的鍍制貫通孔1816。
[0114]注意到，為了避免跨中間的芯或子復(fù)合結(jié)構(gòu)1812a、1814a和/或1812b鍍制，這些中間的芯或子復(fù)合結(jié)構(gòu)可以在鍍制處理期間不形成電流路徑(例如，其不耦合至地或電源)，因此抑制鍍制材料沿著中間的芯或子復(fù)合結(jié)構(gòu)1812a、1814a和/或1812b的厚度沉積在貫通孔中。
[0115]圖19例示了用于形成圖15、圖16、圖17和/或圖18的PCB的方法。形成1902第一芯或子復(fù)合結(jié)構(gòu)。例如，第一芯或子復(fù)合結(jié)構(gòu)可以是芯或子復(fù)合結(jié)構(gòu)1512a(圖15)、1612a(圖16)、1712a(圖17)和/或1812a(圖18)?？梢晕g刻第一芯或子復(fù)合結(jié)構(gòu)的至少一個(gè)導(dǎo)電層，以形成通孔焊盤、反焊盤和/或電跡線1904。例如，這種蝕刻可以用于形成到/從要形成通孔的點(diǎn)的電路徑。然后，可以在第一芯或子復(fù)合結(jié)構(gòu)的至少一個(gè)表面上沉積第一鍍制抗蝕劑材料1906。例如，第一鍍制抗蝕劑可以是芯或子復(fù)合結(jié)構(gòu)1512a(圖15)的底表面上的鍍制抗蝕劑1504(圖15)、芯或子復(fù)合結(jié)構(gòu)1612a(圖16)的底表面上的鍍制抗蝕劑1604(圖16)、芯或子復(fù)合結(jié)構(gòu)1712a(圖17)的底表面上的鍍制抗蝕劑1704(圖17)、和/或芯或子復(fù)合結(jié)構(gòu)1812a (圖18)的頂表面上的鍍制抗蝕劑1804(圖18)。
[0116]類似地，形成第二芯或子復(fù)合結(jié)構(gòu)1908 O例如，第二芯或子復(fù)合結(jié)構(gòu)可以是芯或子復(fù)合結(jié)構(gòu)1512c (圖15)、1612b (圖16)、1712b (圖17)和/或1812b (圖18)?？梢晕g刻第一芯或子復(fù)合結(jié)構(gòu)的至少一個(gè)導(dǎo)電層，以形成通孔焊盤、反焊盤和/或電跡線1910。例如，這種蝕刻可以用于形成到/從要形成通孔的點(diǎn)的電路徑。然后，可以在第二芯或子復(fù)合結(jié)構(gòu)的至少一個(gè)表面上沉積第二鍍制抗蝕劑材料1912。例如，第二鍍制抗蝕劑可以是芯或子復(fù)合結(jié)構(gòu)1512c (圖15)的頂表面上的鍍制抗蝕劑1505(圖15)、芯或子復(fù)合結(jié)構(gòu)1612b (圖16)的頂表面上的鍍制抗蝕劑1605(圖16)、芯或子復(fù)合結(jié)構(gòu)1712b(圖17)的底表面上的鍍制抗蝕劑1705(圖17)、和/或芯或子復(fù)合結(jié)構(gòu)1812b (圖18)的底表面上的鍍制抗蝕劑1805(圖 18) ο
[0117]然后，可以將第一芯或子復(fù)合結(jié)構(gòu)和第二芯或子復(fù)合結(jié)構(gòu)與在中間的至少一個(gè)介電層一起進(jìn)行層壓1914。然后，可以形成穿過第一芯或子復(fù)合結(jié)構(gòu)、第二芯或子復(fù)合結(jié)構(gòu)、所述至少一個(gè)介電層并且穿過第一鍍制抗蝕劑和第二鍍制抗蝕劑的貫通孔1916。除了沿著第一鍍制抗蝕劑和第二鍍制抗蝕劑之間的長度，可以利用導(dǎo)電材料鍍制貫通孔的內(nèi)表面，以形成具有與第二通孔段電隔離的第一通孔段的分割的鍍制貫通孔1918。例如，鍍制貫通孔可以是鍍制貫通孔1516、1616、1716和/或1816。S卩，作為定位第一鍍制抗蝕劑材料和第二鍍制抗蝕劑材料(諸如，圖15中的1504/1505、圖16中的1604/1605、圖17中的1704/1705、和/或圖18中的1804/1805)的結(jié)果，鍍制材料不粘附到第一鍍制抗蝕劑材料和第二鍍制抗蝕劑材料之間的區(qū)域，因此沿著鍍制貫通孔產(chǎn)生空隙/間隙/間距。
[0118]圖20例示了具有通過使用在一個(gè)或更多個(gè)介電層2006b和2006c中的具有鍍制抗蝕劑材料2004和2005的多個(gè)點(diǎn)而在鍍制貫通孔2016中形成的寬的(縱向的)間隙/空隙2018的又一個(gè)多層PCB