使用鍍制抗蝕劑對(duì)通孔結(jié)構(gòu)進(jìn)行同時(shí)且選擇性的寬間隙分割的制作方法
【專利說(shuō)明】使用鍍制抗蝕劑對(duì)通孔結(jié)構(gòu)進(jìn)行同時(shí)且選擇性的寬間隙分割
[0001]在35 U.S.C.§ 119下要求優(yōu)先權(quán)
[0002]本專利申請(qǐng)要求于2013年3月15日提交的美國(guó)臨時(shí)美國(guó)專利申請(qǐng)N0.61/801，134以及于2014年3月11日提交的美國(guó)實(shí)用專利申請(qǐng)N0.14/205，331的優(yōu)先權(quán)，這兩個(gè)專利申請(qǐng)被轉(zhuǎn)讓給其受讓人并且由此通過(guò)引用方式全部被明確地并入到本文中。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及印刷電路板(PCB)，更具體地，涉及用于通過(guò)在PCB疊層(stackup)內(nèi)使用鍍制抗蝕劑(plating resist)將通孔(via)結(jié)構(gòu)同時(shí)分割成電隔離部分的系統(tǒng)和方法，以使得多個(gè)電信號(hào)能夠在不彼此干擾的情況下穿過(guò)每個(gè)電隔離部分。
【背景技術(shù)】
[0004]客戶日益增加地要求更快且更小的電子產(chǎn)品。當(dāng)銷售新的電子應(yīng)用時(shí)，PCB的使用已極大地增加。通過(guò)將多個(gè)導(dǎo)電層與一個(gè)或更多個(gè)非導(dǎo)電層進(jìn)行層壓來(lái)形成PCB。當(dāng)縮小PCB的尺寸時(shí)，其電互連的相對(duì)復(fù)雜性增加。
[0005]鍍制通孔結(jié)構(gòu)通常被用于使得信號(hào)能夠在PCB的層之間行進(jìn)。鍍制通孔結(jié)構(gòu)是PCB內(nèi)的用作用于傳輸電信號(hào)的介質(zhì)的鍍制孔。例如，電信號(hào)可以通過(guò)PCB的一個(gè)層上的跡線，通過(guò)鍍制通孔結(jié)構(gòu)的導(dǎo)電材料，然后行進(jìn)到PCB的不同的層上的第二跡線中。
[0006]不幸地，由于現(xiàn)有技術(shù)中的局限性，鍍制通孔結(jié)構(gòu)可以比必需的長(zhǎng)，以執(zhí)行電連接的功能。例如，鍍制通孔結(jié)構(gòu)可以完全地延伸穿過(guò)PCB，但是僅連接兩個(gè)最鄰近的層上的兩條跡線。結(jié)果，可以形成一條或更多條短截線(stub)。短截線是鍍制通孔結(jié)構(gòu)內(nèi)的過(guò)量的導(dǎo)電材料，其不必要傳送電信號(hào)。
[0007]當(dāng)通過(guò)鍍制通孔結(jié)構(gòu)來(lái)傳輸高速信號(hào)時(shí)，“短截線效應(yīng)”可能使信號(hào)失真。短截線效應(yīng)是無(wú)用的過(guò)量的導(dǎo)電材料存在于鍍制通孔結(jié)構(gòu)中的結(jié)果。當(dāng)信號(hào)的一部分遠(yuǎn)離跡線連接轉(zhuǎn)移并且轉(zhuǎn)移到鍍制通孔結(jié)構(gòu)的一條或更多條短截線中時(shí)，短截線效應(yīng)發(fā)生。信號(hào)的該部分可以在一些延遲之后從短截線的端部朝向跡線連接反射。該延遲的反射可能干擾信號(hào)完整性，并且增加例如信號(hào)的比特差錯(cuò)率。短截線效應(yīng)的惡化效應(yīng)可以隨著短截線的長(zhǎng)度而增加。以10吉比特每秒行進(jìn)的信號(hào)的差不多50%的信號(hào)衰減可能是由于鍍制通孔結(jié)構(gòu)中的短截線而導(dǎo)致的。具有短短截線的通孔結(jié)構(gòu)可以被制造，但是要求順序的處理，這顯著地增加了成本。
[0008]圖1是現(xiàn)有技術(shù)中的具有鍍制通孔結(jié)構(gòu)110和短截線170的PCB 100的示圖。PCB100包括由非導(dǎo)電介電層120分離的導(dǎo)電層130。通常，鍍制通孔結(jié)構(gòu)110包括桶(barrel)(即，通孔結(jié)構(gòu)的軸)，該筒具有圓柱體的形狀并且被鍍制有導(dǎo)電材料180。鍍制通孔結(jié)構(gòu)110使得電信號(hào)160能夠從PCB 100的第一導(dǎo)電層130上的跡線140傳輸?shù)降诙?dǎo)電層130上的跡線150。鍍制通孔結(jié)構(gòu)110的短截線170是鍍制通孔結(jié)構(gòu)110的不必要的部分，其可能產(chǎn)生短截線效應(yīng)。
[0009]圖2是現(xiàn)有技術(shù)中的在通過(guò)反鉆來(lái)去除短截線170(如圖1中所示)之后的具有鍍制通孔結(jié)構(gòu)110的PCB 100的示圖。反鉆鍍制通孔結(jié)構(gòu)110的不必要的部分以減少或去除短截線170是用于減少短截線效應(yīng)的一種方法。反鉆是對(duì)順序的層處理的一種可行的另選方案，但是具有局限性。通常，鉆頭(drill bit)反鉆短截線170，因此去除鍍制通孔結(jié)構(gòu)110的不必要的過(guò)量的導(dǎo)電材料的部分。一旦鉆頭從鍍制通孔結(jié)構(gòu)I1去除短截線170的一部分，就產(chǎn)生經(jīng)反鉆的孔200。鉆頭通常是在計(jì)算機(jī)數(shù)控(CNC)鉆機(jī)中的硬質(zhì)合金鉆頭。作為反鉆的結(jié)果，鍍制通孔結(jié)構(gòu)110的短截線170的該部分被去除，因此減少但未完全地消除寄生電容、寄生電感和時(shí)間延遲，這可能干擾信號(hào)完整性。
[0010]在大多數(shù)情況下，需要作出設(shè)計(jì)讓步，以使得能夠在鉆孔設(shè)備的精確度方面存在偏差。如果反鉆不精確(例如，太深或者偏離中心)，則鍍制通孔結(jié)構(gòu)110的功能部分可能被去除，并且PCB 100可能被毀壞。結(jié)果，必須重新構(gòu)造并且反鉆新的PCB 100。因此，減少了產(chǎn)量，并且增加了成本。
[0011]反鉆處理還在能夠可靠地保持的公差方面受到限制。反鉆通常僅可控制到+/-5密耳(mil)的深度公差。在很多情況下，由于在層的強(qiáng)度和一致性方面的限制，導(dǎo)致需要作出進(jìn)一步的設(shè)計(jì)讓步，以使得能夠改變鉆孔的布置、寬度和方向。
[0012]又一個(gè)限制是，很多設(shè)計(jì)要求對(duì)短截線170可能在不同深度處的多個(gè)鍍制通孔結(jié)構(gòu)110進(jìn)行反鉆。這要求對(duì)鉆具文件進(jìn)行專門的編程，這花費(fèi)生產(chǎn)時(shí)間和金錢。
[0013]此外，反鉆多個(gè)鍍制通孔結(jié)構(gòu)110通常是一系列處理，使得反鉆PCB 100所需的時(shí)間隨著短截線170的數(shù)目而增加。如果任一條短截線170被不適當(dāng)?shù)胤淬@，則PCB 100可能被毀壞。因此，反鉆多條短截線170增加損壞PCB 100的可能性。
[0014]另一個(gè)限制是，很多設(shè)計(jì)還要求從PCB 100的兩個(gè)表面去除短截線。這要求PCB100在反鉆處理期間被重新定向，這進(jìn)一步地花費(fèi)時(shí)間，要求附加的編程，并且將可能的誤差添加到反鉆處理的精確度。
[0015]此外，鉆頭傾向于破損，這減少了產(chǎn)量并且要求重做PCB 100。重做每個(gè)單獨(dú)的鍍制通孔結(jié)構(gòu)110的處理增加循環(huán)時(shí)間，并且增加生產(chǎn)的成本。此外，鉆頭昂貴，這進(jìn)一步地抬尚成本。
[0016]反鉆的一個(gè)結(jié)果是，被去除的短截線桶的容積(volume)在電路路由的背景下不起作用。在任何層上沒(méi)有其它跡線或互連能夠通過(guò)被去除的短截線的容積。電路跡線需要包圍這些容積而重新路由。在大多數(shù)情況下，需要添加附加層，以有效地路由給定設(shè)計(jì)中的所有跡線，因此增加了復(fù)雜性和成本。
[0017]可以使用本領(lǐng)域中已知的方法(諸如順序處理技術(shù))來(lái)將PCB分離成兩個(gè)或更多個(gè)部分，以減少短截線長(zhǎng)度或增加布線密度。利用順序處理，兩個(gè)單獨(dú)的PCB子組件被單獨(dú)地制造。隨后將這兩個(gè)子組件層壓在一起，并且鍍制貫通孔(through-hole)或者通孔，以將這兩個(gè)單獨(dú)的PCB連接成一個(gè)。短截線可以按照該方式進(jìn)行控制，但是不限于這兩個(gè)單獨(dú)的子組件之間的層。由于這種層壓處理的“順序特性”，因此要求附加的處理步驟，并且使得制造的成本和循環(huán)時(shí)間顯著地增加。
【附圖說(shuō)明】
[0018]圖1是現(xiàn)有技術(shù)中的具有鍍制通孔結(jié)構(gòu)和短截線的PCB的示圖。
[0019]圖2是現(xiàn)有技術(shù)中的具有在通過(guò)反鉆去除短截線之后的鍍制通孔結(jié)構(gòu)的PCB的示圖。
[0020]圖3是描述了根據(jù)特定實(shí)施方式的具有通過(guò)鍍制抗蝕劑而形成的鍍制通孔結(jié)構(gòu)的PCB的示圖。
[0021]圖4是描述了根據(jù)特定實(shí)施方式的覆蓋有選擇性地暴露于電磁輻射的蝕刻抗蝕劑層的芯子復(fù)合結(jié)構(gòu)(core sub-composite structure)的不圖。
[0022]圖5是描述了根據(jù)本發(fā)明的特定實(shí)施方式的具有改變的蝕刻抗蝕劑的區(qū)域的子復(fù)合結(jié)構(gòu)的導(dǎo)電層和介電層的示圖。
[0023]圖6是描述了根據(jù)特定實(shí)施方式的具有改變的蝕刻抗蝕劑的子復(fù)合結(jié)構(gòu)的導(dǎo)電層和介電層以及被去除以形成導(dǎo)電層中的間距(clearance)的導(dǎo)電層的一部分的示圖。
[0024]圖7是描述了根據(jù)特定實(shí)施方式的在去除未改變的蝕刻抗蝕劑的情況下的子復(fù)合結(jié)構(gòu)的導(dǎo)電層和介電層的示圖。
[0025]圖8是描述了根據(jù)特定實(shí)施方式的在鍍制抗蝕劑沉積在間距內(nèi)的情況下的子復(fù)合結(jié)構(gòu)的導(dǎo)電層和介電層的示圖。
[0026]圖9是描述了根據(jù)特定實(shí)施方式的具有使用更厚的鍍制抗蝕劑層而形成的分割的鍍制通孔結(jié)構(gòu)的PCB疊層的示圖。
[0027]圖10是描述了根據(jù)特定實(shí)施方式的具有通過(guò)在子復(fù)合結(jié)構(gòu)的導(dǎo)電層和相鄰的介電層中形成的間距中選擇性地沉積鍍制抗蝕劑而形成的分割的鍍制通孔結(jié)構(gòu)的PCB疊層的示圖。
[0028]圖11是描述了根據(jù)特定實(shí)施方式的具有通過(guò)在與子復(fù)合結(jié)構(gòu)的頂部導(dǎo)電層共面的表面的反焊盤區(qū)域(ant1-pad reg1n)上的子復(fù)合結(jié)構(gòu)的表面上選擇性地沉積鍍制抗蝕劑而形成的分割的鍍制通孔結(jié)構(gòu)的PCB疊層的示圖。
[0029]圖12是描述了根據(jù)特定實(shí)施方式的具有通過(guò)在子復(fù)合結(jié)構(gòu)的表面上的導(dǎo)電區(qū)域或?qū)щ姾副P上選擇性地沉積鍍制抗蝕劑而形成的分割的鍍制通孔結(jié)構(gòu)的PCB疊層的示圖。
[0030]圖13例示了具有在鍍制貫通孔(PTH)內(nèi)形成的理想間隙(gap)的多層PCB疊層的一部分的橫截面圖。
[0031]圖14例示了具有在鍍制貫通孔(PTH)內(nèi)形成的間隙的實(shí)際多層PCB疊層的一部分的橫截面圖。
[0032]圖15例示了具有通過(guò)使用在一個(gè)或更多個(gè)介電層中的具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙(void)/間距的多層PCB的一部分的橫截面圖。
[0033]圖16例示了具有通過(guò)使用在一個(gè)或更多個(gè)介電層中的具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙的多層PCB的一部分的橫截面圖。
[0034]圖17例示了具有通過(guò)使用在一個(gè)或更多個(gè)介電層中的具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙的另一個(gè)多層PCB的一部分的橫截面圖。
[0035]圖18例示了具有通過(guò)使用在一個(gè)或更多個(gè)介電層中的具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙的又一個(gè)多層PCB的一部分的橫截面圖。
[0036]圖19例示了用于形成圖15、圖16、圖17和/或圖18的PCB的方法。形成第一芯或子復(fù)合結(jié)構(gòu)。
[0037]圖20例示了具有通過(guò)使用在一個(gè)或更多個(gè)介電層中的具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙的又一個(gè)多層PCB的一部分的橫截面圖。
[0038]圖21例示了用于形成圖20的PCB的方法。
[0039]圖22例示了具有通過(guò)使用在至少一個(gè)芯或子復(fù)合結(jié)構(gòu)內(nèi)包括的具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙的又一個(gè)多層PCB的一部分的橫截面圖。
[0040]圖23例示了用于在圖22的多層PCB中形成擴(kuò)展的通孔間隙/空隙/間距的方法。
[0041]圖24例示了具有通過(guò)使用單個(gè)芯或子復(fù)合結(jié)構(gòu)內(nèi)的鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙的又一個(gè)多層PCB的一部分的橫截面圖。
[0042]圖25例示了用于在圖24的多層PCB中形成擴(kuò)展的通孔間隙/空隙/間距的方法。
[0043]圖26例示了具有通過(guò)使用在兩個(gè)不同的芯或子復(fù)合結(jié)構(gòu)內(nèi)的鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的寬的(縱向的)間隙/空隙的又一個(gè)多層PCB的一部分的橫截面圖。
[0044]圖27例示了用于在圖26的多層PCB中形成擴(kuò)展的通孔間隙/空隙/間距的方法。
[0045]圖28例示了具有通過(guò)使用在一個(gè)或更多個(gè)介電層中的具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的多個(gè)寬的(縱向的)間隙/空隙/間距的又一個(gè)多層PCB的一部分的橫截面圖。
[0046]圖29例示了具有通過(guò)使用在芯或子復(fù)合結(jié)構(gòu)中具有鍍制抗蝕劑材料以及在一個(gè)或更多個(gè)介電層中具有鍍制抗蝕劑材料的多個(gè)點(diǎn)而在鍍制貫通孔內(nèi)形成的多個(gè)寬的(縱向的)間隙/空隙/間距的又一個(gè)多層PCB的一部分的橫截面圖。
[0047]圖30例示了通過(guò)使用鍍制抗蝕劑材料的多個(gè)點(diǎn)在鍍制貫通孔內(nèi)形成寬間隙/空隙。
【具體實(shí)施方式】
[0048]使信號(hào)惡化最小化的劃算且高效的系統(tǒng)是為了通過(guò)控制導(dǎo)電材料在印刷電路板(PCB)的鍍制通孔結(jié)構(gòu)內(nèi)的形成來(lái)電隔離、減少或者消除短截線。通孔結(jié)構(gòu)內(nèi)的鍍制抗蝕劑的一個(gè)或更多個(gè)區(qū)域被用于通過(guò)在通孔結(jié)構(gòu)中有意地創(chuàng)建一個(gè)或更多個(gè)空隙來(lái)抵抗導(dǎo)電材料的形成。結(jié)果，導(dǎo)電材料在通孔結(jié)構(gòu)內(nèi)的形成可以被限制于對(duì)于傳輸電信號(hào)所必需的這些區(qū)域。根據(jù)特定實(shí)施方式，將通孔結(jié)構(gòu)分割成電隔離的段能夠顯著地增加PCB設(shè)計(jì)的路由能力或布線密度。這是因?yàn)榉指畹耐椎拿總€(gè)電隔離的段可以被用于電連接與特定段關(guān)聯(lián)的層上的信號(hào)。
[0049]多層PCB可以是芯片基板、母板、背板、后面板、中心面、柔性或剛性柔性電路。本發(fā)明不限于在PCB中使用。通孔結(jié)構(gòu)可以是用于將電信號(hào)從一個(gè)導(dǎo)電層傳輸?shù)搅硪粋€(gè)導(dǎo)電層的鍍制貫通孔。鍍制通孔結(jié)構(gòu)還可以是用于將電組件電連接到PCB上的其它電組件的組件安裝孔。
[0050]電隔離、減少或消除PCB的通孔結(jié)構(gòu)內(nèi)的短截線的方法可以比反鉆快并且高效?？梢詫㈠冎瓶刮g劑同時(shí)設(shè)置在PCB的導(dǎo)電層和/或介電層中的很多間距內(nèi)。在大多數(shù)情況下，PCB可以具有為約正的100，000量級(jí)的貫通孔和通孔。同時(shí)，多層PCB可以具有多個(gè)層。有利的是，分割通孔中的每一個(gè)，并且針對(duì)每個(gè)通孔將短截線控制到可變的程度。換句話說(shuō)，每個(gè)通孔可以在不同的層和不同的位置處進(jìn)行分割。為了能夠在單個(gè)面板上同時(shí)分割所有通孔，在面板中的鉆孔以及通孔的后續(xù)鍍制之前，可以在制造PCB疊層期間所選的每個(gè)子復(fù)合芯的層上選擇性地沉積鍍制抗蝕劑。例如，可以同時(shí)形成PCB的一層內(nèi)的所有間距。在另一個(gè)示例中，可以同時(shí)在PCB的所有通孔結(jié)構(gòu)內(nèi)形成導(dǎo)電材料。相反，如前所述，對(duì)于一個(gè)通孔結(jié)構(gòu)通常執(zhí)行一次反鉆。因此，合并鍍制抗蝕劑以限制短截線形成的方法可以使得能夠比反鉆快地生產(chǎn)PCB。
[0051]圖3是描述了根據(jù)特定實(shí)施方式的具有通過(guò)鍍制抗蝕劑370形成的鍍制通孔結(jié)構(gòu)330的PCB 300的示圖。PCB 300包括由介電層320a_320e分離的導(dǎo)電層310a_310e。鍍制通孔結(jié)構(gòu)330被