模擬開關電路結構的制作方法
【技術領域】
[0001]本申請涉及半導體集成電路設計領域，特別涉及半導體集成電路中模擬開關技術領域，具體是指一種模擬開關電路結構。
【背景技術】
[0002]目前模擬開關廣泛用于模擬信號的傳輸和選擇。各種高清的視頻、音頻信號的傳輸對模擬開關的性能提出了越來越高的要求。
[0003]傳統(tǒng)的模擬開關電路為了傳輸接近電源(VDD)的電壓，傳輸通道采用PMOS和NMOS管對稱連接的方式。PMOS的襯底(B端)接VDD，PM0S的S和B之間形成一個寄生二極管。當VDD斷電，輸入端有信號時，會造成輸入端到VDD的寄生二極管的漏電，同時此信號會泄露到輸出端，從而模擬開關無法正常關斷。
[0004]一些新型的模擬開關電路，比如中國專利CN200810203211.X所述。為了降低電路的導通電阻，將通道PMOS的襯底在導通時連接到輸入端，這種模擬開關在斷電時，同樣會出現(xiàn)輸入信號泄露到輸出端的現(xiàn)象。
[0005]請參閱圖1a和圖1b所示，其是傳統(tǒng)的模擬開關電路，其中:
[0006]VDD表不電路的電源電壓，GND表不電路的地，IN表不信號輸入端，OUT表不信號的輸出端，Vthp表示PMOS管的開啟電壓，Vthd表示PMOS寄生二極管的正向導通電壓，VGS表示MOS管的柵源電壓差。Pl?Pn為PMOS場效應管，NI?Nn為NMOS場效應管。S為MOS場效應管的源極，B為MOS場效應管的襯底，G為MOS場效應管的柵極，D為MOS場效應管的漏極。
[0007]電路連接關系如下:
[0008]Pl源極接IN、柵極接CP、漏極接OUT ；N1源極接IN、柵極接CN、漏極接OUT ；P2和N2組成反相器，輸入連接到CN，輸出連接到CP ;所有的PMOS管的襯底接VDD，所有NMOS管的襯底接GND。Pl的S和B之間形成一個正向的寄生二極管Dl。
[0009]電路工作原理如下:
[0010]Pl和NI組成通道對管。電路正常工作時VDD為高電平(電源電壓)，如需開關導通，則設置CN為VDD,從而CP為GND (低電平)，Pl和NI開啟，信號從IN輸入，從OUT輸出。如需關斷開關，則設置CN為GND，從而CP為VDD，通道關斷，信號被阻隔。Pl的源極和襯底之間形成一個寄生的正向二極管。當VDD沒有電壓時，CP、CN均為低電平。此時，IN有信號輸入，當輸入信號大于Vthd時，Dl正向導通，形成IN到VDD的漏電流；當輸入信號大于
Vthp時，Pl的VGS > Vthp|，Pl開啟，輸入信號泄露到輸出端。
[0011]申請內(nèi)容
[0012]本申請的目的是克服了上述現(xiàn)有技術中的缺點，提供一種能夠在電源未供電的情況下確保模擬開關的正常關斷、有效防止輸入端到電源的漏電流、結構簡單實用、工作性能穩(wěn)定可靠、適用范圍較為廣泛的模擬開關電路結構。
[0013]為了實現(xiàn)上述的目的，本申請的模擬開關電路結構具有如下構成:
[0014]該模擬開關電路結構，包括反相器電路模塊和通道對管電路模塊，所述的反相器電路模塊的輸入端與控制信號輸入端CRT相連接，所述的通道對管電路接于信號輸入端IN和信號輸出端OUT之間，其主要特點是，所述的電路結構還包括斷點保護電路模塊，所述的通道對管電路中包括第三PMOS場效應管P3，所述的反相器電路模塊的輸出端與該第三PMOS場效應管P3的柵極相連接，且該第三PMOS場效應管P3的襯底通過所述的斷點保護電路模塊與電源VDD或者信號輸入端IN相連接。
[0015]該模擬開關電路結構中的反相器電路模塊包括第一反相器和第二反相器，所述的第一反相器的輸入端與控制信號輸入端CRT相連接，且該第一反相器的輸出端CN與第二反相器的輸入端相連接，所述的第二反相器的輸出端CP與所述的第三PMOS場效應管P3的柵極相連接。
[0016]該模擬開關電路結構中的第一反相器包括第五PMOS場效應管P5和第五NMOS場效應管N5，所述的第五PMOS場效應管P5的柵極和第五NMOS場效應管N5的柵極均與所述的控制信號輸入端CRT相連接，該第五PMOS場效應管P5的源極和襯底均與電源VDD相連接，該第五PMOS場效應管P5的漏極分別與該第一反相器的輸出端CN和所述的第五NMOS場效應管N5的漏極相連接，且該第五NMOS場效應管N5的襯底和源極均接地。
[0017]該模擬開關電路結構中的第二反相器可以包括第四PMOS場效應管P4和第四NMOS場效應管N4，所述的第四PMOS場效應管P4的柵極和第四NMOS場效應管N4的柵極均與所述的第一反相器的輸出端CN相連接，該第四PMOS場效應管P4的源極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，該第四PMOS場效應管P4的漏極分別與該第二反相器的輸出端CP和所述的第四NMOS場效應管N4的漏極相連接，且該第四NMOS場效應管N4的襯底和源極均接地。
[0018]該模擬開關電路結構中的斷點保護電路模塊可以包括第六PMOS場效應管P6和第七PMOS場效應管P7，所述的第六PMOS場效應管P6的源極與所述的信號輸入端IN相連接，該第六PMOS場效應管P6的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第六PMOS場效應管P6的柵極與電源VDD相連接；所述的第七PMOS場效應管P7的源極與電源VDD相連接，該第七PMOS場效應管P7的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第七PMOS場效應管P7的柵極與所述的第二反相器的輸出端CP相連接。
[0019]該模擬開關電路結構中的斷點保護電路模塊也可以包括第十六PMOS場效應管P16和第十七PMOS場效應管P17，所述的第十六PMOS場效應管P16的源極與所述的信號輸入端IN相連接，該第十六PMOS場效應管P16的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十六PMOS場效應管P16的柵極與電源VDD相連接；所述的第十七PMOS場效應管P17的源極與所述的信號輸入端IN相連接，該第十七PMOS場效應管P17的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十七PMOS場效應管P17的柵極與所述的第二反相器的輸出端CP相連接。
[0020]該模擬開關電路結構中的第二反相器也可以包括第九PMOS場效應管P9和第九NMOS場效應管N9，所述的第九PMOS場效應管P9的柵極和第九NMOS場效應管N9的柵極均與所述的第一反相器的輸出端CN相連接，該第九PMOS場效應管P9的源極和襯底均與電源VDD相連接，該第九PMOS場效應管P9的漏極分別與該第二反相器的輸出端CP和所述的第九NMOS場效應管N9的漏極相連接，且該第九NMOS場效應管N9的襯底和源極均接地。
[0021 ] 該模擬開關電路結構中的斷點保護電路模塊相應的可以包括第i^一 PMOS場效應管Pll和第十二 PMOS場效應管P12，所述的第^^一 PMOS場效應管Pll的源極與所述的信號輸入端IN相連接，該第^^一 PMOS場效應管Pll的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第i^一 PMOS場效應管Pll的柵極與所述的第二反相器的輸出端CP相連接；所述的第十二 PMOS場效應管P12的源極和襯底均與電源VDD相連接，該第十二PMOS場效應管P12的漏極與所述的第三PMOS場效應管P3的襯底相連接，且該第十二 PMOS場效應管P12的柵極與所述的第一反相器的輸出端CN相連接。
[0022]該模擬開關電路結構中的通道對管電路模塊還包括第三NMOS場效應管N3，所述的第三PMOS場效應管P3的源極和第三NMOS場效應管N3的源極均與所述的信號輸入端IN相連接，該第三PMOS場效應管P3的漏極和第三NMOS場效應管N3的漏極均與所述的信號輸出端OUT相連接，該第三NMOS場效應管N3的柵極與所述的第一反相器的輸出端CN相連接，且該第三NMOS場效應管N3的襯底接地。
[0023]采用了該申請的模擬開關電路結構，由于其中不直接將通道PMOS場效應管的襯底連接到電源VDD，從而有效避免了輸入信號通過通道PMOS場效應管S和B之間的寄生二極管漏電到VDD ;并將通道PMOS場效應管的柵極控制電平改由輸入信號控制，當電源電壓切斷后，在有輸入信號時，保證通道PMOS場效應管不會開啟，從而實現(xiàn)了電源斷電情況下的模擬開關的正常關斷，有效防止了輸入端到電源的漏電流，結構簡單實用，工作性能穩(wěn)定可靠，適用范圍較為廣泛。
【附圖說明】
[0024]圖1a和Ib為現(xiàn)有技術中的模擬開關電路原理圖。
[0025]圖2a和2b為本申請的模擬開關電路結構的第一種實施方式電路原理圖。
[0026]圖3a和3b為本申請的模擬開關電路結構的第二種實施方式電路原理圖。
[0027]圖4a和4b為本申請的模擬開關電路結構的第三種實施方式電路原理圖。
【具體實施方式】
[0028]為了能夠更清楚地理解本申請的技術內(nèi)