自動曝光控制的實(shí)現(xiàn)方法
【專利摘要】本發(fā)明公開一種自動曝光控制的實(shí)現(xiàn)方法，其包括：將控制電離室曝光量的輸出電壓依次經(jīng)過模擬開關(guān)電路、采樣保持電路和A/D電路后輸入控制器；由控制器將輸入電壓與基準(zhǔn)曝光電壓經(jīng)D/A電路輸出并由比較電路進(jìn)行比較，當(dāng)兩者數(shù)值相等時(shí)，中止曝光以實(shí)現(xiàn)AEC反饋回路的控制。其中，控制器采用FPGA芯片實(shí)現(xiàn)。本發(fā)明運(yùn)用FPGA實(shí)現(xiàn)數(shù)字積分，控制曝光量的電壓Vi轉(zhuǎn)化的數(shù)字量與FPGA內(nèi)部設(shè)置基準(zhǔn)值經(jīng)D/A芯片輸出并進(jìn)行比較，當(dāng)兩者數(shù)值相等時(shí)，截止逆變高壓，中止曝光，實(shí)現(xiàn)AEC反饋回路的控制。
【專利說明】自動曝光控制的實(shí)現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種曝光控制技術(shù)，尤其是涉及一種用于X射線傳感器的自動曝光控制的實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002]自動曝光控制(Automatic Exposure Control, AEC)是利用X射線傳感器(電離室)探測穿過被照肢體到達(dá)膠片的射線量，從而控制X線機(jī)曝光時(shí)間，可以使對不同部位、不同病人所拍攝的X線照片具有相同的感光量，徹底解決自動洗片機(jī)沖洗不同照片感光量不一致的問題。
[0003]針對AEC技術(shù)中由模擬電路實(shí)現(xiàn)積分運(yùn)算需要清零、保持，如果處理不好，容易出現(xiàn)同樣的AEC條件曝光產(chǎn)生不同的積分電壓，束光器關(guān)閉曝光產(chǎn)生AEC電壓等不正?，F(xiàn)象，并且模擬積分電路存在零點(diǎn)漂移、非線性誤差和電容泄露等問題。

【發(fā)明內(nèi)容】

[0004]為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提出一種自動曝光控制的實(shí)現(xiàn)方法。
[0005]本發(fā)明采用如下技術(shù)方案實(shí)現(xiàn):一種自動曝光控制的實(shí)現(xiàn)方法，其包括: [0006]將控制電離室曝光量的輸出電壓依次經(jīng)過模擬開關(guān)電路、采樣保持電路和A/D電路后輸入控制器；
[0007]由控制器將輸入電壓與基準(zhǔn)曝光電壓經(jīng)D/A電路輸出并由比較電路進(jìn)行比較，當(dāng)兩者數(shù)值相等時(shí)，中止曝光以實(shí)現(xiàn)AEC反饋回路的控制。
[0008]其中，控制器采用FPGA芯片實(shí)現(xiàn)。
[0009]其中，電離室的輸出電壓通過一個(gè)分離電路降壓處理后傳送至A/D電路。
[0010]其中，當(dāng)電離室有輸出電壓時(shí)，由控制器向A/D電路傳送控制信號，使A/D電路將電離室的輸出電壓轉(zhuǎn)化為8位的數(shù)字信號并送到控制器的輸入端。
[0011]其中，A/D電路使用過零點(diǎn)檢測的方法對采樣周期進(jìn)行自適應(yīng)調(diào)整。
[0012]其中，首先采集100個(gè)數(shù)據(jù)，計(jì)算其平均值，作為輸出電壓的平均值的估計(jì)值；再采樣100個(gè)數(shù)據(jù)，由比較電路與輸出電壓的平均值的估計(jì)值進(jìn)行比較，計(jì)算過零點(diǎn)的數(shù)量并統(tǒng)計(jì)；根據(jù)此數(shù)量，調(diào)整采樣周期，當(dāng)此數(shù)量大于20個(gè)時(shí)，令采樣周期為1ms，當(dāng)此數(shù)量不大于10時(shí)，令采樣周期為5ms，其他令采樣周期為2ms。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果:
[0014]本發(fā)明運(yùn)用FPGA實(shí)現(xiàn)數(shù)字積分，控制曝光量的電壓Vi轉(zhuǎn)化的數(shù)字量與FPGA內(nèi)部設(shè)置基準(zhǔn)值經(jīng)D/A芯片輸出并進(jìn)行比較，當(dāng)兩者數(shù)值相等時(shí)，截止逆變高壓，中止曝光，實(shí)現(xiàn)AEC反饋回路的控制。
【專利附圖】

【附圖說明】
[0015]圖1是本發(fā)明的系統(tǒng)框圖；[0016]圖2是|旲擬開關(guān)電路的電路不意圖；
[0017]圖3是采樣保持電路的電路示意圖；
[0018]圖4是D/A電路及比較電路的示意圖。
【具體實(shí)施方式】
[0019]本發(fā)明運(yùn)用FPGA實(shí)現(xiàn)數(shù)字積分，將控制電離室曝光量的輸出電壓Vi轉(zhuǎn)化成數(shù)字量與FPGA內(nèi)部設(shè)置基準(zhǔn)曝光電壓值經(jīng)D/A電路輸出并進(jìn)行比較，當(dāng)兩者數(shù)值相等時(shí)，截止逆變高壓，中止曝光，實(shí)現(xiàn)AEC反饋回路的控制。
[0020]如圖1所示，本發(fā)明包括:用于輸出一電壓￥1至父射線傳感器(電離室)的電壓輸入電路，由電壓\控制電離室的曝光量；電壓Vi經(jīng)過濾波電路后傳送至電壓轉(zhuǎn)換電路，并依次經(jīng)過模擬開關(guān)電路、采樣保持電路、A/D電路后傳送至控制器，控制器的輸出信號經(jīng)過D/A電路、濾波電路后傳送至比較電路。[0021]其中，模擬開關(guān)電路采用⑶4051芯片，見圖2所示。采樣保持電路采用LF398芯片和74HC74芯片，見圖3所示。非門芯片采用74HC14D芯片，A/D電路采用12位的AD7933芯片，控制器采用型號是EP2C5T144的FPGA芯片，D/A電路采用AD5343芯片，比較電路采用LM339芯片，如圖4所示。
[0022]⑶4051芯片是單8通道數(shù)字控制模擬開關(guān)電路，有三個(gè)二進(jìn)制控制輸入端A、B、C和INH輸入，具有低導(dǎo)通阻抗和截止漏電流。當(dāng)INH輸入端=“I”時(shí)，所有的通道截止，三位二進(jìn)制信號選通8通道中的一通道，可連接該輸入端至輸出。
[0023]由于電離室輸出電壓為O~10V,而A/D電路米樣的AD7933芯片的輸入電壓為O~5V，因此中間須經(jīng)過一分壓電路將電離室輸出電壓降半，保證AD7933芯片的輸入電壓要求。
[0024]由于AD7933芯片所使用的數(shù)字量輸出為8位，數(shù)字量化范圍為O~255，當(dāng)輸入電壓為滿量程5V時(shí)，轉(zhuǎn)換電路對輸入電壓的分辨能力u為:
[0025]u = 5/255 ^ 0.0196
[0026]如輸入電壓為2V，則十六進(jìn)制數(shù)字量為:0x66。
[0027]本發(fā)明的工作過程:FPGA芯片EP2C5T144對AD7933進(jìn)行初始化，當(dāng)電離室有輸出電壓Vi時(shí)，由FPGA芯片向AD7933芯片傳送控制信號控制字，使其對輸入的模擬信號(電壓Vi)即進(jìn)行轉(zhuǎn)化，變?yōu)?位的數(shù)字信號并送到FPGA芯片的輸入端。
[0028]為協(xié)調(diào)好數(shù)據(jù)精度和系統(tǒng)負(fù)擔(dān)兩者之間的關(guān)系，對于疊加周期信號的輸入電壓Vi,規(guī)定單個(gè)周期的數(shù)據(jù)采集不少于8個(gè)點(diǎn)，因此要對AD7933芯片的采樣周期進(jìn)行自適應(yīng)調(diào)整，這里使用過零點(diǎn)檢測的方法，如果疊加信號的周期在O~25Hz范圍內(nèi)，采樣周期為5ms ;疊加信號周期在25Hz~50Hz時(shí)，采樣周期為2ms ;疊加信號在50~100Hz，采樣周期為 1ms。
[0029]設(shè)采樣周期的初始值為2ms，采樣數(shù)為100個(gè)點(diǎn)，則有:首先采集100個(gè)數(shù)據(jù)，計(jì)算平均值，作為輸出電壓Vi的平均值的估計(jì)值；再采樣100個(gè)數(shù)據(jù)，由比較電路與輸出電壓Vi的平均值的估計(jì)值進(jìn)行比較，計(jì)算過零點(diǎn)的數(shù)量并統(tǒng)計(jì)；根據(jù)此數(shù)量，調(diào)整采樣周期，當(dāng)此數(shù)量大于20個(gè)時(shí)，令采樣周期為1ms，當(dāng)此數(shù)量不大于10時(shí)，令采樣周期為5ms，其他令采樣周期為2ms。[0030] 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種自動曝光控制的實(shí)現(xiàn)方法，其特征在于，包括: 將控制電離室曝光量的輸出電壓依次經(jīng)過模擬開關(guān)電路、采樣保持電路和A/D電路后輸入控制器； 由控制器將輸入電壓與基準(zhǔn)曝光電壓經(jīng)D/A電路輸出并由比較電路進(jìn)行比較，當(dāng)兩者數(shù)值相等時(shí)，中止曝光以實(shí)現(xiàn)AEC反饋回路的控制。
2.根據(jù)權(quán)利要求1所述自動曝光控制的實(shí)現(xiàn)方法，其特征在于，控制器采用FPGA芯片實(shí)現(xiàn)。
3.根據(jù)權(quán)利要求1所述自動曝光控制的實(shí)現(xiàn)方法，其特征在于，電離室的輸出電壓通過一個(gè)分離電路降壓處理后傳送至A/D電路。
4.根據(jù)權(quán)利要求1所述自動曝光控制的實(shí)現(xiàn)方法，其特征在于，當(dāng)電離室有輸出電壓時(shí)，由控制器向A/D電路傳送控制信號，使A/D電路將電離室的輸出電壓轉(zhuǎn)化為8位的數(shù)字信號并送到控制器的輸入端。
5.根據(jù)權(quán)利要求1所述自動曝光控制的實(shí)現(xiàn)方法，其特征在于，A/D電路使用過零點(diǎn)檢測的方法對采樣周期進(jìn)行自適應(yīng)調(diào)整。
6.根據(jù)權(quán)利要求5所述自動曝光控制的實(shí)現(xiàn)方法，其特征在于，首先采集100個(gè)數(shù)據(jù)，計(jì)算其平均值，作為輸出電壓的平均值的估計(jì)值；再采樣100個(gè)數(shù)據(jù)，由比較電路與輸出電壓的平均值的估計(jì)值進(jìn)行比較，計(jì)算過零點(diǎn)的數(shù)量并統(tǒng)計(jì)；根據(jù)此數(shù)量，調(diào)整采樣周期，當(dāng)此數(shù)量大于20個(gè)時(shí)，令采樣周期為1ms，當(dāng)此數(shù)量不大于10時(shí)，令采樣周期為5ms，其他令采樣周期為2ms。
【文檔編號】H04N5/235GK103905736SQ201210568785
【公開日】2014年7月2日 申請日期:2012年12月24日 優(yōu)先權(quán)日:2012年12月24日
【發(fā)明者】馮銳 申請人:南寧市躍龍科技有限公司