脈沖生成電路、移位寄存器電路、以及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及脈沖生成電路、移位寄存器電路、以及顯示裝置。
本申請以2012年11月8日在日本提出申請的日本專利特愿2012-246070號為基礎(chǔ)主張優(yōu)先權(quán)，在這里援引其內(nèi)容。
【背景技術(shù)】
[0002]近年來，已知有在顯示裝置的驅(qū)動電路中，利用單一導(dǎo)電型的晶體管構(gòu)成的、輸出電源電壓電平的信號的技術(shù)(例如，參照專利文獻I)。
專利文獻I所記載的技術(shù)中，振幅轉(zhuǎn)換電路(脈沖生成電路)包括:在第I電源端子和輸出端子之間連接的電阻元件；向輸出端子進行輸出的輸出晶體管；以及根據(jù)輸入信號驅(qū)動輸出晶體管的驅(qū)動電路。該驅(qū)動電路將輸入信號的電平移位與輸出晶體管的閾值電壓大致相等的電平，將其提供至輸出晶體管的控制端子。
現(xiàn)有技術(shù)文獻專利文獻
[0003]專利文獻1:日本專利特開2009-35688號公報

【發(fā)明內(nèi)容】

發(fā)明所要解決的技術(shù)問題
[0004]于是，專利文獻I中記載的脈沖生成電路，以H電平(High(高)電平，這里為第I電源端子的電壓)對輸出信號輸出的情況下，利用電阻元件驅(qū)動輸出信號。因此，專利文獻I記載的脈沖生成電路，例如在電阻元件的電阻值大的情況下，輸出信號的轉(zhuǎn)移時間增加，有時會在需要輸出信號的規(guī)定時刻，得不到H電平。
另外，專利文獻I記載的脈沖生成電路，以L電平(Low(低)電平)對輸出信號輸出的情況下，利用輸出晶體管驅(qū)動輸出信號。該情況下，由于從電阻元件也提供電流，輸出信號的L電平由電阻元件的電阻值和輸出晶體管的導(dǎo)通電阻的比決定。因此，專利文獻I記載的脈沖生成電路中，例如為了縮短輸出信號的轉(zhuǎn)移時間，減小了電阻元件的電阻值的情況下，有時輸出信號的L電平會上升，輸出信號會得不到足夠的振幅。
像這樣，在專利文獻I記載的脈沖生成電路中，有輸出端子的輸出變得不穩(wěn)定的情況。
[0005]本發(fā)明是為解決上述問題而完成的，其目的在于，降低輸出的不穩(wěn)定，提供能穩(wěn)定工作的脈沖生成電路、移位寄存器電路以及顯示裝置。
解決技術(shù)問題所采用的技術(shù)方案
[0006]為了解決上述問題，本發(fā)明的一個方式是由單一的導(dǎo)電型晶體管構(gòu)成的脈沖生成電路，包括:輸出部，該輸出部具有電流限制元件，該電流限制元件利用規(guī)定的電流從提供第I電壓的第I電源線向輸出端子提供所述第I電壓，根據(jù)輸入的輸入信號，進行引導(dǎo)動作將所述第I電壓向所述輸出端子輸出；以及輸出控制部，該輸出控制部在所述輸出端子向所述第I電壓轉(zhuǎn)移時，使所述引導(dǎo)動作進行，在所述輸出端子向所述第I電壓轉(zhuǎn)移后，使所述引導(dǎo)動作停止，并且進行控制使所述第I電壓從所述電流限制元件向所述輸出端子輸出。
[0007]另外，本發(fā)明的一個方式，在所述脈沖生成電路中，所述電流限制元件連接在所述第I電源線和所述輸出端子之間，所述輸出部包括:輸出晶體管，該輸出晶體管將輸入的所述輸入信號對應(yīng)控制端子的電壓向所述輸出端子輸出；以及靜電電容元件，該靜電電容元件連接在所述輸出端子、與所述輸出晶體管的控制端子之間。另外，所述輸出控制部也可以至少在所述輸出端子的輸出從所述第I電壓向規(guī)定電壓轉(zhuǎn)移、到再次向所述第I電壓轉(zhuǎn)移的期間，控制所述輸出晶體管的控制端子的電壓，使所述輸出晶體管呈導(dǎo)通狀態(tài)的方式構(gòu)成。另外，所述規(guī)定電壓也可為向第2電源線提供的第2電壓與所述第I電壓之間的電壓。
[0008]另外，本發(fā)明的一個方式也可為，在所述脈沖生成電路中，所述輸出控制部包括:預(yù)充電部，該預(yù)充電部至少在所述輸出端子的輸出中包含從所述第I電壓向所述規(guī)定電壓轉(zhuǎn)移的期間，將所述輸出晶體管的控制端子的電壓預(yù)充電至所述輸出晶體管達到導(dǎo)通狀態(tài)的電壓；以及重置部，該重置部在所述輸出端子的輸出從所述規(guī)定電壓向所述第I電壓轉(zhuǎn)移的情況下，將所述輸出晶體管的控制端子的電壓重置為所述輸出晶體管達到非導(dǎo)通狀態(tài)的電壓。
[0009]另外，本發(fā)明的一個方式也可為，在所述脈沖生成電路中，所述重置部包括:重置晶體管，該重置晶體管連接在所述輸出晶體管的控制端子和提供所述第2電壓的所述第2電源線之間，控制端子連接所述輸出端子。
[0010]另外，本發(fā)明的一個方式也可為，在所述脈沖生成電路中，所述重置部包括:第I重置晶體管以及第2重置晶體管，該第I重置晶體管以及第2重置晶體管串聯(lián)連接在所述輸出晶體管的控制端子和提供所述第2電壓的所述第2電源線之間。另外，所述第I重置晶體管的控制端子也可連接所述輸出端子，所述第2重置晶體管的控制端子也可連接與輸入信號的相位不同的信號線。
[0011]另外，本發(fā)明的一個方式為，在所述脈沖生成電路中，所述單一的導(dǎo)電型晶體管也可為N溝道型晶體管，所述第I電壓也可高于所述第2電壓。
[0012]另外，本發(fā)明的一個方式為，在所述脈沖生成電路中，所述單一的導(dǎo)電型晶體管也可為P溝道型晶體管，所述第I電壓也可低于所述第2電壓。
[0013]另外，本發(fā)明的一個方式為，是單位電路多級連接的移位寄存器電路，所述單位電路是包括上文所述的脈沖生成電路。
[0014]另外，本發(fā)明的一個方式為，在所述移位寄存器電路中，所述單位電路也可包括:所述脈沖生成電路，該脈沖生成電路向所述輸入信號輸入時鐘信號，也可包括:輸出信號生成部，該輸出信號生成部根據(jù)所述時鐘信號，向所述輸出端子輸出輸出信號；以及移位信號生成部，該移位信號生成部根據(jù)所述輸出信號，輸出移位輸出信號。
[0015]另外，本發(fā)明的一個方式為，在所述移位寄存器電路中，所述移位信號生成部也可包括:第I輸出晶體管，該第I輸出晶體管根據(jù)控制端子的電壓，將所述時鐘信號的相反相位的時鐘信號即反相時鐘信號作為所述移位輸出信號進行輸出；第2輸出晶體管，該第2輸出晶體管連接在提供與所述第I電壓不同的第2電壓的第2電源線與所述移位輸出信號的信號線之間，控制端子連接所述輸出端子；靜電電容元件，該靜電電容元件連接在所述移位輸出信號的信號線、與所述第I輸出晶體管的控制端子之間；以及移位輸出控制部，該移位輸出控制部至少在所述移位輸出信號輸出所述第I電壓期間，控制所述第I輸出晶體管的控制端子的電壓，使所述第I輸出晶體管呈導(dǎo)通狀態(tài)。
[0016]另外，本發(fā)明的一個方式為具備驅(qū)動電路的顯示裝置，該驅(qū)動電路包含上文所述的移位寄存器電路。
發(fā)明效果
[0017]根據(jù)本發(fā)明的方式，能降低輸出的不穩(wěn)定，進行穩(wěn)定工作。
【附圖說明】
[0018]圖1是表示第I實施方式中脈沖生成電路的一個例子的框圖。
圖2是表示第I實施方式中脈沖生成電路的動作的一個例子的時序圖。
圖3是表示第2實施方式中脈沖生成電路的一個例子的框圖。
圖4是表示第2實施方式中脈沖生成電路的動作的一個例子的時序圖。
圖5是表示第3實施方式中顯示裝置的一個例子的框圖。
圖6是表不第3實施方式中移位寄存器電路的一個例子的框圖。
圖7是表示第3實施方式中SR單位電路的一個例子的框圖。
圖8是表示第3實施方式中移位寄存器電路的動作的一個例子的時序圖。
圖9是表示第3實施方式中SR單位電路的動作的一個例子的時序圖。
圖10是表不第4實施方式中移位寄存器電路的一個例子的框圖。
圖11是表示第4實施方式中SR單位電路的一個例子的框圖。
圖12是表示第4實施方式中SR單位電路的動作的一個例子的時序圖。
圖13是表不第5實施方式中脈沖生成電路的一個例子的框圖。
圖14是表不第5實施方式中脈沖生成電路的動作的一個例子的時序圖。
圖15是表不第6實施方式中脈沖生成電路的一個例子的框圖。
圖16是表不第6實施方式中脈沖生成電路的動作的一個例子的時序圖。
圖17是表不第7實施方式中移位寄存器電路的一個例子的框圖。
圖18是表示第7實施方式中SR單位電路的一個例子的框圖。
圖19是表示第7實施方式中移位寄存器電路的動作的一個例子的時序圖。
圖20是表示第7實施方式中SR單位電路的動作的一個例子的時序圖。
圖21是表不第8實施方式中移位寄存器電路的一個例子的框圖。
圖22是表示第8實施方式中SR單位電路的一個例子的框圖。
圖23是表示第8實施方式中SR單位電路的動作的一個例子的時序圖。
圖24是表示本實施方式中移位寄存器電路的SR單位電路的變形例的框圖。
【具體實施方式】
[0019]下面，參照附圖，對本發(fā)明的一個實施方式的脈沖生成電路、具備脈沖生成電路的移位寄存器電路、以及顯示裝置進行說明。
[0020][第I實施方式]
圖1是表示第I實施方式中脈沖生成電路I的一個例子的框圖。
本實施方式中，脈沖生成電路I的多個晶體管全部由單一導(dǎo)電型的晶體管構(gòu)成，作為一個例子，對由N溝道型晶體管即N溝道型電場效應(yīng)晶體管(以下稱為“N型晶體管”)構(gòu)成的情況進行說明。通過由單一導(dǎo)電型的晶體管構(gòu)成脈沖生成電路1，能實現(xiàn)制造過程的簡略化以及低成本化。
[0021]另外，電場效應(yīng)晶體管，特別是絕緣柵極型電場效應(yīng)晶體管中，利用柵極絕緣膜中的電場對半導(dǎo)體層內(nèi)的漏極區(qū)域和源極區(qū)域之間的溝道的電導(dǎo)率進行控制。N溝道型電場效應(yīng)晶體管中，對導(dǎo)電起作用的溝道的載流子為電子。作為形成漏極區(qū)域以及源極區(qū)域的半導(dǎo)體層的材料，能使用多晶硅、無定型硅、并五苯等的有機半導(dǎo)體，單晶硅或IGZO(In-Ga-Zn-O)等的氧化物半導(dǎo)體等。
[0022]圖1中，脈沖生成電路I包括:輸出部10，以及輸出控制部2。
另外，本實施方式中，脈沖生成電路I具有提供電壓Vdd(第I電壓)的電源線Lvdd(第I電源線)，以及提供電壓Vss(第2電壓)的電源線Lvss(第2電源線)。另外，電壓Vdd是高于電壓Vss的電壓。
[0023]輸出控制部2至少在輸出端子To的輸出從電壓Vdd(H電平)轉(zhuǎn)移成與電壓Vdd不同的規(guī)定電壓(L電平)、并再次轉(zhuǎn)移成電壓Vdd的期間，控制N型晶體管12的柵極端子的電壓，使N型晶體管12呈導(dǎo)通狀態(tài)。這里，規(guī)定的電壓為電壓Vss和電壓Vdd之間的電壓，是基于電阻11的電阻值、與N型晶體管12的導(dǎo)通電阻的比而決定的電壓。輸出控制部2是用于控制N型晶體管12的柵極電壓的電路。本實施方式中，輸出控制部2將在輸出端子To輸出的輸出信號作為輸出控制部2的控制信號進行反饋。
另外，輸出控制部2包括:預(yù)充電部20，以及重置部30。
[0024]預(yù)充電部20至少在包含輸出端子To的輸出從電壓Vdd向所述的規(guī)定電壓(L電平的電壓)轉(zhuǎn)移的期間，將N型晶體管12的柵極端子的電壓預(yù)充電為N型晶體管12呈導(dǎo)通狀態(tài)的電壓。這里，“預(yù)充電”是指將規(guī)定的節(jié)點預(yù)先充電至規(guī)定的電壓。另外，預(yù)充電部20，在預(yù)充電過程中，對節(jié)點NI的布線電容以及連接節(jié)點NI的晶體管的寄生電容進行充電。
在控制信號EN為H電平的情況下，預(yù)充電部20將節(jié)點NI預(yù)充電(預(yù)備充電)至N型晶體管12達到導(dǎo)通狀態(tài)的電壓。另外，在控制信號EN為L電平的情況下，預(yù)充電部20停止預(yù)充電至N型晶體管12達到導(dǎo)通狀態(tài)的電壓，使節(jié)點NI為浮動狀態(tài)。
另外，預(yù)充電部20包括:N型晶體管21，以及N型晶體管22。
[0025]N型晶體管21(第I預(yù)充電晶體管)的漏極端子連接電源線Lvdd，柵極端子連接控制信號EN的信號線，源極端子連接節(jié)點N2。在控制信號EN為H電平(例如電壓Vdd的電壓電平)的情況下，N型晶體管21呈導(dǎo)通狀態(tài)，向節(jié)點N2提供將電壓Vdd降低了 N型晶體管21的閾值電壓大小之后得到的電壓。另外，在控制信號EN為L電平的情況下，N型晶體管21呈非導(dǎo)通狀態(tài)，使節(jié)點N2為浮動狀態(tài)。另外，該情況下，重置部30的N型晶體管32也為非導(dǎo)通狀態(tài)。
[0026]N型晶體管22(第2預(yù)充電晶體管)的漏極端子以及柵極端子連接節(jié)點N2，源極端子連接節(jié)點NI。S卩，N型晶體管22作為二極管連接，起到二極管的作用，連接在節(jié)點N2和NI之間。N型晶體管22把將提供給節(jié)點N2的電壓降低了 N型晶體管22的閾值電壓大小之后所得到的電壓提供至節(jié)點NI。
像這樣，在控制信號EN為H電平(例如電壓Vdd的電壓電平)的情況下，預(yù)充電部20將節(jié)點NI預(yù)充電至“電壓Vdd- (N型晶體管21的閾值電壓)-(N型晶體管22的閾值電壓)”的電壓。另外，對該節(jié)點NI預(yù)充電的電壓是高于N型晶體管12的閾值電壓的電壓。
[0027]在輸出端子To的輸出從規(guī)定電壓轉(zhuǎn)移成電壓Vdd的情況下，重置部30將N型晶體管12的柵極端子(節(jié)點NI)的電壓重置(放電)至N型晶體管12呈非導(dǎo)通狀態(tài)的電壓。重置部30，例如基于作為輸出控制部2的控制信號被反饋的輸出端子To的輸出信號，進行轉(zhuǎn)移成電壓Vss的控制，使N型晶體管12的柵極電壓呈非導(dǎo)通狀態(tài)。
另外，重置部30包括:N型晶體管31，以及N型晶體管32。
[0028]N型晶體管31 (重置晶體管)的漏極端子連接節(jié)點NI，柵極端子連接輸出端子To，源極端子連接電壓Vss的電源線1^3。在輸出端子To的輸出大約為電壓Vss的情況下，N型晶體管31呈非導(dǎo)通狀態(tài)，使節(jié)點NI為浮動狀態(tài)。另外，在輸出端子To的輸出為電壓Vdd的情況下，N型晶體管31呈導(dǎo)通狀態(tài)，使節(jié)點NI重置(放電)為電壓Vss。另外，調(diào)整N型晶體管31的驅(qū)動能力(導(dǎo)通電阻)，使得在輸出端子To的輸出可靠地轉(zhuǎn)移成電壓Vdd之后，節(jié)點NI轉(zhuǎn)移成電壓Vss。這里，調(diào)整N型晶體管31的驅(qū)動能力(導(dǎo)通電阻)，使得在輸出端子To的輸出轉(zhuǎn)移成電壓Vdd之后，節(jié)點NI在規(guī)定的期間內(nèi)轉(zhuǎn)移(放電)成電壓Vss。這里，“放電”是指，使規(guī)定的節(jié)點放電至規(guī)定的電壓(例如電壓Vss)，將被預(yù)充電的狀態(tài)進行重置。
[0029]N型晶體管32的漏極端子連接節(jié)點N2，柵極端子連接輸出端子To，源極端子連接電壓Vss的電源線1^3。在輸出端子To的輸出大約為電壓Vss的情況下，N型晶體管32呈非導(dǎo)通狀態(tài)，使節(jié)點N2為浮動狀態(tài)。另外，在輸出端子To的輸出為電壓Vdd的情況下，N型晶體管32呈導(dǎo)通狀態(tài)，進行放電使節(jié)點N2重置為電壓Vss。
[0030]輸出部10為自舉(bootstrap)結(jié)構(gòu)的電路，包括電阻11、N型晶體管12、以及電容13。在輸出端子To的輸出從L電平轉(zhuǎn)移成H電平時，輸出部10進行在輸出端子To輸出電壓Vdd的動作，即自舉動作。
這里，L電平以及H電平表示信號的邏輯電平。另外，H電平為高于晶體管的閾值電壓的電壓電平，