連接第二信號輸入端IN2。
[0015]所述第一與非門NANDl的輸出端還連接第三NMOS管205和第一 NMOS管203的襯底。
[0016]所述第二與非門NAND2的輸出端還連接第二 NMOS管204和第四NMOS管206的襯底。
[0017]以下對圖2所示的本實施例中電平轉(zhuǎn)換電路的工作原理及過程做詳細說明: 一般在Flash存儲器電路中，高電壓VPP由電荷泵電路產(chǎn)生，所以VPP會經(jīng)歷一個緩慢的上升時間。第二信號輸入端IN2在初始狀態(tài)時為高電平VDD，當高電壓上升到1/2VPP時，第二信號輸入端IN2變?yōu)榈碗娖絍SS。
[0018]當?shù)谝恍盘栞斎攵薎Nl輸入高電平VDD時，由于初始狀態(tài)下第二信號輸入端IN2為高電平VDD，所以第一與非門NANDl輸出低電平VSS，第二與非門NAND2輸出高電平VDD，第三NMOS晶體管205導通，第四NMOS晶體管206截止。第二信號輸出端OUTb被第一與非門NANDl的輸入端下拉到低電平VSS，使得第二 PMOS晶體管202導通，在第二 PMOS晶體管202的上拉作用下，第一信號輸出端OUT隨著高電壓VPP的上升而升高，并通過反饋反饋作用于第一 PMOS晶體管201的柵極使得第一 PMOS晶體管201截止，第二信號輸出端OUTb維持低電平VSS。
[0019]當高電壓上升到1/2VPP時，第二信號輸入端IN2下降為低電平VSS。此時，第一與非門NANDl與第二與非門NAND2同時輸出高電平VDD。當高電壓上升到最終電壓VPP后，第二 NMOS晶體管204和第四NMOS晶體管206的源極電壓為高電平VDD，漏極電壓為第一信號輸出端OUT的電壓VPP。高電壓VPP同時作用于第一 NMOS晶體管203的柵極，使得第一NMOS晶體管203導通，第二信號輸出端OUTb被第一與非門NANDl的輸出端充電到VDD。
[0020]當?shù)谝恍盘栞斎攵薎Nl輸入低電平VSS時，由于初始狀態(tài)下第二信號輸入端IN2為高電平VDD，所以第一與非門NANDl輸出高電平VDD，第二與非門NAND2輸出低電平VSS，第三NMOS晶體管205截止，第四NMOS晶體管206導通。第一信號輸出端OUT被第二與非門NAND2的輸入端下拉到低電平VSS，使得第一 PMOS晶體管201導通，在第一 PMOS晶體管201的上拉作用下，第二信號輸出端OUTb隨著高電壓VPP的上升而升高，并通過反饋反饋作用于第二 PMOS晶體管202的柵極使得第二 PMOS晶體管202截止，第一信號輸出端OUT維持低電平VSS。
[0021]當高電壓上升到1/2VPP時，第二信號輸入端IN2下降為低電平VSS。此時，第一與非門NANDl與第二與非門NAND2同時輸出高電平VDD。當高電壓上升到最終電壓VPP后，第一 NMOS晶體管203和第三NMOS晶體管205的源極電壓為高電平VDD，漏極電壓為第二信號輸出端OUTb的電壓VPP。高電壓VPP同時作用于第二 NMOS晶體管204的柵極，使得第二NMOS晶體管204導通，第一信號輸出端OUT被第二與非門NAND2的輸出端充電到VDD。
[0022]傳統(tǒng)的電平轉(zhuǎn)換電路場效應管兩端的電壓擺幅為O到VPP，本發(fā)明的電平轉(zhuǎn)換電路通過加入第二信號輸入端IN2以及第一與非門NANDl和第二與非門NAND2有效降低了場效應管兩端的電壓擺幅，使得電壓擺幅僅為VDD到VPP。降低了 DIBL效應的影響，增加了場效應管的壽命，增強了電路可靠性，在一定程度上提高了電平轉(zhuǎn)換電路所能轉(zhuǎn)換的正高壓值VPP。由于電壓擺幅的下降，降低了高壓轉(zhuǎn)換的功耗，從整體上加強了電路的性能。電路結(jié)構(gòu)簡單，具有很高的實用價值和廣闊的市場前景。
[0023]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種正高壓電平轉(zhuǎn)換電路，其特征在于，主要包括第一信號輸入端IN1、第二信號輸入端IN2、第一與非門NAND1、第二與非門NAND2、以及相應的各MOS管，其中: 第一 PMOS管201和第二 PMOS管202的源極及襯底連接正高壓端VPP，所述第一 PMOS管201的柵極分別連接第二 PMOS管202的漏極、第一 NMOS管203的柵極、第二 NMOS管204的漏極和第四NMOS管206的漏極，其互連的公共端為第一信號輸出端0UT，所述第一 PMOS管201的漏極分別連接第二 PMOS管202的柵極、第一 NMOS管203的漏極、第二 NMOS管204的柵極和第三NMOS管205的漏極，其互連的公共端為第二信號輸出端OUTb ； 所述第一與非門NANDl的輸出端分別連接第三NMOS管205的源極、第一 NMOS管203的源極和第四NMOS管206的柵極，所述第二與非門NAND2的輸出端分別連接第三NMOS管205的柵極、第二 NMOS管204的源極和第四NMOS管206的源極； 所述第一與非門NANDl的第一輸入端連接第一信號輸入端IN1，第二輸入端連接第二信號輸入端IN2 ； 所述第二與非門NAND2的第一輸入端通過反相器INV連接第一信號輸入端INl，第二輸入端連接第二信號輸入端IN2。
2.根據(jù)權(quán)利要求1所述的正高壓電平轉(zhuǎn)換電路，其特征在于，所述第一與非門NANDl的輸出端還連接第三NMOS管205和第一 NMOS管203的襯底。
3.根據(jù)權(quán)利要求1所述的正高壓電平轉(zhuǎn)換電路，其特征在于，所述第二與非門NAND2的輸出端還連接第二 NMOS管204和第四NMOS管206的襯底。
【專利摘要】本發(fā)明是一種正高壓電平轉(zhuǎn)換電路，主要包括第一信號輸入端IN1、第二信號輸入端IN2、第一與非門NAND1、第二與非門NAND2、以及相應的各MOS管，本發(fā)明的電平轉(zhuǎn)換電路通過加入第二信號輸入端IN2以及第一與非門NAND1和第二與非門NAND2有效降低場效應管兩端的電壓擺幅，使得電壓擺幅僅為VDD到VPP，降低DIBL效應的影響，增加了場效應管的壽命，增強了電路可靠性，在一定程度上提高了電平轉(zhuǎn)換電路所能轉(zhuǎn)換的正高壓值VPP，由于電壓擺幅的下降，降低了高壓轉(zhuǎn)換的功耗。
【IPC分類】H03K19-0185
【公開號】CN104639151
【申請?zhí)枴緾N201410803633
【發(fā)明人】翁宇飛, 李力南, 李二亮
【申請人】蘇州寬溫電子科技有限公司
【公開日】2015年5月20日
【申請日】2014年12月23日