一種正高壓電平轉(zhuǎn)換電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于存儲(chǔ)器及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種正高壓電平轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]近年來，非易失性存儲(chǔ)器適用于代碼及數(shù)據(jù)存儲(chǔ)等大量不同種類的應(yīng)用中。特別地，F(xiàn)lash存儲(chǔ)器在存儲(chǔ)圖像、聲音、音樂和視頻等的便攜式應(yīng)用中得到廣泛使用。Flash存儲(chǔ)器在擦除和編程時(shí)，需要一個(gè)正高壓來提供編程或擦除電壓。這種情況下就需要電平轉(zhuǎn)換電路將邏輯高電平轉(zhuǎn)換成所需的高電壓。
[0003]傳統(tǒng)的正高壓電平轉(zhuǎn)換電路如圖1所示，當(dāng)輸入端IN輸入低電平時(shí)，通過反相器INV后，NMOS晶體管104的柵極為電源電壓VDD，從而NMOS晶體管104導(dǎo)通，輸出端OUT被拉到低電平VSS，使得PMOS晶體管101也導(dǎo)通。從而PMOS晶體管102的柵極電壓被上拉到正高壓端VPP，這使得PMOS晶體管102關(guān)斷。因此，輸出端OUT輸出低電平VSS。
[0004]當(dāng)輸入端IN輸入高電平時(shí)，NMOS晶體管103導(dǎo)通，NMOS晶體管104關(guān)斷，從而PMOS晶體管102的柵極電壓被下拉到低電平VSS，使得PMOS晶體管102導(dǎo)通，輸出端OUT輸出正高壓端VPP，通過反饋使得PMOS晶體管101關(guān)斷。可見，正高壓電平轉(zhuǎn)換電路的輸出端OUT實(shí)現(xiàn)了從正高壓端VPP到低電平VSS的切換，完成了輸入端IN由邏輯高電平VDD向正高壓端VPP的轉(zhuǎn)換功能。
[0005]然而，對(duì)于圖1所示的傳統(tǒng)的電平轉(zhuǎn)換電路，NMOS晶體管的源漏兩端要承受從VPP到VSS的全電壓擺幅。隨著半導(dǎo)體工藝技術(shù)的不斷提高，半導(dǎo)體芯片的集成度也越來越高，從而場(chǎng)效應(yīng)晶體管的尺寸也逐步下降。高的源漏電壓容易引起漏極感應(yīng)勢(shì)皇降低效應(yīng)(DIBL，Drain Induct1n Barrier Lower)，這是小尺寸場(chǎng)效應(yīng)晶體管中所出現(xiàn)的一種不良現(xiàn)象，即是當(dāng)溝道長度減小，電壓Vds增加，使得漏極與源極的耗盡層靠近時(shí)，溝道中的電力線可以從漏區(qū)穿越到源區(qū)，并導(dǎo)致源極端勢(shì)皇高度降低，從而源區(qū)注入到溝道的電子數(shù)量增加，結(jié)果漏極電流增加。使得場(chǎng)效應(yīng)管的閾值電壓降低，功耗增大。過高的源漏電壓也會(huì)造成場(chǎng)效應(yīng)管的漏極擊穿，使得電平轉(zhuǎn)換電路的性能下降，甚至不能工作，從而影響芯片的整體性能。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的問題，提供一種正高壓電平轉(zhuǎn)換電路。
[0007]為實(shí)現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn):
一種正高壓電平轉(zhuǎn)換電路，主要包括第一信號(hào)輸入端IN1、第二信號(hào)輸入端IN2、第一與非門NANDl、第二與非門NAND2、以及相應(yīng)的各MOS管，其中:
第一 PMOS管和第二 PMOS管的源極及襯底連接正高壓端VPP，所述第一 PMOS管的柵極分別連接第二 PMOS管的漏極、第一 NMOS管的柵極、第二 NMOS管的漏極和第四NMOS管的漏極，其互連的公共端為第一信號(hào)輸出端0UT，所述第一 PMOS管的漏極分別連接第二 PMOS管的柵極、第一 NMOS管的漏極、第二 NMOS管的柵極和第三NMOS管的漏極，其互連的公共端為第二信號(hào)輸出端OUTb ；
所述第一與非門NANDl的輸出端分別連接第三NMOS管的源極、第一 NMOS管的源極和第四NMOS管的柵極，所述第二與非門NAND2的輸出端分別連接第三NMOS管的柵極、第二NMOS管的源極和第四NMOS管的源極；
所述第一與非門NANDl的第一輸入端連接第一信號(hào)輸入端IN1，第二輸入端連接第二信號(hào)輸入端IN2 ；
所述第二與非門NAND2的第一輸入端通過反相器INV連接第一信號(hào)輸入端INl，第二輸入端連接第二信號(hào)輸入端IN2。
[0008]進(jìn)一步的，所述第一與非門NANDl的輸出端還連接第三NMOS管和第一 NMOS管的襯底。
[0009]進(jìn)一步的，所述第二與非門NAND2的輸出端還連接第二 NMOS管和第四NMOS管的襯底。
[0010]本發(fā)明的有益效果是:
采用本發(fā)明技術(shù)方案，電路結(jié)構(gòu)簡(jiǎn)單，場(chǎng)效應(yīng)管兩端的電壓擺幅從VPP下降到了VPP-VDD,降低了 DIBL效應(yīng)的影響，增加了場(chǎng)效應(yīng)管的壽命，增強(qiáng)了電路可靠性，在一定程度上提高了電平轉(zhuǎn)換電路所能轉(zhuǎn)換的正高壓值VPP。同時(shí)由于電壓擺幅的下降，降低了高壓轉(zhuǎn)換的功耗，從整體上加強(qiáng)了電路的性能。
【附圖說明】
[0011]圖1為傳統(tǒng)的電平轉(zhuǎn)換電路結(jié)構(gòu)示意圖；
圖2為本發(fā)明的電平轉(zhuǎn)換電路示意圖。
[0012]圖中標(biāo)號(hào)說明:101、PM0S晶體管，102、PM0S晶體管，103、NM0S晶體管，104、NM0S晶體管，201、第一 PMOS晶體管，202、第二 PMOS晶體管，203、第一 NMOS晶體管，204、第二 NMOS晶體管，205、第三NMOS晶體管，206、第四NMOS晶體管。
【具體實(shí)施方式】
[0013]下面將參考附圖并結(jié)合實(shí)施例，來詳細(xì)說明本發(fā)明。
[0014]如圖2所不，一種正高壓電平轉(zhuǎn)換電路，包括:第一信號(hào)輸入端IN1，第二信號(hào)輸入端IN2，第一信號(hào)輸出端0UT，第二信號(hào)輸出端OUTb，反向器INV，第一與非門NANDl，第二與非門NAND2，第一 PMOS晶體管201，第二 PMOS晶體管202，第一 NMOS晶體管203，第二 NMOS晶體管204，第三NMOS晶體管205，第四NMOS晶體管206，其中:
第一 PMOS管201和第二 PMOS管202的源極及襯底連接正高壓端VPP，所述第一 PMOS管201的柵極分別連接第二 PMOS管202的漏極、第一 NMOS管203的柵極、第二 NMOS管204的漏極和第四NMOS管206的漏極，其互連的公共端為第一信號(hào)輸出端0UT，所述第一 PMOS管201的漏極分別連接第二 PMOS管202的柵極、第一 NMOS管203的漏極、第二 NMOS管204的柵極和第三NMOS管205的漏極，其互連的公共端為第二信號(hào)輸出端OUTb ；
所述第一與非門NANDl的輸出端分別連接第三NMOS管205的源極、第一 NMOS管203的源極和第四NMOS管206的柵極，所述第二與非門NAND2的輸出端分別連接第三NMOS管205的柵極、第二 NMOS管204的源極和第四NMOS管206的源極；
所述第一與非門NANDl的第一輸入端連接第一信號(hào)輸入端IN1，第二輸入端連接第二信號(hào)輸入端IN2 ；
所述第二與非門NAND2的第一輸入端通過反相器INV連接第一信號(hào)輸入端INl，第二輸入端