專利名稱：接口電路以及包括該接口電路的輸入緩沖器集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及接口電路及包括該接口電路的輸入緩沖器集成電路。特別地，本發(fā)明涉及設(shè)置在外圍設(shè)備等的接口電路和包括該接口電路的輸入緩沖器集成電路，該接口電路輸入個(gè)人計(jì)算機(jī)(以下稱作PC)或其它類似裝置的輸出信號(hào)，用于控制輸入PC或其它類似設(shè)備輸出信號(hào)的輸入緩沖器的輸入信號(hào)電平。


圖10是表示在PC和外圍設(shè)備間進(jìn)行數(shù)據(jù)交換的常規(guī)接口的結(jié)構(gòu)。如圖10所示的接口設(shè)有在PC一邊的輸出緩沖器2、在外圍設(shè)備一邊的輸入緩沖器5和連接上述兩個(gè)緩沖器的電纜3。輸出緩沖器2設(shè)置在集成于一個(gè)芯片內(nèi)的緩沖器集成電路1內(nèi)。另一方面，輸入緩沖器5設(shè)置在集成于一個(gè)芯片內(nèi)的緩沖器集成電路6內(nèi)。
在這樣的接口中，如果輸出緩沖器2的輸出級(jí)的阻抗和輸入緩沖器的輸入級(jí)的阻抗不互相匹配，會(huì)在輸入緩沖器5的輸入級(jí)產(chǎn)生信號(hào)反射。由于反射，會(huì)在輸入緩沖器5的輸入級(jí)的信號(hào)中產(chǎn)生振蕩，如圖11所示的模擬波形。在圖11中，PCOUT對(duì)應(yīng)于圖10所示的在PC一邊的輸出緩沖器2的輸出波形，PERIIN對(duì)應(yīng)于圖10所示的在外圍設(shè)備一邊的輸入緩沖器5的輸入波形。應(yīng)該注意到，圖11示出了隨著信號(hào)下降的操作。
另一方面，在PC和外圍設(shè)備間的接口內(nèi)頻繁地使用到最新技術(shù)的接口，依照晶體管晶體管邏輯電路(TTL)標(biāo)準(zhǔn)進(jìn)行數(shù)據(jù)交換。因此，如果振蕩超過圖11中時(shí)間段(a)內(nèi)波形的0.8V，振蕩可能被誤認(rèn)為“H”電平信號(hào)，導(dǎo)致外圍設(shè)備一邊的輸入緩沖器5的功能失常。
基本上，由于反射而引起的振蕩能夠通過匹配阻抗而減少。但是，對(duì)于外圍設(shè)備來說，其連接到非特定的PC，因?yàn)檩敵鲵?qū)動(dòng)器、連接電纜、連接導(dǎo)線等的特性和材料的不同而變化的條件，很難得到匹配的阻抗。因此，正在尋找不能測(cè)量到振蕩的阻抗匹配。
為了解決在上述的現(xiàn)有技術(shù)中的問題做出了本發(fā)明。因此，本發(fā)明的目的在于提供能夠有效防止信號(hào)波形振蕩的接口電路以及包括該接口電路的輸入緩沖器集成電路。
根據(jù)本發(fā)明的第一方面，在第二裝置內(nèi)設(shè)置的輸入第一裝置輸出信號(hào)的接口電路，其對(duì)輸入該輸出信號(hào)的輸入緩沖器的輸入信號(hào)電平進(jìn)行控制，上述接口電路包括用于根據(jù)輸出信號(hào)的電平和預(yù)定的基準(zhǔn)電平的比較結(jié)果來控制輸入信號(hào)電平的控制裝置。
在優(yōu)選的結(jié)構(gòu)中，該控制裝置包括比較輸出信號(hào)電平和基準(zhǔn)電平的比較電路和根據(jù)用于控制輸入信號(hào)電平的比較電路的比較結(jié)果而導(dǎo)通或截止的開關(guān)元件。
根據(jù)本發(fā)明的第二方面，輸入緩沖器集成電路包括設(shè)置在第二裝置內(nèi)的輸入第一裝置輸出信號(hào)的輸入緩沖器，其輸入該輸出信號(hào)；設(shè)置在第二裝置內(nèi)的接口電路，其與輸入緩沖器集成在一個(gè)芯片上形成集成電路；并包括用于根據(jù)輸出信號(hào)的電平和預(yù)定的基準(zhǔn)電平的比較結(jié)果來控制輸入信號(hào)的電平的控制裝置。
在優(yōu)選的結(jié)構(gòu)中，控制裝置包括比較輸出信號(hào)電平和基準(zhǔn)電平的比較電路和根據(jù)用于控制輸入信號(hào)電平的比較電路的比較結(jié)果而導(dǎo)通或截止的開關(guān)元件。
簡(jiǎn)而言之，根據(jù)本發(fā)明，在PC和它的外圍設(shè)備間的接口(磁盤驅(qū)動(dòng)器、軟盤驅(qū)動(dòng)器或其它)中，在外圍設(shè)備的輸入緩沖器的輸入部分設(shè)置了有源鉗位電路。
于是，通過將基準(zhǔn)電壓設(shè)定在例如-0.3V，能夠抑制由于輸入波形的負(fù)尖峰引起的振蕩。另一方面，通過改變電路結(jié)構(gòu)，能夠?qū)⒏哂诨虻扔陬A(yù)定電平的電壓電平鉗位，從而抑制由于正尖峰而引起的振蕩。
通過以下給出的詳細(xì)描述和所附本發(fā)明優(yōu)選實(shí)施例的附圖，會(huì)更全面理解本發(fā)明。但是，上述的附圖不應(yīng)該作為對(duì)本發(fā)明的限制，而僅僅用于解釋和理解。
在附圖中圖1是顯示根據(jù)本發(fā)明的接口電路和包含有該接口電路的輸入緩沖器集成電路的第一實(shí)施例的電路方框圖；圖2是顯示圖1中的比較器的電路結(jié)構(gòu)的一個(gè)例子的電路圖；圖3是顯示圖2中的晶體管M16和M17的操作的特性圖；圖4是顯示圖2中的晶體管M18和M19的操作的特性圖；圖5是顯示圖2中的晶體管M5、M6、M8和M9的操作的特性圖；圖6是顯示圖2中的差分比較部分和比較結(jié)果輸出部分的DC特性的特性圖；圖7是顯示圖1中的操作的模擬結(jié)果的波形；圖8是顯示根據(jù)本發(fā)明的接口電路和包含有該接口電路的輸入緩沖器集成電路的第二實(shí)施例的電路方框圖；圖9是顯示根據(jù)本發(fā)明的接口電路和包含有該接口電路的輸入緩沖器集成電路的第三實(shí)施例的電路方框圖；圖10是顯示常規(guī)的在PC和外圍設(shè)備間進(jìn)行數(shù)據(jù)交換的接口的結(jié)構(gòu)的電路圖；圖11是顯示圖10中的各個(gè)信號(hào)的波形的特性圖。
下面參照附圖以本發(fā)明的優(yōu)選實(shí)施例的形式對(duì)本發(fā)明進(jìn)行詳細(xì)描述。在下面的描述中，為了全面地理解本發(fā)明，列出了許多詳細(xì)的細(xì)節(jié)。但是，很明顯，對(duì)于本領(lǐng)域的技術(shù)人員來說，沒有這些細(xì)節(jié)也可實(shí)施本發(fā)明。在其它的例子中，為了避免本發(fā)明的不必要的模糊，沒有詳細(xì)的示出公知的結(jié)構(gòu)。應(yīng)該注意到相似的元件在全文中用類似的標(biāo)號(hào)表示。
圖1是顯示根據(jù)本發(fā)明的接口電路和包含有該接口電路的輸入緩沖器集成電路的第一實(shí)施例的結(jié)構(gòu)的電路框圖。在圖1中，輸出緩沖器2被設(shè)置在緩沖器集成電路1中。另一方面，輸入緩沖器5被設(shè)置在緩沖器集成電路4中。上述輸出緩沖器2和輸入緩沖器5通過電纜3連接。緩沖器集成電路4除了輸入緩沖器5外，還包括比較器CMP1、鉗位晶體管NTR1和兩輸入或非門NOR1。
在這里，圖2示出了比較器CMP1的電路結(jié)構(gòu)的一個(gè)例子。在圖2中，比較器CMP1具有基準(zhǔn)電勢(shì)輸入端VREF、比較器信號(hào)輸入端VIN、停止信號(hào)輸入端STOP和比較結(jié)果輸出端V0，并且包括用于生成偏壓的晶體管M16、M17、M18和M19、用于組成差分比較部分的晶體管M8、M5、M9、M6、M3、M1、M4和M2、組成比較結(jié)果輸出部分的晶體管M10和M11、用于通過輸入停止信號(hào)而停止操作的晶體管M21和M20以及反相器M22。
應(yīng)該注意到，在圖2中，加在各個(gè)晶體管上的“N＝W/L”或“P＝W/L”(W和L是隨機(jī)數(shù)值)代表晶體管的尺寸，其中，W代表柵的寬度，L代表柵的長(zhǎng)度。N代表N型MOS(金屬氧化物半導(dǎo)體)晶體管，P代表P型MOS晶體管。反相器22由PMOS晶體管和NMOS晶體管組成。10/7.5代表PMOS晶體管的尺寸和NMOS晶體管的尺寸的比率(PMOS晶體管尺寸/NMOS晶體管尺寸)。
圖2中示出的比較器由典型的電路組成。但是，差分比較部分的晶體管M5和晶體管M6的晶體管尺寸不同。這樣，該比較器作為一個(gè)有補(bǔ)償?shù)谋容^器而工作。
首先，討論在停止信號(hào)輸入端STOP為“H”時(shí)的情況。在這種情況下，晶體管M16保持在截止?fàn)顟B(tài)，而晶體管M21保持在導(dǎo)通狀態(tài)。于是，節(jié)點(diǎn)M160的電勢(shì)變?yōu)榈?GND)電平。因此，晶體管M17、M18、M7和M11保持截止。另一方面，由于晶體管M20變?yōu)殡娫?VDD)電平，所以晶體管M19、M8和M9截止。于是，所有的在電源(VDD)與地(GND)間的電流通路都被切斷，從而建立停止?fàn)顟B(tài)。
下面，討論在停止信號(hào)輸入端STOP為“L”時(shí)的情況。在這種情況下，晶體管M21和M20保持截止，晶體管M16保持導(dǎo)通。因此，在節(jié)點(diǎn)M160處通過晶體管M16和M17產(chǎn)生偏壓。偏壓值由圖3中所示的兩個(gè)晶體管的DC特性的相交點(diǎn)決定，約為1.4V。
然后，在節(jié)點(diǎn)M190處通過晶體管M18和M19產(chǎn)生偏壓。偏壓值由圖4中所示的兩個(gè)晶體管的DC特性的相交點(diǎn)決定，大約為2.8V。
上述的兩個(gè)偏壓是被控制的。于是，差分比較部分工作，也即，晶體管M8和M9被偏壓控制用作恒流源。節(jié)點(diǎn)M80和M90電壓的決定與晶體管M5和M6有關(guān)。
圖5示出了當(dāng)基準(zhǔn)電壓VREF＝0V且輸入信號(hào)電壓電平VIN＝0V時(shí)，晶體管M8、M9、M5和M6的DC特性。如圖5所示，2.7V和2.9V作為各自的相交點(diǎn)成為節(jié)點(diǎn)M80和M90的電壓。如上所述，由于晶體管M5和M6的晶體管尺寸的差異，產(chǎn)生偏移。
晶體管M1和M2分別工作接收節(jié)點(diǎn)M80和M90的電壓，但是，由于受節(jié)點(diǎn)M160的偏壓控制作為恒流源工作的晶體管M7的存在，兩個(gè)晶體管的漏-源電流的總和變得恒定。因此，由于晶體管M1和M2的導(dǎo)通電阻的差異，引起流過晶體管M1和M2的電流的差異，導(dǎo)致節(jié)點(diǎn)M30和M40間產(chǎn)生電勢(shì)差。
接收到差分比較部分的節(jié)點(diǎn)M40的電平，在比較結(jié)果輸出部分由晶體管M11和M10確定比較結(jié)果V0。
圖6示出了當(dāng)差分比較部分和比較結(jié)果輸出部分的基準(zhǔn)電壓和輸入信號(hào)電壓電平分別為VREF＝0V和VIN＝-1至5V時(shí)的DC特性。由于用作基準(zhǔn)電壓VREF的晶體管M5的柵極電壓為恒定，節(jié)點(diǎn)M80的電壓值變?yōu)楹愣?，而，?jié)點(diǎn)M90的電壓根據(jù)輸入信號(hào)電壓電平VIN的值而變化。在VIN＝-0.3V時(shí)，節(jié)點(diǎn)M80的電壓值變?yōu)榈扔诠?jié)點(diǎn)M90的電壓值，并且節(jié)點(diǎn)M30的電壓值變?yōu)榈扔诠?jié)點(diǎn)M40的電壓值。在這種狀態(tài)，當(dāng)VIN＜-0.3V時(shí)，節(jié)點(diǎn)M80的電壓值變得大于節(jié)點(diǎn)M90的電壓值。由于節(jié)點(diǎn)M30的電壓值大于節(jié)點(diǎn)M40的電壓值，則V0＝“L”。當(dāng)VIN＞-0.3V時(shí)，由于節(jié)點(diǎn)M80的電壓值小于節(jié)點(diǎn)M90的電壓值且節(jié)點(diǎn)M30的電壓值大于節(jié)點(diǎn)M40的電壓值，所以V0＝“H”。
于是，當(dāng)在圖1中的電路設(shè)定VREF＝0V時(shí)，比較器CMP1作為當(dāng)VIN＜-0.3V時(shí)輸出V0＝“L”，當(dāng)VIN＞-0.3V時(shí)輸出V0＝“H”的比較器工作。
下面對(duì)圖1中的有源鉗位部分進(jìn)行描述。
(1)當(dāng)信號(hào)STOP＝“L”時(shí)，如上所述，當(dāng)輸入電平高于或等于-0.3V時(shí)，比較器CMP1的輸出CMPOUT變?yōu)椤癓”，且鉗位晶體管NTR1變?yōu)榻刂埂Ｒ虼?，在這種情況下，接口電路作為普通輸入緩沖器。
在另一方面，當(dāng)輸入電平小于-0.3V時(shí)，比較器CMP1的輸出CMPOUT變?yōu)椤癏”，且鉗位晶體管NTR1導(dǎo)通。在這種情況下，接口電路用于將輸入電平鉗位在0V。
模擬前面的操作的效果的模擬結(jié)果，會(huì)得到圖7中所示的振蕩波形。在圖7中，PCOUT對(duì)應(yīng)于在圖1中的在PC一邊的輸出緩沖器1的輸出信號(hào)，PERIIN對(duì)應(yīng)于在外圍設(shè)備一邊的輸入緩沖器5的輸入信號(hào)，CMPOUT對(duì)應(yīng)于比較器CMP1的比較結(jié)果輸出信號(hào)，NOR10對(duì)應(yīng)于兩輸入或非門NOR1的輸出信號(hào)。
在圖7中，在時(shí)間段(a)，信號(hào)PERIIN大于-0.3V，比較器CMP1的輸出CMPOUT為“H”。
在時(shí)間段(b)，信號(hào)PERIIN的電平下降到低于-0.3V。于是，在比較器CMP1的約為5ns的操作延時(shí)后，比較器CMP1的輸出CMPOUT變?yōu)椤癓”。響應(yīng)于“L”電平的比較器輸出CMPOUT，鉗位NMOS晶體管NTR1導(dǎo)通。
在時(shí)間段(c)，信號(hào)PERIIN變得高于-0.3V，CMPOUT再次變?yōu)椤癏”。于是NOR10變?yōu)椤癓”，使鉗位NMOS晶體管NTR1截止。
作為上述操作的結(jié)果，并能夠從圖11的比較中注意到，振蕩電平降低到小于0.8V。
(2)當(dāng)信號(hào)STOP＝“H”時(shí)在STOP模式，或非門NOR1的輸出變?yōu)椤癓”，使得鉗位NMOS晶體管NTR1截止。于是，接口電路不考慮輸入信號(hào)的電平而作為普通緩沖器工作。另一方面，響應(yīng)于STOP＝“H”，比較器CMP1關(guān)斷DC電流通路。
如上所述，根據(jù)本發(fā)明，能夠減少輸入波形的振蕩。于是，如圖11所示，能夠解決由于在TTL低的輸入電平特性導(dǎo)致功能失常，出現(xiàn)超過0.8V的振蕩的問題。
在圖8中示出根據(jù)本發(fā)明的第二實(shí)施例。在圖8中，具有有源鉗位的輸入緩沖器包括輸入緩沖器5、比較器CMP2、鉗位晶體管PTR1、反相器INV1和兩輸入與非門NAND1。與第一實(shí)施例相反，輸入緩沖器的所示的實(shí)施例將鉗位電路加在電源VDD一邊來抑制波形的上升沿的振蕩。
下面，在圖9中示出根據(jù)本發(fā)明的第三實(shí)施例。在圖9中，設(shè)有地(GND)端鉗位電路和電源端鉗位電路，地(GND)端鉗位電路包括比較器CMP1、鉗位晶體管NTR1和兩輸入或非門NOR1，電源端鉗位電路包括比較器CMP2、鉗位晶體管PTR1、反相器INV1和兩輸入與非門NAND1。通過設(shè)置兩個(gè)鉗位電路，能夠抑制輸入波形的上升沿和下降沿的振蕩。
如上所述，常規(guī)地，如圖10所示，在PC一邊的輸出緩沖器2和輸入緩沖器5僅僅通過連接電纜3連接。與此相比，在本發(fā)明設(shè)有有源鉗位電路。特別是，設(shè)有一個(gè)或多個(gè)比較輸入電平和基準(zhǔn)電勢(shì)并輸出比較結(jié)果的比較器和隨比較結(jié)果而導(dǎo)通或截止的上拉晶體管或下拉晶體管。當(dāng)?shù)陀诨虻扔陬A(yù)定電平的電壓電平施加到輸入緩沖器的輸入端時(shí)，有源鉗位電路將電平鉗位在0V。這樣，能夠被減少由于輸入波形的負(fù)尖峰或正尖峰而引起的上升沿或下降沿上的振蕩。
如上所述，本發(fā)明能夠通過根據(jù)與預(yù)定的基準(zhǔn)電平的比較結(jié)果來控制輸入信號(hào)電平而有效地防止信號(hào)波形的振蕩。
盡管以本發(fā)明的實(shí)施例為例對(duì)它進(jìn)行了解釋和描述，但是應(yīng)該理解，在不背離本發(fā)明的精神和范圍的前提下，本領(lǐng)域的技術(shù)人員能夠在其上做出改變、省略和增加。因此，本發(fā)明不應(yīng)理解為受到上面提出的特定的實(shí)施例的限制，而應(yīng)包括所有可能的能夠在包括在關(guān)于所附的權(quán)利要求中提出的特征或其等同物的范圍內(nèi)實(shí)施的實(shí)施例。
權(quán)利要求
1.接口電路，設(shè)置在第二裝置內(nèi)以輸入第一裝置的輸出信號(hào)，其對(duì)輸入所述輸出信號(hào)的輸入緩沖器的輸入信號(hào)電平進(jìn)行控制，所述接口電路包括控制裝置，用于根據(jù)所述輸出信號(hào)的電平和預(yù)定基準(zhǔn)電平的比較結(jié)果來控制所述輸入信號(hào)電平。
2.如權(quán)利要求1所述的接口電路，其特征在于所述控制裝置包括對(duì)所述輸出信號(hào)電平和所述基準(zhǔn)電平進(jìn)行比較的比較器電路，和根據(jù)所述比較器電路的比較結(jié)果而導(dǎo)通或截止來控制所述輸入信號(hào)電平的開關(guān)元件。
3.根據(jù)權(quán)利要求2所述的接口電路，其特征在于所述開關(guān)元件是連接在用于傳輸所述輸出信號(hào)的信號(hào)線和電源之間的上拉晶體管，所述開關(guān)元件根據(jù)上述比較結(jié)果來控制所述信號(hào)線和所述電源間的電連接狀態(tài)。
4.根據(jù)權(quán)利要求2所述的接口電路，其特征在于所述開關(guān)元件是連接在用于傳輸所述輸出信號(hào)的信號(hào)線和地線之間的下拉晶體管，所述開關(guān)元件根據(jù)上述比較結(jié)果來控制所述信號(hào)線和所述地線間的電連接狀態(tài)。
5.根據(jù)權(quán)利要求1所述的接口電路，其特征在于所述第一裝置是個(gè)人計(jì)算機(jī)，所述第二裝置是外圍設(shè)備。
6.根據(jù)權(quán)利要求1所述的接口電路，其特征在于所述外圍設(shè)備是磁盤驅(qū)動(dòng)器。
7.根據(jù)權(quán)利要求1所述的接口電路，其特征在于所述外圍設(shè)備是軟盤驅(qū)動(dòng)器。
8.輸入緩沖器集成電路，包括設(shè)置在第二裝置內(nèi)以輸入第一裝置輸出信號(hào)的輸入緩沖器，其輸入所述輸出信號(hào)；設(shè)置在所述第二裝置內(nèi)的接口電路，其與所述輸入緩沖器集成在同一芯片上形成集成電路，并包括用于根據(jù)所述輸出信號(hào)電平和預(yù)定基準(zhǔn)電平的比較結(jié)果來控制所述輸入信號(hào)的電平的控制裝置。
9.根據(jù)權(quán)利要求8所述的輸入緩沖器集成電路，其特征在于所述控制裝置包括比較所述輸出信號(hào)電平和所述基準(zhǔn)電平的比較器電路和根據(jù)所述比較器電路的比較結(jié)果而導(dǎo)通或截止來控制所述輸入信號(hào)電平的開關(guān)元件。
10.根據(jù)權(quán)利要求9所述的輸入緩沖器集成電路，其特征在于所述開關(guān)元件是連接在用于傳輸所述輸出信號(hào)的信號(hào)線和電源之間的上拉晶體管，并根據(jù)上述比較結(jié)果來控制所述信號(hào)線和所述電源間的電連接狀態(tài)。
11.根據(jù)權(quán)利要求9所述的輸入緩沖器集成電路，其特征在于所述開關(guān)元件是連接在用于傳輸所述輸出信號(hào)的信號(hào)線和地線之間的下拉晶體管，并根據(jù)上述比較結(jié)果來控制所述信號(hào)線和所述地線間的電連接狀態(tài)。
12.根據(jù)權(quán)利要求8所述的輸入緩沖器集成電路，其特征在于設(shè)置有多個(gè)接口電路且將所述接口電路的所述基準(zhǔn)電平設(shè)定成互不相同的值。
13.根據(jù)權(quán)利要求8所述的輸入緩沖器集成電路，其特征在于所述第一裝置是個(gè)人計(jì)算機(jī)，第二裝置是外圍設(shè)備。
14.根據(jù)權(quán)利要求13所述的輸入緩沖器集成電路，其特征在于所述外圍設(shè)備是磁盤驅(qū)動(dòng)器。
15.根據(jù)權(quán)利要求13所述的輸入緩沖器集成電路，其特征在于所述外圍設(shè)備是軟盤驅(qū)動(dòng)器。
全文摘要
一種接口電路,能有效地防止信號(hào)波形的振蕩。在緩沖器集成電路中,由比較器對(duì)輸入到輸入緩沖器的輸入信號(hào)的電平和基準(zhǔn)電平進(jìn)行比較。晶體管根據(jù)比較結(jié)果而導(dǎo)通或截止來控制輸入信號(hào)的電平。即使從輸出緩沖器輸出的波形的振蕩較大,振蕩也不會(huì)被識(shí)別為“高”電平信號(hào)從而不會(huì)引起功能失常。
文檔編號(hào)H03K19/003GK1250175SQ9911916
公開日2000年4月12日 申請(qǐng)日期1999年9月16日 優(yōu)先權(quán)日1998年9月16日
發(fā)明者澤井康則 申請(qǐng)人:日本電氣株式會(huì)社