一種多通道隔離函數(shù)信號(hào)發(fā)生器的制造方法
【專利摘要】本實(shí)用新型提供了一種多通道隔離函數(shù)信號(hào)發(fā)生器。它包括單片可編程邏輯器件和模擬單元，可編程邏輯器件內(nèi)嵌有接口電路、時(shí)鐘發(fā)生電路以及邏輯控制單元。本實(shí)用新型能夠提供通道信號(hào)串聯(lián)使用時(shí)可以產(chǎn)生大范圍變化的波形信號(hào)，可以產(chǎn)生高偏置電壓的波形信號(hào)，可以形成復(fù)雜波形信號(hào)，還可以形成諧波信號(hào)。
【專利說(shuō)明】—種多通道隔離函數(shù)信號(hào)發(fā)生器
[0001](一)

【技術(shù)領(lǐng)域】
[0002]本實(shí)用新型涉及一種多通道隔離函數(shù)信號(hào)發(fā)生器，尤其涉及需要通道隔離、需要同步、需要多信號(hào)疊加、信號(hào)電壓變化范圍大等特征的多通道函數(shù)信號(hào)信號(hào)發(fā)生器。
[0003](二)

【背景技術(shù)】
[0004]函數(shù)信號(hào)發(fā)生器是信號(hào)發(fā)生器的一種，因其能產(chǎn)生不同幅度、不同頻率、不同相位的正弦波，通常作為激勵(lì)源在很多領(lǐng)域的科學(xué)研究和設(shè)備試驗(yàn)中有著廣泛的應(yīng)用。對(duì)于非通信領(lǐng)域的激勵(lì)信號(hào)源，信號(hào)頻段并不需要很高。有些場(chǎng)合，需要提供若干路電氣隔離的波形信號(hào)作為不同電氣設(shè)備部件的激勵(lì)，有時(shí)還要求這些電氣隔離的多路信號(hào)保持一定的相位關(guān)系以及通道間的同步關(guān)系，這就需要多通道隔離函數(shù)發(fā)生器。有些應(yīng)用場(chǎng)合，需要激勵(lì)的電壓變化大或直流偏置電壓高，或兩者激勵(lì)的電壓變化大且直流偏置電壓高，超出通用函數(shù)信號(hào)發(fā)生器的輸出電壓范圍，需要多個(gè)函數(shù)發(fā)生器的輸出串聯(lián)來(lái)實(shí)現(xiàn)。還有些應(yīng)用場(chǎng)合，需要的激勵(lì)是多個(gè)獨(dú)立頻率分量疊加而形成的波形復(fù)雜，通用的函數(shù)信號(hào)發(fā)生器無(wú)法輸出這種波形復(fù)雜的，就需要用對(duì)復(fù)雜波形數(shù)據(jù)量化后用任意波形發(fā)生器輸出。
[0005]現(xiàn)有的多通道函數(shù)/任意波形信號(hào)發(fā)生器可以產(chǎn)生多路信號(hào)，通道間信號(hào)可以具有同步特征。每個(gè)通道的各通道波形發(fā)生電路的數(shù)字部分可以共用一片可編程邏輯器件，但模擬部分使是獨(dú)立的，數(shù)字部分以較高的數(shù)據(jù)傳輸速率向模擬部分傳送波形數(shù)據(jù)。每個(gè)通道的數(shù)字部分與模擬部分至少需要10多個(gè)信號(hào)線相連。但是可編程邏輯器件的引腳數(shù)、存儲(chǔ)器資源、以及模擬器件硬件成本和物理尺寸將制約這類函數(shù)信號(hào)發(fā)生器通道數(shù)增加，無(wú)法滿足需要通道數(shù)較多的應(yīng)用場(chǎng)合。上述多通道信號(hào)相互實(shí)現(xiàn)電氣隔離，則每路信號(hào)的模擬部分需要增加10多路高速光耦或磁藕器件，以及一定功率的隔離DC-DC電源模塊，這將進(jìn)一步導(dǎo)致物理尺寸增大和元件成本上升，制約電氣隔離型函數(shù)發(fā)生器的通道數(shù)增加。
[0006]任意波形發(fā)生器的電路原理與函數(shù)發(fā)生器基本一致，主要差異在需要將特定的復(fù)雜波形量化后傳輸存儲(chǔ)到任意波形發(fā)生器的波形存儲(chǔ)器中，波形的更改操作比較繁瑣，需要計(jì)算機(jī)的協(xié)助，任意波形發(fā)生器需要有傳送波形數(shù)據(jù)的標(biāo)準(zhǔn)接口。但是任意波形發(fā)生器輸出的量化復(fù)雜波形與多個(gè)獨(dú)立頻率分量疊加而形成的理論波形會(huì)造成時(shí)間累計(jì)失真，時(shí)間越長(zhǎng)，波形失真越大。
[0007]多個(gè)函數(shù)發(fā)生器的輸出串聯(lián)使用，可以形成電壓變化大或直流偏置電壓高，或兩者激勵(lì)的電壓變化大且直流偏置電壓高的波形。由于每個(gè)多個(gè)函數(shù)發(fā)生器的時(shí)基不同，參數(shù)設(shè)置不同步，也會(huì)造成串聯(lián)波形信號(hào)的時(shí)間累計(jì)失真，時(shí)間越長(zhǎng)，波形失真越大。而且多個(gè)函數(shù)發(fā)生器同時(shí)工作、體積龐大，操作不便。
[0008](三)


【發(fā)明內(nèi)容】

[0009]本實(shí)用新型的目的在于提供通道信號(hào)串聯(lián)使用時(shí)可以產(chǎn)生大范圍變化的波形信號(hào)，可以產(chǎn)生高偏置電壓的波形信號(hào)，可以形成復(fù)雜波形信號(hào)，還可以形成諧波信號(hào)的一種多通道隔離函數(shù)信號(hào)發(fā)生器。
[0010]本實(shí)用新型的目的是這樣實(shí)現(xiàn)的:它包括單片F(xiàn)PGA器件和模擬單元，F(xiàn)PGA器件內(nèi)嵌有接口電路、時(shí)鐘發(fā)生電路以及邏輯控制單元；接口電路包括微處理器接口電路和鎖存器，微處理器連接微處理器接口電路，微處理器接口電路連接鎖存器，鎖存器連接邏輯控制單元，時(shí)鐘發(fā)生電路分別連接外部晶振和邏輯控制單元，邏輯控制單元連接模擬單元；邏輯控制單元包括參數(shù)鎖存器、數(shù)控振蕩器、相位加法器和幅度字?jǐn)?shù)據(jù)比較器、脈沖字?jǐn)?shù)據(jù)比較器，參數(shù)鎖存器分別連接數(shù)控振蕩器、相位加法器、幅度字?jǐn)?shù)據(jù)比較器和脈沖字?jǐn)?shù)據(jù)比較器，接口電路、時(shí)鐘發(fā)生電路分別連接數(shù)控振蕩器，數(shù)控振蕩器連接相位加法器，相位加法器連接幅度字?jǐn)?shù)據(jù)比較器，幅度字?jǐn)?shù)據(jù)比較器和相位加法器分別連接數(shù)字開(kāi)關(guān)，時(shí)鐘發(fā)生電路連接脈沖字?jǐn)?shù)據(jù)比較器，數(shù)字開(kāi)關(guān)和脈沖字?jǐn)?shù)據(jù)比較器分別連接模擬單元。
[0011]本實(shí)用新型還有這樣一些技術(shù)特征:
[0012]1、所述的時(shí)鐘發(fā)生電路包括數(shù)字鎖相環(huán)倍頻單元、偶數(shù)分頻單元和計(jì)數(shù)器分頻單元，外部晶振連接數(shù)字鎖相環(huán)倍頻單元，數(shù)字鎖相環(huán)倍頻單元分別連接偶數(shù)分頻單元和二進(jìn)制計(jì)數(shù)器分頻單元，偶數(shù)分頻單元和計(jì)數(shù)器分頻單元分別連接邏輯控制單元，如可編程邏輯器件采用CPLD，則無(wú)數(shù)字鎖相環(huán)倍頻單元，外部晶振直接連接偶數(shù)分頻單元和二進(jìn)制計(jì)數(shù)器分頻單元；
[0013]2、所述的模擬單元包括依次連接的隔離單元，第一級(jí)二選一模擬開(kāi)關(guān)，有源低通濾波單元，第二級(jí)二選一模擬開(kāi)關(guān)，第一級(jí)跟隨、無(wú)源低通濾波、同相放大單元，第三級(jí)二選一模擬開(kāi)關(guān)，第二級(jí)跟隨、無(wú)源低通濾波、同相放大單元，第四級(jí)二選一模擬開(kāi)關(guān)和同相放大單元，邏輯控制單元連接隔離單元，同相放大單元輸出與其反相之差即為最終輸出；
[0014]3、所述的隔離單元由隔離DC-DC電源、高速磁耦或光藕芯片組成。
[0015]本實(shí)用新型可直接產(chǎn)生幾個(gè)到幾十通道的隔離函數(shù)信號(hào)；每個(gè)通道函數(shù)信號(hào)有直流、正弦、脈沖三種模式；各通道信號(hào)的幅度、頻率、相位、脈寬參數(shù)均可獨(dú)立設(shè)置，幅度高達(dá)20V。本實(shí)用新型的有益效果有:
[0016]1.本實(shí)用新型所述的一種多通道隔離函數(shù)正弦信號(hào)發(fā)生器，其可編程邏輯器件與微處理器只需4個(gè)信號(hào)相連；若函數(shù)信號(hào)通道數(shù)N，則可編程邏輯器件只需4N個(gè)控制線便可設(shè)置所有通道函數(shù)信號(hào)。數(shù)字邏輯系統(tǒng)電路設(shè)計(jì)表明，單片低成本的CPLD可以驅(qū)動(dòng)幾個(gè)通道，大容量多引腳封裝的FPGA則可驅(qū)動(dòng)幾十通道。
[0017]2.通道間正弦信號(hào)頻率相同時(shí)，同步復(fù)位后，同頻正弦信號(hào)的相位差由對(duì)應(yīng)的相位字之差決定。
[0018]3.在若干各通道輸出信號(hào)串聯(lián)使用時(shí)，可以產(chǎn)生大范圍變化的波形信號(hào)，可以產(chǎn)生高偏置電壓的波形信號(hào)，可以形成復(fù)雜波形信號(hào)，還可以形成諧波信號(hào)，信號(hào)發(fā)生器的技術(shù)指標(biāo)得到很大提升，應(yīng)用領(lǐng)域更加廣泛。
[0019](四)

【專利附圖】

【附圖說(shuō)明】
[0020]圖1為本實(shí)用新型的多通道隔離函數(shù)發(fā)生器結(jié)構(gòu)框圖。
[0021]圖2為實(shí)施本實(shí)用新型的24通道隔離函數(shù)發(fā)生器總體框圖。
[0022]圖3是圖2所示的邏輯控制單元原理框圖。
[0023]圖4是圖2所示的模擬單元原理框圖。
[0024]圖5為實(shí)施本實(shí)用新型的4通道隔離函數(shù)發(fā)生器總體框圖。
[0025](五)

【具體實(shí)施方式】
[0026]下面結(jié)合附圖介紹本實(shí)用新型的兩種較佳實(shí)施方式。
[0027]實(shí)施例一:
[0028]結(jié)合圖2，為本實(shí)用新型所述的第一種較佳實(shí)施方式。圖2為24通道隔離函數(shù)信號(hào)發(fā)生器結(jié)構(gòu)框圖，圖3為圖2所示的控制控制單元的原理框圖，圖4為圖2所示的模擬單元原理框圖，各框圖的工作原理以及通道信號(hào)的多種應(yīng)用模式可見(jiàn)前面實(shí)用新型內(nèi)容中的有關(guān)論述。
[0029]圖2中的可編程邏輯器件采用FPGA器件EP2C8Q208 ;外部晶振時(shí)鐘頻率為40MHz，經(jīng)鎖相環(huán)倍頻后系統(tǒng)時(shí)鐘Fsys為280MHz，基頻時(shí)鐘FBAS為140kHz。
[0030]在圖3中，所示的邏輯控制單元幅度字為16bit、頻率字為40Bit、相位字12Bit、脈寬字為lOBit。幅度分辨率為0.01%，正弦信號(hào)和脈沖信號(hào)的頻率可達(dá)100kHz、頻率分辨率力ImHz，相位分辨率為0.1度，脈寬分辨率為0.1%。
[0031]在圖4中，正負(fù)5V隔離電源由芯片DCH01050?變換產(chǎn)生；控制邏輯單元輸出的4個(gè)控制邏輯PWMp FSQUj, FSETj, MODEj經(jīng)磁藕芯片ADUM1400 (4路高速隔離)隔離變換為模擬單元內(nèi)部的4個(gè)控制邏輯PWM、FSQU、FSET、MODE。產(chǎn)生V2及其反相信號(hào)的同相放大器和反相器的運(yùn)放用采用AD8512以改善脈沖波跳沿質(zhì)量，其他跟隨器、反相器、同相放大器的運(yùn)放全部由普通四運(yùn)放實(shí)現(xiàn)。模擬單元產(chǎn)生的函數(shù)信號(hào)幅度變化范圍可達(dá)正負(fù)8V。4個(gè)二選一模擬開(kāi)關(guān)由2片74HC4053實(shí)現(xiàn)，每個(gè)74HC4053各提供2組開(kāi)關(guān)。有源低通濾波器需保證PWM信號(hào)的所有諧波分量衰減在SOdB以上；2組無(wú)源低通濾波器拓?fù)浣Y(jié)構(gòu)相同，均為9階橢圓低通濾波器，第一級(jí)濾波器的通帶頻率在150kHz左右，第二級(jí)濾波器的通帶頻率在IlOkHz 左右。
[0032]實(shí)施例二:
[0033]結(jié)合圖5，為本實(shí)用新型所述的第二種較佳實(shí)施方式，工作原理和第一種實(shí)施方式一樣，只是使用的元器件的參數(shù)及函數(shù)信號(hào)技術(shù)指標(biāo)有所不同。
[0034]在圖5中，可編程邏輯器件采用CPKD器件EPM570T100 ；Fsys為外部晶振頻率50MHz, Fsys經(jīng)偶數(shù)分頻的25kHz基頻時(shí)鐘FBAS。
[0035]圖5中，所示的控制邏輯單元幅度字為16bit、頻率字為36Bit、相位字12Bit、脈寬字為lOBit。幅度分辨率為0.01%，正弦信號(hào)和脈沖信號(hào)的頻率可達(dá)20kHz、頻率分辨率力ImHz，相位分辨率為0.1度，脈寬分辨率為0.1%。
[0036]在圖5中，正負(fù)15V隔離電源由芯片DCH01051?變換產(chǎn)生；控制邏輯單元輸出的4個(gè)控制邏輯PWMp FSQUj, FSETj, MODEj經(jīng)磁藕芯片ADUM1400 (4路高速隔離)隔離變換為模擬單元內(nèi)部的4個(gè)控制邏輯PWM、FSQU、FSET、MODE。產(chǎn)生V2及其反相信號(hào)同相放大器和反相放大器的運(yùn)放用采用AD8512以改善脈沖波跳沿質(zhì)量，其他跟隨器、反相器、同相放大器的運(yùn)放全部由普通四運(yùn)放實(shí)現(xiàn)。模擬單元產(chǎn)生的函數(shù)信號(hào)幅度變化范圍可達(dá)正負(fù)20V。4個(gè)二選一模擬開(kāi)關(guān)由I片ADG1334實(shí)現(xiàn)。有源低通濾波器需保證PWM信號(hào)的所有諧波分量衰減在SOdB以上；2組無(wú)源低通濾波器拓?fù)浣Y(jié)構(gòu)相同，均為9階橢圓低通濾波器，第一級(jí)濾波器的通帶頻率在30kHz左右，第二級(jí)濾波器的通帶頻率在22kHz左右。
【權(quán)利要求】
1.一種多通道隔離函數(shù)信號(hào)發(fā)生器，其特征在于它包括單片F(xiàn)PGA器件和模擬單元，F(xiàn)PGA器件內(nèi)嵌有接口電路、時(shí)鐘發(fā)生電路以及控制邏輯單元；接口電路包括微處理器接口電路和鎖存器，微處理器連接微處理器接口電路，微處理器接口電路連接鎖存器，鎖存器連接控制邏輯單元，時(shí)鐘發(fā)生電路分別連接外部晶振和控制邏輯單元，控制邏輯單元連接模擬單元；控制邏輯單元包括參數(shù)設(shè)置電路、數(shù)控振蕩器、相位加法器和幅度字?jǐn)?shù)據(jù)比較器、脈沖字?jǐn)?shù)據(jù)比較器，參數(shù)設(shè)置電路分別連接數(shù)控振蕩器、相位加法器、幅度字?jǐn)?shù)據(jù)比較器和脈沖字?jǐn)?shù)據(jù)比較器，時(shí)鐘發(fā)生電路連接數(shù)控振蕩器，數(shù)控振蕩器連接相位加法器，相位加法器連接幅度字?jǐn)?shù)據(jù)比較器，幅度字?jǐn)?shù)據(jù)比較器和相位加法器分別連接數(shù)字開(kāi)關(guān)，時(shí)鐘發(fā)生電路連接脈沖字?jǐn)?shù)據(jù)比較器，數(shù)字開(kāi)關(guān)和脈沖字?jǐn)?shù)據(jù)比較器分別連接模擬單元。
【文檔編號(hào)】H03K3/02GK203933567SQ201420179512
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2014年4月15日 優(yōu)先權(quán)日:2014年4月15日
【發(fā)明者】童子權(quán), 任麗軍, 于曉洋, 姜月明, 馬艷艷, 熊浩東 申請(qǐng)人:哈爾濱理工大學(xué)