一種多通道隔離函數(shù)信號發(fā)生器及信號發(fā)生方法
【專利摘要】本發(fā)明提供了一種多通道隔離函數(shù)信號發(fā)生器及信號發(fā)生方法。多通道隔離函數(shù)信號發(fā)生器包括單片可編程邏輯器件和模擬單元，可編程邏輯器件內(nèi)嵌有接口電路、時鐘發(fā)生電路以及邏輯控制單元。本發(fā)明可直接產(chǎn)生幾個到幾十通道的隔離函數(shù)信號；每個通道函數(shù)信號有直流、正弦、脈沖三種模式；各通道信號的幅度、頻率、相位、脈寬參數(shù)均可獨立設(shè)置，幅度高達20V。
【專利說明】一種多通道隔離函數(shù)信號發(fā)生器及信號發(fā)生方法
[0001](一)【技術(shù)領(lǐng)域】
本發(fā)明涉及一種多通道隔離函數(shù)信號發(fā)生器，尤其涉及需要通道隔離、需要同步、需要多信號疊加、信號電壓變化范圍大等特征的多通道函數(shù)信號信號發(fā)生器。
[0002](二)【背景技術(shù)】
函數(shù)信號發(fā)生器是信號發(fā)生器的一種，因其能產(chǎn)生不同幅度、不同頻率、不同相位的正弦波，通常作為激勵源在很多領(lǐng)域的科學(xué)研究和設(shè)備試驗中有著廣泛的應(yīng)用。對于非通信領(lǐng)域的激勵信號源，信號頻段并不需要很高。有些場合，需要提供若干路電氣隔離的波形信號作為不同電氣設(shè)備部件的激勵，有時還要求這些電氣隔離的多路信號保持一定的相位關(guān)系以及通道間的同步關(guān)系，這就需要多通道隔離函數(shù)發(fā)生器。有些應(yīng)用場合，需要激勵的電壓變化大或直流偏置電壓高，或兩者激勵的電壓變化大且直流偏置電壓高，超出通用函數(shù)信號發(fā)生器的輸出電壓范圍，需要多個函數(shù)發(fā)生器的輸出串聯(lián)來實現(xiàn)。還有些應(yīng)用場合，需要的激勵是多個獨立頻率分量疊加而形成的波形復(fù)雜，通用的函數(shù)信號發(fā)生器無法輸出這種波形復(fù)雜的，就需要用對復(fù)雜波形數(shù)據(jù)量化后用任意波形發(fā)生器輸出。
[0003]現(xiàn)有的多通道函數(shù)/任意波形信號發(fā)生器可以產(chǎn)生多路信號，通道間信號可以具有同步特征。每個通道的各通道波形發(fā)生電路的數(shù)字部分可以共用一片可編程邏輯器件，但模擬部分使是獨立的，數(shù)字部分以較高的數(shù)據(jù)傳輸速率向模擬部分傳送波形數(shù)據(jù)。每個通道的數(shù)字部分與模擬部分至少需要10多個信號線相連。但是可編程邏輯器件的引腳數(shù)、存儲器資源、以及模擬器件硬件成本和物理尺寸將制約這類函數(shù)信號發(fā)生器通道數(shù)增加，無法滿足需要通道數(shù)較多的應(yīng)用場合。上述多通道信號相互實現(xiàn)電氣隔離，則每路信號的模擬部分需要增加10多路高速光耦或磁藕器件，以及一定功率的隔離DC-DC電源模塊，這將進一步導(dǎo)致物理尺寸增大和元件成本上升，制約電氣隔離型函數(shù)發(fā)生器的通道數(shù)增加。
[0004]任意波形發(fā)生器的電路原理與函數(shù)發(fā)生器基本一致，主要差異在需要將特定的復(fù)雜波形量化后傳輸存儲到任意波形發(fā)生器的波形存儲器中，波形的更改操作比較繁瑣，需要計算機的協(xié)助，任意波形發(fā)生器需要有傳送波形數(shù)據(jù)的標準接口。但是任意波形發(fā)生器輸出的量化復(fù)雜波形與多個獨立頻率分量疊加而形成的理論波形會造成時間累計失真，時間越長，波形失真越大。
[0005]多個函數(shù)發(fā)生器的輸出串聯(lián)使用，可以形成電壓變化大或直流偏置電壓高，或兩者激勵的電壓變化大且直流偏置電壓高的波形。由于每個多個函數(shù)發(fā)生器的時基不同，參數(shù)設(shè)置不同步，也會造成串聯(lián)波形信號的時間累計失真，時間越長，波形失真越大。而且多個函數(shù)發(fā)生器同時工作、體積龐大，操作不便。
[0006](三)
【發(fā)明內(nèi)容】

本發(fā)明的目的在于提供通道信號串聯(lián)使用時可以產(chǎn)生大范圍變化的波形信號，可以產(chǎn)生高偏置電壓的波形信號，可以形成復(fù)雜波形信號，還可以形成諧波信號的一種多通道隔離函數(shù)信號發(fā)生器。
[0007]本發(fā)明的目的是這樣實現(xiàn)的:它包括單片可編程邏輯器件和模擬單元，可編程邏輯器件內(nèi)嵌有接口電路、時鐘發(fā)生電路以及邏輯控制單元；接口電路分別連接微處理器和邏輯控制單元，時鐘發(fā)生電路分別連接外部晶振和邏輯控制單元，邏輯控制單元連接模擬單元；邏輯控制單元包括參數(shù)鎖存器、數(shù)控振蕩器、相位加法器和幅度字數(shù)據(jù)比較器、脈沖字數(shù)據(jù)比較器，參數(shù)鎖存器分別連接數(shù)控振蕩器、相位加法器、幅度字數(shù)據(jù)比較器和脈沖字數(shù)據(jù)比較器，接口電路、時鐘發(fā)生電路分別連接數(shù)控振蕩器，數(shù)控振蕩器連接相位加法器，相位加法器連接幅度字數(shù)據(jù)比較器，幅度字數(shù)據(jù)比較器和相位加法器分別連接二選一數(shù)字開關(guān)，時鐘發(fā)生電路連接脈沖字數(shù)據(jù)比較器，二選一數(shù)字開關(guān)和脈沖字數(shù)據(jù)比較器分別連接模擬單元。
[0008]本發(fā)明還有這樣一些技術(shù)特征:
1、所述的接口電路包括微處理器接口單元和鎖存器，微處理器連接微處理器接口單元，微處理器接口單元連接鎖存器，鎖存器連接邏輯控制單元；
2、所述的時鐘發(fā)生電路包括數(shù)字鎖相環(huán)倍頻單元、偶數(shù)分頻單元和計數(shù)器分頻單元，外部晶振連接數(shù)字鎖相環(huán)倍頻單元，數(shù)字鎖相環(huán)倍頻單元分別連接偶數(shù)分頻單元和二進制計數(shù)器分頻單元，偶數(shù)分頻單元和計數(shù)器分頻單元分別連接邏輯控制單元，如可編程邏輯器件采用CPLD，則無數(shù)字鎖相環(huán)倍頻單元，外部晶振直接連接偶數(shù)分頻單元和二進制計數(shù)器分頻單元；
3、所述的模擬單元包括依次連接的隔離單元，第一級二選一模擬開關(guān)，有源低通濾波單元，第二級二選一模擬開關(guān)，第一級跟隨、無源低通濾波、同相放大單元，第三級二選一模擬開關(guān)，第二級跟隨、無源低通濾波、同相放大單元，第四級二選一模擬開關(guān)和同相放大單元，邏輯控制單元連接隔離單元，同相放大單元輸出與其反相之差即為最終輸出；
4、所述的隔離單元由隔離DC-DC電源、高速磁耦或光藕芯片組成。
[0009]本發(fā)明的另一目的在于提供一種多通道隔離函數(shù)信號發(fā)生器的實現(xiàn)方法，每個通道可以產(chǎn)生正弦信號、脈沖信號、直流電壓；各通道信號的幅度、頻率、脈寬、初始相位參數(shù)均可單獨設(shè)置，電氣隔離的通道間信號可以同步，信號幅度高達20V，幅度分辨率為0.01% ；正弦波和脈沖波的，頻率分辨率力ImHz，相位分辨率為0.1度，脈沖波脈寬分辨率為0.1%。
[0010]本發(fā)明一種多通道隔離函數(shù)信號發(fā)生器的實現(xiàn)方法步驟包括:信號發(fā)生電路由單片可編程邏輯器件實現(xiàn)和多路模擬單元組成，可編程邏輯器件內(nèi)嵌了接口電路、時鐘發(fā)生電路以及多個控制單元；每個邏輯控制單元輸出4個邏輯控制信號給對應(yīng)的模擬單元以產(chǎn)生該通道函數(shù)信號，無需使用存儲器和DAC ;可編程邏輯器件的型號和封裝可以根據(jù)通道數(shù)和函數(shù)信號的技術(shù)參數(shù)要求來確定；
(1)可編程邏輯器件的接口電路將來自微處理器的串行總線轉(zhuǎn)換為的內(nèi)部并行總線BUS,以設(shè)置各通道信號幅度、頻率、相位、脈寬參數(shù)；接口電路還通過鎖存器設(shè)置各通道復(fù)位控制位Syic,引入來自微處理器的全局復(fù)位SRST信號；
(2)可編程邏輯器內(nèi)置的時鐘發(fā)生電路產(chǎn)生以下三種時鐘信號:第一個是晶振時鐘或晶振經(jīng)數(shù)字鎖相環(huán)倍頻后的高頻時鐘Fsys信號，第二個是由Fsys經(jīng)偶數(shù)分頻后得到的基頻方波信號Fbas，第三個是Fsys經(jīng)計數(shù)器分頻后出來的時鐘數(shù)組Fout ;如使用FPGA的數(shù)字鎖相環(huán)來提高Fsys頻率，就可以相應(yīng)提高輸出正弦和脈沖信號的頻段；
(3)可編程邏輯器內(nèi)嵌了多個電路結(jié)構(gòu)與工作原理完全相同的控制邏輯單元，控制邏輯單元產(chǎn)生表征幅度的邏輯PWM信號，產(chǎn)生經(jīng)變換后可以表征頻率、幅度、相位、脈寬的邏輯FSQU和FSET信號，產(chǎn)生用于波形選擇的邏輯MODE信號；控制邏輯單元的參數(shù)設(shè)置電路通過譯碼器和鎖存器將設(shè)置幅度、頻率、相位、脈寬、控制模式；時鐘數(shù)組Fout與幅度字相比較，數(shù)據(jù)比較器小于等于輸出即為表征幅度的PWM信號，幅度字位數(shù)決定了信號幅度分辨率；基頻方波信號Fbas與模式控制位O進行或操作，輸出即為FSQU信號。帶相位預(yù)置功能的數(shù)控振蕩器輸出為數(shù)組PH[9..0]，數(shù)控振蕩器的輸入頻率字和相位字；頻率字決定了輸出信號的頻率及分辨率，相位字決定了輸出信號的初始相位分辨率；數(shù)組PH[9..0]與脈寬字相比較，數(shù)據(jù)比較器小于等于輸出即為表征脈沖波邏輯的信號，數(shù)組PH[9]表征正弦波邏輯的信號，模式控制位I選擇脈沖波邏輯信號或正弦波邏輯信號與模式控制位2進行或操作，其輸出即為邏輯FSET信號，模式控制位O也直接輸出作為邏輯MODE信號。
[0011](4)模擬單元實現(xiàn)從PWMp FSQUj, FSETj, MODEj信號到特定幅度、頻率、脈寬、初始相位的函數(shù)信號發(fā)生，作為隔離性函數(shù)信號發(fā)生器，每個模擬單元需要有隔離DC-DC電源以產(chǎn)生模擬單元所需隔離工作電源；可編程邏輯器件輸出的PWMj、FSQUj, FSETj, MODEj控制信號均需經(jīng)過高速光耦/磁藕進行電氣隔離，隔離為模擬單元內(nèi)部的控制邏輯PWM、FSQU、FSET、MODE ;基準及其反相分別接第一級二選一模擬開關(guān)的兩個輸入，該模擬開關(guān)受邏輯PWM信號控制，模擬開關(guān)公共端信號經(jīng)有源低通濾波后得到一個與PWM脈寬相關(guān)的直流電壓VDC ；VDC及其反相分別接第二級二選一模擬開關(guān)的兩個輸入，模擬開關(guān)受邏輯FSQU信號控制，模擬開關(guān)公共端信號經(jīng)第一級跟隨、無源低通濾波、同相放大后得到信號VO ；V0及其反相分別接第三級二選一模擬開關(guān)的兩個輸入，第三級二選一模擬開關(guān)受邏輯FSET信號控制，第三級二選一模擬開關(guān)公共端信號經(jīng)第二級跟隨、無源低通濾波、同相放大后得到信號Vl ；V1及其反相接第四級二選一模擬開關(guān)的兩個輸入，第四級二選一模擬開關(guān)受邏輯MODE信號控制，第四級二選一模擬開關(guān)公共端信號同相放大后得到信號V2，對V2進行反相，V2與其反相之差作為輸出信號OUT。
[0012]每路函數(shù)信號有三種工作模式:直流、脈沖、正弦。當模擬單元的FSQU、FSET、M0DE均為I時，OUT為直流信號，信號幅度由PWM確定，即由控制單元的幅度字設(shè)置。當模擬單元的FSQU、M0DE均為I時，脈沖信號的頻率、初始相位、脈寬由FSET確定，幅度由PWM確定，即脈沖信號的幅度、頻率、初始相位、脈寬由控制單元的相應(yīng)參數(shù)字確定。當模擬單元的FSQU、MODE均為I時，正弦信號的頻率為FSET與FSQU之差，初始相位由FSET確定，幅度由PWM確定，即正弦信號的幅度、頻率、初始相位控制單元的相應(yīng)參數(shù)字確定。
[0013]本發(fā)明可直接產(chǎn)生幾個到幾十通道的隔離函數(shù)信號；每個通道函數(shù)信號有直流、正弦、脈沖三種模式；各通道信號的幅度、頻率、相位、脈寬參數(shù)均可獨立設(shè)置，幅度高達20V。本發(fā)明的有益效果有:
1.本發(fā)明所述的一種多通道隔離函數(shù)正弦信號發(fā)生器，其可編程邏輯器件不使用存儲器資源(可以用單片CPLD實現(xiàn))，與微處理器只需4個信號相連；若函數(shù)信號通道數(shù)N，則可編程邏輯器件只需4N個控制線便可設(shè)置所有通道函數(shù)信號。數(shù)字邏輯系統(tǒng)電路設(shè)計表明，單片低成本的CPLD可以驅(qū)動幾個通道，大容量多引腳封裝的FPGA則可驅(qū)動幾十通道。
[0014]2.本發(fā)明所述的一種多通道隔離函數(shù)信號發(fā)生器，通道間正弦信號頻率相同時，同步復(fù)位后，同頻正弦信號的相位差由對應(yīng)的相位字之差決定。
[0015]3.本發(fā)明所述的一種多通道隔離函數(shù)信號發(fā)生器，在若干各通道輸出信號串聯(lián)使用時，可以產(chǎn)生大范圍變化的波形信號，可以產(chǎn)生高偏置電壓的波形信號，可以形成復(fù)雜波形信號，還可以形成諧波信號，信號發(fā)生器的技術(shù)指標得到很大提升，應(yīng)用領(lǐng)域更加廣泛。[0016](四)【專利附圖】

【附圖說明】
圖1為本發(fā)明的多通道隔離函數(shù)發(fā)生器結(jié)構(gòu)框圖。
[0017]圖2為實施本發(fā)明的24通道隔離函數(shù)發(fā)生器總體框圖。
[0018]圖3是圖2所示的邏輯控制單元原理框圖。
[0019]圖4是圖2所示的模擬單元原理框圖。
[0020]圖5為實施本發(fā)明的4通道隔離函數(shù)發(fā)生器總體框圖。
[0021](五)【具體實施方式】
下面結(jié)合附圖介紹本發(fā)明的兩種較佳實施方式。
[0022]實施例一:
結(jié)合圖2，為本發(fā)明所述的第一種較佳實施方式。圖2為24通道隔離函數(shù)信號發(fā)生器結(jié)構(gòu)框圖，圖3為圖2所示的控制控制單元的原理框圖，圖4為圖2所示的模擬單元原理框圖，各框圖的工作原理以及通道信號的多種應(yīng)用模式可見前面
【發(fā)明內(nèi)容】
中的有關(guān)論述。
[0023]圖2中的可編程邏輯器件采用FPGA器件EP2C8Q208 ;外部晶振時鐘頻率為40MHz，經(jīng)鎖相環(huán)倍頻后系統(tǒng)時鐘Fsys為280MHz，基頻時鐘FBAS為140kHz。
[0024]在圖3中，所示的邏輯控制單元幅度字為16bit、頻率字為40Bit、相位字12Bit、脈寬字為lOBit。幅度分辨率為0.01%，正弦信號和脈沖信號的頻率可達100kHz、頻率分辨率力ImHz，相位分辨率為0.1度，脈寬分辨率為0.1%。
[0025]在圖4中，正負5V隔離電源由芯片DCH01050?變換產(chǎn)生；控制邏輯單元輸出的4個控制邏輯PWMp FSQUj, FSETj, MODEj經(jīng)磁藕芯片ADUM1400 (4路高速隔離)隔離變換為模擬單元內(nèi)部的4個控制邏輯PWM、FSQU、FSET、MODE。產(chǎn)生V2及其反相信號的同相放大器和反相器的運放用采用AD8512以改善脈沖波跳沿質(zhì)量，其他跟隨器、反相器、同相放大器的運放全部由普通四運放實現(xiàn)。模擬單元產(chǎn)生的函數(shù)信號幅度變化范圍可達正負8V。4個二選一模擬開關(guān)由2片74HC4053實現(xiàn)，每個74HC4053各提供2組開關(guān)。有源低通濾波器需保證PWM信號的所有諧波分量衰減在SOdB以上；2組無源低通濾波器拓撲結(jié)構(gòu)相同，均為9階橢圓低通濾波器，第一級濾波器的通帶頻率在150kHz左右，第二級濾波器的通帶頻率在IlOkHz 左右。
[0026]實施例二:
結(jié)合圖5，為本發(fā)明所述的第二種較佳實施方式，工作原理和第一種實施方式一樣，只是使用的元器件的參數(shù)及函數(shù)信號技術(shù)指標有所不同。
[0027]在圖5中，可編程邏輯器件采用CPKD器件EPM570T100 ；Fsys為外部晶振頻率50MHz, Fsys經(jīng)偶數(shù)分頻的25kHz基頻時鐘FBAS。
[0028]圖5中，所示的控制邏輯單元幅度字為16bit、頻率字為36Bit、相位字12Bit、脈寬字為lOBit。幅度分辨率為0.01%，正弦信號和脈沖信號的頻率可達20kHz、頻率分辨率力ImHz，相位分辨率為0.1度，脈寬分辨率為0.1%。
[0029]在圖5中，正負15V隔離電源由芯片DCH01051?變換產(chǎn)生；控制邏輯單元輸出的4個控制邏輯PWMp FSQUj, FSETj, MODEj經(jīng)磁藕芯片ADUM1400 (4路高速隔離)隔離變換為模擬單元內(nèi)部的4個控制邏輯PWM、FSQU、FSET、MODE。產(chǎn)生V2及其反相信號同相放大器和反相放大器的運放用采用AD8512以改善脈沖波跳沿質(zhì)量，其他跟隨器、反相器、同相放大器的運放全部由普通四運放實現(xiàn)。模擬單元產(chǎn)生的函數(shù)信號幅度變化范圍可達正負20V。4個二選一模擬開關(guān)由I片ADG1334實現(xiàn)。有源低通濾波器需保證PWM信號的所有諧波分量衰減在SOdB以上；2組無源低通濾波器拓撲結(jié)構(gòu)相同，均為9階橢圓低通濾波器，第一級濾波器的通帶頻率在30kHz左右，第二級濾波器的通帶頻率在22kHz左右。
[0030]以上所述的僅為本發(fā)明的具體實施例，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明精神和原則之內(nèi)的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種多通道隔離函數(shù)信號發(fā)生器，其特征在于它包括單片可編程邏輯器件和模擬單元，可編程邏輯器件內(nèi)嵌有接口電路、時鐘發(fā)生電路以及控制邏輯單元；接口電路分別連接微處理器和控制邏輯單元，時鐘發(fā)生電路分別連接外部晶振和控制邏輯單元，控制邏輯單元連接模擬單元；控制邏輯單元包括參數(shù)設(shè)置電路、數(shù)控振蕩器、相位加法器和幅度字數(shù)據(jù)比較器、脈沖字數(shù)據(jù)比較器，參數(shù)設(shè)置電路分別連接數(shù)控振蕩器、相位加法器、幅度字數(shù)據(jù)比較器和脈沖字數(shù)據(jù)比較器，接口電路、時鐘發(fā)生電路分別連接數(shù)控振蕩器，數(shù)控振蕩器連接相位加法器，相位加法器連接幅度字數(shù)據(jù)比較器，幅度字數(shù)據(jù)比較器和相位加法器分別連接二選一數(shù)字開關(guān)，時鐘發(fā)生電路連接脈沖字數(shù)據(jù)比較器，二選一數(shù)字開關(guān)和脈沖字數(shù)據(jù)比較器分別連接模擬單元。
2.根據(jù)權(quán)利要求1所述的一種多通道隔離函數(shù)信號發(fā)生器，其特征在于所述的接口電路包括微處理器接口單元和鎖存器，微處理器連接微處理器接口單元，微處理器接口單元連接鎖存器，鎖存 器連接控制邏輯單元。
3.根據(jù)權(quán)利要求2所述的一種多通道隔離函數(shù)信號發(fā)生器，其特征在于所述的時鐘發(fā)生電路包括數(shù)字鎖相環(huán)倍頻單元、偶數(shù)分頻單元和計數(shù)器分頻單元，外部晶振連接數(shù)字鎖相環(huán)倍頻單元，數(shù)字鎖相環(huán)倍頻單元分別連接偶數(shù)分頻單元和計數(shù)器分頻單元，偶數(shù)分頻單元和計數(shù)器分頻單元分別連接控制邏輯單元；如可編程邏輯器件采用CPLD，則無數(shù)字鎖相環(huán)倍頻單元，外部晶振直接連接偶數(shù)分頻單元和二進制計數(shù)器分頻單元。
4.根據(jù)權(quán)利要求3所述的一種多通道隔離函數(shù)信號發(fā)生器，其特征在于所述的模擬單元包括依次連接的隔離單元，第一級二選一模擬開關(guān)，有源低通濾波單元，第二級二選一模擬開關(guān)，第一級跟隨、無源低通濾波、同相放大單元，第三級二選一模擬開關(guān)，第二級跟隨、無源低通濾波、同相放大單元，第四級二選一模擬開關(guān)和同相放大單元，控制邏輯單元連接隔離單元，同相放大單元輸出與其反相之差即為最終輸出。
5.根據(jù)權(quán)利要求1所述的一種多通道隔離函數(shù)信號發(fā)生方法，其波形發(fā)生電路由單片可編程邏輯器件和多路模擬單元構(gòu)成，可編程邏輯器件內(nèi)置了接口電路、時鐘發(fā)生電路、多個控制邏輯單元；模擬單元受4個控制邏輯產(chǎn)生函數(shù)信號，模擬單元由隔離DC-DC電源、高速磁耦或光耦芯片、模擬多路開關(guān)、運算放大器組成，其特征在于它包括以下步驟: (1)接口電路將來自微處理器的串行總線轉(zhuǎn)換為內(nèi)部并行總線BUS，以設(shè)置各通道信號幅度、頻率、相位、脈寬參數(shù)；接口電路還通過鎖存器設(shè)置各通道復(fù)位控制位S.，引入來自微處理器的全局復(fù)位SRST信號； (2)時鐘發(fā)生電路產(chǎn)生以下三種時鐘信號:系統(tǒng)時鐘信號Fsys、由Fsys經(jīng)偶數(shù)分頻后得到的基頻方波信號Fbas、由Fsys經(jīng)二進制計數(shù)器分頻后出來的時鐘數(shù)組Fout [15..0];如使用FPGA的數(shù)字鎖相環(huán)來提高Fsys頻率，就可以相應(yīng)提高輸出信號的頻段； (3)每個控制單元輸出PWM、FSQU,FSET、MODE邏輯信號；數(shù)組Fout[15..0]與幅度字相比較，數(shù)據(jù)比較器小于等于輸出即為表征幅度的PWM信號；基頻信號FBAS與模式控制位O進行或操作，輸出即為FSQU信號；用帶相位預(yù)置功能的數(shù)控制振蕩器輸出為數(shù)組PH[9..0]，數(shù)控振蕩器的輸入頻率字和相位字，工作時鐘為Fsys，復(fù)位信號為SRST，數(shù)組PH [9..0]與IOBit脈寬字相比較，數(shù)據(jù)比較器小于等于輸出即為表征脈沖波邏輯的信號，數(shù)組PH[9]表征正弦波邏輯的信號，模式控制位I選擇脈沖波邏輯信號或正弦波邏輯信號與模式控制位2進行或操作，其輸出即為邏輯FSET信號；模式控制位O也直接輸出作為邏輯MODE信號； (4)每個模擬單元僅受PWM、FSQU、FSET,MODE控制；基準及其反相分別接第一級二選一模擬開關(guān)的兩個輸入，該模擬開關(guān)受邏輯PWM信號控制，模擬開關(guān)公共端信號經(jīng)有源低通濾波后得到一個與PWM脈寬相關(guān)的直流電壓VDC5VDC及其反相分別接第二級二選一模擬開關(guān)的兩個輸入，模擬開關(guān)受邏輯FSQU信號控制，模擬開關(guān)公共端信號經(jīng)跟隨、無源低通濾波、同相放大后得到信號VO ；V0及其反相分別接第三級二選一模擬開關(guān)的兩個輸入，模擬開關(guān)受邏輯FSET信號控制，模擬開關(guān)公共端信號經(jīng)跟隨、無源低通濾波、同相放大后得到信號Vl ;V1及其反相接第四級二選一模擬開關(guān)的兩個輸入，模擬開關(guān)受邏輯MODE信號控制，模擬開關(guān)公共端信號同相放大后得到信號V2，V2及其反相之差作為輸出信號OUT ； (5)每路函數(shù)信號有三種工作模式:直流、脈沖、正弦；當模擬單元的FSQU、FSET,MODE均為I時，OUT為直流信號，信號幅度由PWM確定，即由控制單元的幅度字設(shè)置；當模擬單元的FSQU、M0DE均為I時，OUT為脈沖信號，信號的頻率、初始相位、脈寬由FSET確定；當模擬單元的FSQU、MODE均為I時，OUT為正弦信號，信號的頻率為FSET與FSQU之差，初始相位由FSET確定； (6)各函數(shù)信號均源于系統(tǒng)時鐘信號Fsys，由SRST可對所有通道復(fù)位，通道復(fù)位控制字可實現(xiàn)若干路信號復(fù)位，可以實現(xiàn)全部通道或部分通道函數(shù)信號同步；當通道間為同頻正弦波信號時，該種信號發(fā)生器即為一種多相隔離正弦波發(fā)生器；當若干路通道串聯(lián)使用時，可以形成包括合成諧波在內(nèi)復(fù)雜波形，可以形成大電壓變化范圍的波形信號，可以形成高偏置電壓的波形信號。
【文檔編號】H03K3/02GK103607183SQ201310628615
【公開日】2014年2月26日 申請日期:2013年12月2日 優(yōu)先權(quán)日:2013年12月2日
【發(fā)明者】童子權(quán), 任麗軍, 于曉洋, 姜月明, 馬艷艷, 熊浩東 申請人:哈爾濱理工大學(xué)