一種小數(shù)_整數(shù)分頻器電路及其實現(xiàn)方法
【專利摘要】本發(fā)明公開了一種小數(shù)_整數(shù)分頻電路及其實現(xiàn)方法，包括正交時鐘產(chǎn)生模塊，吞脈沖電路，二分頻器，模式控制模塊以及時鐘選擇模塊；首先，初始時鐘通過正交時鐘產(chǎn)生模塊產(chǎn)生互為正交的兩對差分時鐘信號；其次，MODE信號通過模式控制模塊產(chǎn)生吞脈沖控制信號，確定吞脈沖的次數(shù)；最后，時鐘選擇模塊選擇輸出時鐘。本電路通過編程MODE控制信號和時鐘選擇信號，可以實現(xiàn)不同整數(shù)和小數(shù)分頻因子的分頻，具有頻率分辨率高、分頻因子范圍大以及模塊重復利用率高的特性。本分頻器適用于可編程小數(shù)分頻鎖相環(huán)、頻率綜合器以及其他時鐘系統(tǒng)設計領域。
【專利說明】一種小數(shù)_整數(shù)分頻器電路及其實現(xiàn)方法

【技術領域】
[0001]本發(fā)明主要涉及時鐘系統(tǒng)設計領域，可應用于小數(shù)分頻鎖相環(huán)，射頻收發(fā)機中的頻率綜合器，特別是涉及一種小數(shù)_整數(shù)分頻器電路及其實現(xiàn)方法，使得小數(shù)分頻頻率合成器的設計實現(xiàn)更加簡便快捷。

【背景技術】
[0002]作為射頻通信領域中的關鍵模塊，頻率綜合器主要為發(fā)送系統(tǒng)提供高頻的載波信號，同時實現(xiàn)頻率調(diào)制功能，實現(xiàn)低頻數(shù)字信號到高頻信號的頻率調(diào)制；對于接收系統(tǒng)，頻率綜合器主要為其提供頻率間隔與發(fā)送系統(tǒng)一致的精確本振信號。
[0003]對于傳統(tǒng)頻率綜合器，輸出時鐘頻率滿足Fre_out=N*Fre_ref，其中Fre_out為頻率綜合器輸出時鐘頻率，F(xiàn)re_ref為輸入?yún)⒖紩r鐘的頻率，N為反饋分頻器的分頻因子。為了獲得頻率范圍寬、精度高以及相位噪聲性能好的輸出時鐘信號，頻率綜合器一般采用降低輸入?yún)⒖紩r鐘頻率Fre_ref技術來提高輸出時鐘的頻率分辨率；采用增大分頻因子N來實現(xiàn)輸出時鐘的頻率范圍。然而，采用較小頻率參考時鐘，意味著頻率綜合器的環(huán)路帶寬需要隨之減小，導致環(huán)路鎖定時間會隨之變長；同時，較窄的環(huán)路帶寬會使得環(huán)路對壓控振蕩器VCO的相位噪聲抑制能力不夠，降低頻率綜合器的相位噪聲性能；若采用大的分頻因子N，會使得相位噪聲貢獻正比于分頻因子N的其他子模塊(如鑒頻鑒相器、電荷泵等)的相位噪聲增大，同樣會惡化頻率綜合器的噪聲性能。
[0004]為了解決上述技術問題，本發(fā)明提出了一種小數(shù)_整數(shù)分頻器電路及其實現(xiàn)方法。該分頻器可以在參考時鐘頻率不變的情況下，實現(xiàn)頻率綜合器輸出時鐘頻率分頻率高和頻率范圍寬的功能要求，同時保證輸出時鐘信號的相位噪聲滿足設計需求，解決了時鐘頻率分頻率高、鎖定時間長和相位噪聲差的矛盾。小數(shù)_整數(shù)分頻器將VCO產(chǎn)生的高頻時鐘信號進行小數(shù)N.F分頻，最終達到鎖定時反饋時鐘頻率與參考時鐘頻率相同的目的，同時根據(jù)時鐘系統(tǒng)需求產(chǎn)生其他頻率需求的時鐘信號，其中N為整數(shù)，F(xiàn)為小數(shù)。
[0005]所述小數(shù)_整數(shù)分頻器，對整數(shù)和小數(shù)分頻因子進行編程，可以實現(xiàn)不同的分頻因子，最終獲得滿足目標頻率分辨率的不同頻率范圍的目標時鐘信號。


【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的問題在于:針對現(xiàn)有技術存在的問題，本發(fā)明提供一種小數(shù)_整數(shù)分頻器電路及其實現(xiàn)方法，該分頻器可以實現(xiàn)不同整數(shù)分頻因子N的小數(shù)分頻N.F以及不同整數(shù)分頻因子的整數(shù)分頻，提高了小數(shù)_整數(shù)分頻器的設計靈活性，降低頻率綜合器后分頻支路中整數(shù)分頻器的設計冗余度，擴大了同一頻率綜合器在相同頻率分辨率條件下的輸出頻率范圍。
[0007]為實現(xiàn)上述技術問題，本發(fā)明提出的解決方案為:一種小數(shù)_整數(shù)分頻器電路及其實現(xiàn)方法，其特征在于:包括正交時鐘產(chǎn)生模塊，吞脈沖電路，二分頻器，模式控制模塊以及時鐘選擇模塊； 上述分頻器中，所述的正交時鐘產(chǎn)生模塊，其特征在于:高頻時鐘信號CLK_IN通過正交時鐘產(chǎn)生模塊，產(chǎn)生了互為正交的兩對差分信號，其中第一對差分信號為CLKl和CLK1_BAR，第二對差分信號為CLK1_90和CLK1_90_BAR，CLKl和CLK1_90相差90度的相移；上述分頻器中，所述的模式控制模塊，其特征在于:模式控制信號MODE通過模式控制模塊產(chǎn)生四位并行的吞脈沖電路控制信號SEL〈0:3>,用于控制正交時鐘產(chǎn)生模塊生成的四路并行時鐘信號是否進行輸出，其中MODE信號的高電平脈寬為輸入時鐘信號CLK_IN周期的八倍，低電平脈寬為高電平脈寬的整數(shù)倍；
上述分頻器中，所述的吞脈沖電路，其特征在于:當MODE信號只含有一個高脈沖信號時，吞脈沖電路實現(xiàn)一次五分頻；當MODE信號含有N個高脈沖信號時，吞脈沖電路實現(xiàn)N次五分頻；
上述分頻器中，所述的二分頻器一和二分頻器二，其特征在于:對輸入時鐘信號進行二分頻；
上述分頻器中，所述的時鐘選擇模塊，其特征在于:將小數(shù)_整數(shù)分頻器產(chǎn)生的多路時鐘信號進行選擇輸出，獲得與目標頻率對應的時鐘信號，其中輸入信號分別為正交時鐘產(chǎn)生模塊生成的CLK_1 (4分頻)時鐘，吞脈沖電路產(chǎn)生的CLK_2 (4/5分頻)時鐘，第一個二分頻器產(chǎn)生的CLK_3(8/9分頻)時鐘以及第二個二分頻器產(chǎn)生的CLK_4(16/17分頻)時鐘。
[0008]與現(xiàn)有技術相比，本發(fā)明的優(yōu)點在于:
1、實現(xiàn)可編程的小數(shù)分頻因子N.F中的整數(shù)因子。與傳統(tǒng)的分頻率結(jié)構相比，本發(fā)明采用了整數(shù)分頻因子可編程的小數(shù)分頻技術，實現(xiàn)相同頻率分辨率的條件下提高了分頻器的工作頻率范圍。
[0009]2、實現(xiàn)整數(shù)分頻因子和小數(shù)分頻因子的可編程設計。與傳統(tǒng)的分頻器結(jié)構相比，本發(fā)明可以根據(jù)實際時鐘系統(tǒng)需求產(chǎn)生多路頻率精度不同的時鐘信號。
[0010]3、設計靈活性強。與傳統(tǒng)的分頻器結(jié)構相比，本發(fā)明結(jié)構簡單，在同一頻率綜合器電路中可以實現(xiàn)重復利用，降低了設計冗余度。

【專利附圖】

【附圖說明】
[0011]圖1是本發(fā)明小數(shù)_整數(shù)分頻電路的結(jié)構示意圖；
圖2是本發(fā)明正交時鐘產(chǎn)生模塊的輸出波形示意圖；
圖3是本發(fā)明模式控制模塊的輸出波形示意圖；
圖4是本發(fā)明吞脈沖電路的輸出波形示意圖；
圖5是本發(fā)明小數(shù)_整數(shù)分頻器的時鐘頻率信息示意圖。

【具體實施方式】
[0012]以下將結(jié)合附圖和具體實施例對本發(fā)明做進一步詳細說明。
[0013]參見圖1所示，本發(fā)明的一種小數(shù)_整數(shù)分頻電路主要包括正交時鐘產(chǎn)生模塊，吞脈沖電路，二分頻器，模式控制模塊以及時鐘選擇模塊。
[0014]結(jié)合圖1所示，所述的小數(shù)_整數(shù)分頻電路首先將高頻時鐘CLK_IN通過正交時鐘產(chǎn)生模塊，產(chǎn)生互為正交的兩對差分信號，其中第一對差分信號為CLKl和CLK1_BAR，第二對差分信號為CLK1_90和CLK1_90_BAR，CLKl和CLK1_90相差90度的相移，其輸出波形示意圖如圖2所示；
同時，模式控制信號MODE通過模式控制模塊產(chǎn)生四位并行的吞脈沖電路控制信號SEL〈0:3>，實現(xiàn)對正交時鐘產(chǎn)生模塊生成的四路并行時鐘信號進行選擇輸出，其中MODE信號的高電平脈寬為輸入時鐘信號CLK_IN周期的八倍，低電平脈寬為高電平脈寬的整數(shù)倍，圖3描述了模式控制模塊輸入輸出波形的對應關系；
正交時鐘產(chǎn)生模塊生成的四路并行時鐘信號和模式控制模塊產(chǎn)生的SEL信號作為吞脈沖電路的輸入信號，其中SEL〈0:3>對四路并行時鐘信號進行選擇輸出；當相鄰的兩個控制信號發(fā)生跳變時，當前輸出的時鐘信號會被關斷，同時選擇相位滯后該時鐘90度的另一個時鐘信號進行輸出，從而實現(xiàn)吞脈沖的效果。當SEL〈0:3>只有一個相鄰的沿跳變時，則吞脈沖電路會進行一次吞脈沖操作，當SEL〈0:3>出現(xiàn)N次相鄰的沿跳變時，則吞脈沖電路會進行N次吞脈沖操作，其中N由目標小數(shù)分頻因子決定，圖4描述有兩次相鄰沿跳變的吞脈沖電路的輸出波形；
吞脈沖電路實現(xiàn)不同次數(shù)的4和4+1分頻后，如果進行了 S次5分頻，P次4分頻，則表現(xiàn)出的小數(shù)分頻因子為4.F=(S*5+P*4)/(P+S);其輸出時鐘信號通過連續(xù)的兩次二分頻，其中第一個二分頻器模塊實現(xiàn)了 8和8+1分頻，如果進行了 S次9分頻，P次8分頻，則表現(xiàn)出的小數(shù)分頻因子為8.F=(S*9+P*8)/(P+S);其輸出時鐘再通過第二個二分頻器，最終達到對初始時鐘CLK_IN不同次數(shù)的16和16+1分頻，如果進行了 S次17分頻，P次16分頻，則表現(xiàn)出的小數(shù)分頻因子為16.F=(S*17+P*16)/(P+S)，其中F為小數(shù)，圖5描述了小數(shù)_整數(shù)分頻器的所有時鐘頻率信息。
[0015]上述產(chǎn)生的不同時鐘信號，將作為時鐘選擇模塊輸入信號，時鐘選擇信號根據(jù)實際時鐘頻率需求，進行輸出時鐘選擇，最終獲得滿足目標頻率信息的時鐘。
[0016]以上實施例所示的電路是為了詳細說明本發(fā)明專利，但本發(fā)明不局限于上述實施例，將器件簡單地替換所引起的電路變化亦屬于本發(fā)明的保護范圍，本發(fā)明的保護范圍應以權力要求書為準。
【權利要求】
1.一種小數(shù)_整數(shù)分頻器電路及其實現(xiàn)方法，其特征在于:包括正交時鐘產(chǎn)生模塊，吞脈沖電路，二分頻器，模式控制模塊以及時鐘選擇模塊。
2.如權利要求1所述的分頻器,其特征在于:高頻時鐘信號CLK_IN通過正交時鐘產(chǎn)生模塊，產(chǎn)生了互為正交的兩對差分信號，其中第一對差分信號為CLKl和CLK1_BAR，第二對差分信號為CLK1_90和CLK1_90_BAR，CLKl和CLK1_90相差90度的相移。
3.如權利要求1所述的分頻器，其特征在于:模式控制信號MODE通過模式控制模塊產(chǎn)生四位并行的吞脈沖電路控制信號SEL〈0:3>，實現(xiàn)對正交時鐘產(chǎn)生模塊生成的四路并行時鐘信號進行選擇輸出，其中MODE信號的高電平脈寬為輸入時鐘信號CLK_IN周期的八倍，低電平脈寬為高電平脈寬的整數(shù)倍。
4.如權利要求1所述的分頻器，其特征在于:當MODE信號只含有一個高脈沖信號時，吞脈沖電路實現(xiàn)一次五分頻；當MODE信號含有N個高脈沖信號時，吞脈沖電路實現(xiàn)N次五分頻。
5.如權利要求1所述的分頻器，其特征在于:所述的二分頻器主要對輸入時鐘信號進行二分頻。
6.如權利要求1所述的分頻器，其特征在于:所述的時鐘選擇模塊將小數(shù)_整數(shù)分頻器產(chǎn)生的多路時鐘信號進行選擇輸出，獲得與目標頻率對應的時鐘信號，其中輸入信號分別為正交時鐘產(chǎn)生模塊生成的CLK_1 (4分頻)時鐘，吞脈沖電路產(chǎn)生的CLK_2 (4/5分頻)時鐘，第一個二分頻器產(chǎn)生的CLK_3 (8/9分頻)時鐘以及第二個二分頻器產(chǎn)生的CLK_4 (16/17分頻)時鐘。
【文檔編號】H03L7/18GK104300975SQ201410494264
【公開日】2015年1月21日 申請日期:2014年9月25日 優(yōu)先權日:2014年9月25日
【發(fā)明者】郭斌 申請人:長沙景嘉微電子股份有限公司