正交分頻器的制造方法
【專利摘要】描述了一種正交分頻器的裝置。所述裝置不依賴于阻塞鎖存器，并且用于產(chǎn)生正交時鐘。所述裝置包括：能夠被時鐘信號控制的第一選擇單元，所述第一選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第一相位；能夠被所述時鐘信號控制的第三選擇單元，所述第三選擇單元用以接收所述正交時鐘的所述第一相位，所述第三選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第三相位，其中，所述第一選擇單元用以接收所述正交時鐘的所述第三相位。
【專利說明】
正交分頻器
【背景技術】
[0001]全正交時鐘是現(xiàn)代1/0(輸入輸出)系統(tǒng)的共同特征。例如，全正交時鐘用于PCI高速(外設部件互連高速)接口?，F(xiàn)有的用于產(chǎn)生全正交時鐘的電路消耗過多的功率、面積，并且具有受限的高頻工作帶寬。
【附圖說明】
[0002]由下文給出的【具體實施方式】和本公開內(nèi)容的各實施例的附圖，將更充分地理解本公開內(nèi)容的實施例，然而，這不應被視為將本公開內(nèi)容限制為特定實施例，而是僅為了說明和理解的目的。
[0003]圖1A圖示了用于產(chǎn)生正交時鐘的延時鎖相環(huán)(DLL)。
[0004]圖1B圖示了用于產(chǎn)生正交時鐘的壓控振蕩器(VC0)。
[0005]圖2A圖示了基于阻塞鎖存器(jam-latch)的電路正交時鐘發(fā)生器。
[0006]圖2B圖示了另一個基于阻塞鎖存器的電路正交時鐘發(fā)生器。
[0007]圖3圖示了根據(jù)本公開內(nèi)容的一個實施例的無競爭循環(huán)正交時鐘發(fā)生器(content1n free circular quadrature clock generator)。
[0008]圖4圖示了根據(jù)本公開內(nèi)容的另一個實施例的另一個無競爭循環(huán)正交時鐘發(fā)生器。
[0009]圖5圖示了根據(jù)本公開內(nèi)容的一個實施例的具有產(chǎn)生確定性輸出的選項的無競爭循環(huán)正交時鐘發(fā)生器。
[0010]圖6圖示了根據(jù)本公開內(nèi)容的另一個實施例的相對于圖4的不依賴于阻塞鎖存器的電路來比較圖2的具有阻塞鎖存器的電路的變化的帶寬的繪圖。
[0011]圖7圖示了根據(jù)本公開內(nèi)容的另一個實施例的另一個具有產(chǎn)生確定性輸出的選項的無競爭循環(huán)正交時鐘發(fā)生器。
[0012]圖8是根據(jù)本公開內(nèi)容的另一個實施例的用于圖7的實施例中的多路復用器。
[0013]圖9是根據(jù)本公開內(nèi)容的一個實施例的具有無競爭循環(huán)正交時鐘發(fā)生器的智能設備或計算機系統(tǒng)或SoC(片上系統(tǒng))。
【具體實施方式】
[0014]圖1A圖示了用于產(chǎn)生正交時鐘的延時鎖相環(huán)(DLL)10。在此示例中，DLL 100由四個延時單元--Delay0、Delayl、Delay2、和Delay3--以及用于為延時單元產(chǎn)生控制信號
(在此示例中為模擬電壓Vctrl)的控制模塊Ctrl組成。輸入時針ClkIn被控制模塊和第一延時單元DelayO接收。每個延時單元的輸出是正交時鐘——Clk90、Clkl80、Clk270、Clk0的其中之一，其中，ClkO是參考相位，Clk90具有與ClkO的參考相位相隔90度的相位，Clkl80具有與ClkO的參考相位相隔180度的相位，并且Clk270具有與ClkO的參考相位相隔270度的相位。
[0015]這些時鐘相位可以用于對通過傳輸介質(zhì)所接收的數(shù)據(jù)(被表示為眼)進行采樣。例如，ClkO和Clkl80上的上升沿開始偶數(shù)和奇數(shù)數(shù)據(jù)眼，并且Clk90和Clk270上的上升沿在這些眼的中間提供采樣點。然而，相對于可能消耗較少功率的其它數(shù)字電路，DLL 100消耗高功率和面積以產(chǎn)生正交時鐘。此外，生成模擬控制電壓Vctrl使用通常比數(shù)字電路消耗更多功率的模擬電路。
[0016]圖1B圖示了用于產(chǎn)生正交時鐘的壓控振蕩器(VCO)WO13Vra120由多個延時單元組成。在此示例中，VCO 120由以環(huán)型拓撲耦合在一起的偶數(shù)數(shù)目的差分延時單元組成。例如，差分延時單元DelayO親合到差分延時單元Delay2，差分延時單元Delay2親合到差分延時單元Delay3，差分延時單元Delay3親合到差分延時單元Delay4，差分延時單元Delay4親合到差分延時單元Delay5，差分延時單元Delay5親合到差分延時單元Delay6，差分延時單元Delay6親合回差分延時單元DelayO。
[0017]在此示例中，使用第二VCO后置的放大器一一Ampl和Amp2，來產(chǎn)生正交時鐘。這里，Amplf禹合到差分延時單元Delay3的輸出，而Amp2親合到差分延時單元Delay6的輸出。在此示例中，Ampl產(chǎn)生Clk90和Clk270，而Amp2產(chǎn)生Clkl80和ClkO。這里，VCO占空比將影響正交質(zhì)量。遺憾的是，低噪音VCO可能通常需要比“全”速運行得快，尤其是面積要求與頻率成反比的基于LC的VC0。這要求VCO后置的分頻器能夠承受比標準內(nèi)核邏輯可承受的頻率高得多的頻率。這里，每個差分延時單元被由比傳統(tǒng)數(shù)字電路消耗更多功率的模擬電路所產(chǎn)生的模擬電壓Vctrl控制。對于低功率器件以及對于高頻使用，基于VCO 120的正交架構(gòu)變得具有挑戰(zhàn)性。
[0018]圖2A圖示了基于阻塞鎖存器的電路正交時鐘發(fā)生器200(或正交分頻器200)。在此示例中，發(fā)生器200由鎖存器的環(huán)組成，鎖存器接收時鐘和互補時鐘(clock bar)(分別為ClkIn和ClkInb)信號作為多路復用器(Mux)的輸入。ClkInb信號是ClkIn信號的反相信號。在此示例中，使用了四個鎖存器和兩個阻塞鎖存器電路(即，jamO和jaml)。每個鎖存器的輸出用于產(chǎn)生正交時鐘的相位。正交時鐘的四個相位是Clk0、Clk90、Clkl80、和Clk270，其中，Clk0_b、Clk90_b、Clkl80_b、Clk270_b 信號分別是時鐘信號 Clk0、Clk90、Clkl80、和 Clk270的反相信號。在以下描述中，術語節(jié)點和該節(jié)點上的信號可以使用相同名稱。例如，依據(jù)句子的語境，ClkO可以指節(jié)點ClkO或ClkO信號。
[0019]第一鎖存器包括muxO、反相器invO和反相器invl。皿ιχΟ是兩輸入的多路復用器muxO，其輸入Af禹合到前一鎖存器的輸出，第二輸入B經(jīng)由反相器invO和invlf禹合到muxO的輸出。這里，invO和invlf禹合在一起，使得invl接收muxO的輸出并且產(chǎn)生Clk0_b輸出，該輸出被invO接收為輸入，invO的輸出被提供為muxO的輸入B。在此示例中，前一鎖存器的輸出為Clk270。輸出Clk0_b*反相器inv2反相以產(chǎn)生ClkO13ClkO構(gòu)成正交時鐘的參考相位。muxO由選擇輸入SelA控制。在此示例中，SelA接收ClkIn信號。
[°02°] 第二鎖存器包括muxl、反相器inv3和反相器invLmuxl是兩輸入的多路復用器mux I，其輸入Af禹合到前一鎖存器的輸出，第二輸入13經(jīng)由反相器;[鮮3和;[鮮4親合到皿《1的輸出。這里，inv3和inv4親合在一起，使得inv4接收muxl的輸出并且產(chǎn)生(311^90_13輸出，該輸出被inv3接收為輸入，inv3的輸出被提供為mux I的輸入B。在此示例中，前一鎖存器的輸出為ClkO。輸出Clk90_b*反相器inv5反相以產(chǎn)生Clk90<Xlk90構(gòu)成相對于正交時鐘的參考相位ClkO為90度的相位信號。muxl由選擇輸入SelA控制。在此示例中，SelA接收ClkInb信號。[0021 ] 第三鎖存器包括mux2、反相器inv6和反相器inv7。皿ιχ2是兩輸入的多路復用器mux2，其輸入Af禹合到前一鎖存器的輸出，第二輸入B經(jīng)由反相器inv6和inv7親合到mux2的輸出。這里，inv6和inv7耦合在一起，使得inv7接收mux2的輸出并且產(chǎn)生Clkl80_b輸出，該輸出被inv6接收為輸入，inv6的輸出被提供為mux2的輸入B。在此示例中，前一鎖存器的輸出為Clk90。輸出Clkl80_b*反相器inv7反相以產(chǎn)生ClklSOXlklSO構(gòu)成相對于正交時鐘的參考相位ClkO為180度的相位信號。mux2由選擇輸入SelA控制。在此示例中，SelA接收ClkIn信號。
[0022]第四鎖存器包括mux3、反相器inv9和反相器invKLmuxS是兩輸入的多路復用器mux3，其輸入Af禹合到前一鎖存器的輸出，第二輸入B經(jīng)由反相器inv9和invlOf禹合到mux3的輸出。這里，inv9和invlO耦合在一起，使得invlO接收mux3的輸出并且產(chǎn)生Clk270_b輸出，該輸出被inv9接收為輸入，inv9的輸出被提供為mux3的輸入B。在此示例中，前一鎖存器的輸出為Clkl80。輸出Clk270_b*反相器invlO反相以產(chǎn)生Clk270<Xlk270構(gòu)成相對于正交時鐘的參考相位ClkO為270度的相位信號。mux3由選擇輸入SelA控制。在此示例中，SelA接收ClkInb 信號。
[0023]包括兩個交叉耦合的反相器的jamO耦合到Clk0J^PClkl80_b。包括兩個交叉耦合的反相器的jaml親合到Clk90_t^PClk270_b。由于它們的基于競爭的設計，jamO和jaml可能展現(xiàn)出差的頻率縮放。寫入到阻塞鎖存器(即，jamO和jaml)中消耗功率以確保每個阻塞鎖存器中的交叉耦合的反相器輸出差分邏輯電平。
[0024]圖2B圖示了另一個基于阻塞鎖存器的電路正交時鐘發(fā)生器220(或正交分頻器220)。圖2B類似于圖2A，除了去除了多路復用器之間的反相器驅(qū)動以外。例如，在muxO和muxl之間去除invl和inv2，在muxl和mux2之間去除inv4和inv5，在mux2和mux3之間去除；[11￥7和；[11￥8，在皿^3和皿^0之間去除；[11￥10和；[11￥11。
[0025]通過去除阻塞鎖存器jamO和jaml，實施例增強了圖2A-2B的環(huán)型鎖存器設計的頻率帶寬。實施例還將每個鎖存器(即，第一、第二、第三和第四鎖存器)的反相輸出耦合到另一個鎖存器的多路復用器的輸入B。實施例的一個技術效果是正交時鐘發(fā)生器比圖2B的正交發(fā)生器快大約25%，S卩，頻率帶寬遠大于圖2B的正交發(fā)生器的帶寬。以上技術效果不是限制性的技術效果。其它技術效果將從實施例明顯。
[0026]在以下描述中，將討論很多細節(jié)，以提供對本公開內(nèi)容的實施例的更詳盡的解釋。但是，對于本領域的技術人員將顯而易見的是，可以在不需要這些具體細節(jié)的情況下來實踐本公開內(nèi)容的實施例。在其它情況下，通過框圖的形式而非以細節(jié)示出了公知的結(jié)構(gòu)和器件，以避免模糊本公開內(nèi)容的實施例。
[0027]注意，在所述實施例的對應附圖中，采用線表示信號。某些線可以較粗，以指示較主要的構(gòu)成信號通路，和/或在一個或多個末端具有箭頭，以指示主信息流向。這樣的指示并非旨在限制性的。相反，結(jié)合一個或多個示例性實施例的線用于促進對電路或邏輯單元的更容易的理解。任何被表示的如通過設計需要或偏好所指定的信號都可以實際上包括一個或多個可以沿任一方向傳播并且可以采用任何適當類型的信號方案來實施的信號。
[0028]在說明書中通篇采用的以及在權利要求中采用的術語“連接”是指被連接的東西之間的直接電連接，而沒有任何中間器件。術語“耦合”要么是指所連接的東西之間的直接電連接，要么是指通過一個或多個無源或有源中間器件的間接連接。術語“電路”是指一個或多個被布置為相互協(xié)作以提供期望功能的無源和/或有源部件。術語“信號”是指至少一個電流信號、電壓信號或數(shù)據(jù)/時鐘信號。單數(shù)冠詞的含義包括復數(shù)參考。“內(nèi)”的含義包括“內(nèi)”和“上”。
[0029]術語“縮放”一般是指使設計(原理圖和布局)從一種工藝技術轉(zhuǎn)換到另一種工藝技術。術語“縮放”一般指在相同的技術節(jié)點內(nèi)縮小布局和設備。術語“縮放”還可以指相對于另一參數(shù)(例如，電源電平)調(diào)整(例如，放慢)信號頻率。詞語“大體上”、“接近”、“大約”、“近乎”以及“約” 一般是指處于目標值的+/-20%內(nèi)。
[0030]除非另行指出，否則采用“第一”、“第二”、“第三”等順序形容詞來描述共同對象，只是表明正在參考類似對象的不同實例，而不是旨在暗示如此描述的對象必須按照排列的方式或者任何其它方式處于既定的時間或者空間順序內(nèi)。
[0031]出于所述實施例的目的，晶體管是金屬氧化物半導體(MOS)晶體管，其包括漏極、源極、柵極和體塊(bulk)端子。所述晶體管還包括三柵極和FinFet晶體管、柵極全環(huán)繞圓柱形晶體管或者其它實現(xiàn)晶體管的功能的器件，例如，碳納米管或電子自旋器件。源極和漏極端子可以是等同的端子，并且在本文中可互換使用。本領域的技術人員將認識到在不背離本公開內(nèi)容的范圍的情況下可以采用其它晶體管，例如，雙極結(jié)型晶體管一一BJT PNP/NPN、BiCM0S、CM0S、eFET等。術語“MN”是指η型晶體管(例如，匪0S、NPN BJT等)，并且術語“MP”是指P型晶體管(例如，PMOS、PNP BJT等)。
[0032]圖3圖示了根據(jù)本公開內(nèi)容的一個實施例的無競爭循環(huán)正交時鐘發(fā)生器300(或正交分頻器300)。要指出的是，圖3的那些與任何其它圖的元件具有相同附圖標記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。為了不模糊實施例，參考圖2A來描述發(fā)生器300。
[0033]根據(jù)一個實施例，與圖2A的實施例相比，正交發(fā)生器300具有較少的邏輯門并且消除了諸如jamO和jaml等阻塞發(fā)生器的使用。在一個實施例中，invl的輸出直接輸入到第三多路復用器mux2 (也稱作第三選擇單元)的輸入B。在一個實施例中，inv7的輸出直接輸入到第一多路復用器muxO(也稱作第一選擇單元)的輸入B。在一個實施例中，inv4的輸出直接輸入到第四多路復用器muX3(也稱作第四選擇單元)的輸入B。在一個實施例中，invlO的輸出直接輸入到第二多路復用器muxl(也稱作第二選擇單元)的輸入B。在一個實施例中，使用通過門(pass-gate)來實施多路復用器。在其它實施例中，可以使用其它電路來實施選擇單
J L ο
[0034]通過從正交發(fā)生器200中去除競爭阻塞鎖存器(S卩，jamO和jaml)和額外的反相器，圖3的實施例與正交發(fā)生器200和220相比實現(xiàn)了較高的帶寬和較低的功耗。在此實施例中，環(huán)型拓撲用于確保與競爭互補的狀態(tài)產(chǎn)生。在一個實施例中，jamO和jaml的保持回路被轉(zhuǎn)換為交叉耦合的(即，具有Clk0J^PClkl80b的回路，和具有Clk90J^PClk270b的回路)。在此實施例中，還去除了 ;[11￥0、;[11￥3、;[11￥6、和;[11￥9。在圖3的實施例中，節(jié)點ClkIn和ClkInb上的負載和圖2A中保持相同，但是整體布局小于圖2A的發(fā)生器的布局。
[0035]圖4圖示了根據(jù)本公開內(nèi)容的另一個實施例的無競爭循環(huán)正交時鐘發(fā)生器400(或正交分頻器400)。要指出的是，圖4的那些與任何其它圖的元件具有相同附圖標記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。參考圖2-3來描述圖4的實施例。為了不模糊實施例，只描述圖3和圖4之間的主要差別。
[0036]在一個實施例中，去除了inv2、inv5、inv8和invll。在一個實施例中，第一多路復用器muxO的輸入為Clk270J^PClkl80_b。在一個實施例中，第二多路復用器muxl的輸入為Clk270J^PClk0_b。在一個實施例中，第三多路復用器mux2的輸入為Clk0J^PClk90_b。在一個實施例中，第四多路復用器mux3的輸入為Clk90J^PClkl80_b。
[0037]在一個實施例中，耦合用以接收ClkOJ^^反相器(未示出)來產(chǎn)生由另一電路使用的ClkO。在一個實施例中，耦合用以接收Clk90J^^反相器(未示出)來產(chǎn)生由另一電路使用的Clk90。在一個實施例中，耦合用以接收Clkl80J^^反相器(未示出)來產(chǎn)生由另一電路使用的Clkl80。在一個實施例中，耦合用以接收Clk270J^^反相器(未示出)來產(chǎn)生由另一電路使用的Clk270。在圖4的實施例中，節(jié)點ClkIn和ClkInb上的負載保持與圖2A和圖3相同，但是整體布局面積可能小于圖2A和圖3的發(fā)生器的布局面積。
[0038]圖5圖示了根據(jù)本公開內(nèi)容的一個實施例的具有產(chǎn)生確定性輸出的選項的無競爭循環(huán)正交時鐘發(fā)生器500(或正交分頻器500)。要指出的是，圖5的那些與任何其它圖的元件具有相同附圖標記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。為了不模糊圖5的實施例，不再討論先前討論過的元件。
[0039]—些分頻器可能需要以確定性的方式來停駐(park)它們的輸出，優(yōu)選地不損害分頻器對稱。在一個實施例中，在停駐期間，差分輸入時鐘保持互補，避免N-P-N-P鎖存器環(huán)中的沖過振蕩。與圖4的實施例相比，用邏輯門來代替反相器invl、inv4、inv7和invlO。
[0040]在一個實施例中，邏輯門是NOR門。在一個實施例中，用NOR門norl來代替invl。在一個實施例中，用NOR門nor4來代替inv4。在一個實施例中，用NOR門nor7來代替inv7。在一個實施例中，用NOR門norlO來代替invlO。在一個實施例中，每個NOR門的輸入的其中之一是多路復用器的輸出。
[0041 ]在一個實施例中，NOR門的其中之一接收Reset信號作為第二輸入。在此實施例中，nor I接收Reset信號，而其它NOR門(即，nor4、nor7和!!。!^(^的第二輸入為地丨即，Vss)。在此實施例中，當Reset信號被斷言(S卩，從邏輯低轉(zhuǎn)變?yōu)檫壿嫺?時，ClkO被強制為邏輯低，這反過來使Clk90和Clkl80變?yōu)檫壿嫺撸⑶沂笴lk270變?yōu)檫壿嫷?。通過使Clk0、Clk90、Clkl80和Clk270被設定為恒定的邏輯電平，分頻器500被停駐。在一個實施例中，當Reset被取消斷言時，分頻器500繼續(xù)正常操作并且產(chǎn)生正交時鐘Clk0、Clk90、Clkl80和Clk270。
[0042]在一個實施例中，邏輯門為NAND門(未示出)。在一個實施例中，用NAND門nandl來代替invl。在一個實施例中，用NAND門nand4來代替inv4。在一個實施例中，用NAND門nand7來代替inv7。在一個實施例中，用NAND門nandlO來代替invlO。在一個實施例中，每個NAND門的輸入的其中之一是多路復用器的輸出。
[0043]在一個實施例中，NAND門的其中之一接收ResetB信號作為第二輸入，其中，ResetB信號是Reset信號的邏輯反。當Reset信號被斷言時，ResetB被取消斷言(S卩，從邏輯高轉(zhuǎn)變?yōu)檫壿嫷?。在此實施例中，nandl接收ResetB信號，而其它NAND門(即，nand4、nand7和nandlO)的第二輸入為供電電源(S卩，Vdd)。在此實施例中，當ResetB信號被斷言，ClkO被強制為邏輯高，這反過來使Clk90和Clkl80變?yōu)檫壿嫷?，并且使Clk270變?yōu)檫壿嫺?。通過使Clk0、Clk90、Clkl80和Clk270被設定為恒定的邏輯電平，分頻器500被停駐。在一個實施例中，當ResetB被取消斷言時，分頻器500繼續(xù)正常操作并且產(chǎn)生正交時鐘信號Clk0、Clk90、Clkl80和Clk270。在其它實施例中，諸如0R、AND等其它邏輯門可以用于代替NOR門以在復位信號斷言或取消斷言時停駐分頻器500。
[0044]圖6圖示了根據(jù)一個實施例的相對于圖4的不依賴于阻塞鎖存器的電路來比較圖2B的具有阻塞鎖存器的電路的帶寬的繪圖600。要指出的是，圖6的那些與任何其它圖的元件具有相同附圖標記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。
[0045]這里，繪圖600的X軸是ClkIn的以GHz為單位的頻率，并且繪圖600的y軸是ClkIn/ClkOut的比率。波形601是分頻器200的最大頻率。波形602是分頻器300的最大頻率。因為所期望的操作是兩分頻的，所以如果Clkln/ClkOut比率為2.0，則繪圖上的點被視為起作用的。因此，波形601具有約11.8GHz的最大作用頻率，而波形602具有約14.0GHz的最大作用頻率。
[0046]圖7圖示了根據(jù)本公開內(nèi)容的另一個實施例的具有產(chǎn)生確定性輸出的選項的無競爭循環(huán)正交時鐘發(fā)生器700。要指出的是，圖7的那些與任何其它圖的元件具有相同附圖標記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。參考圖4和圖5來描述圖7。為了不模糊圖7的實施例，只討論圖4的實施例和圖7的實施例之間的差別。
[0047]在此實施例中，與圖3-5的兩輸入的多路復用器相比，多路復用器mux0、muxl、mux2和muX3為三輸入的多路復用器。作為三輸入的多路復用器，每個多路復用器被兩個選擇信號控制。這里，兩個選擇信號是SelA和Off，其中，SelA耦合到時鐘信號(ClkIn或ClkInb)。在一個實施例中，當Off信號被斷言(被多路復用器的輸入Off接收)時，Clk0_b、Clk90_b、(:11^180_13和(:11^70_13被停駐到確定值。在一個實施例中，多路復用器的第三輸入是Parked
[i](其中，i是整數(shù))信號的向量，該信號用于按期望建立Clk0_b、Clk90_b、Clkl80J^PClk270_b的停駐狀態(tài)。
[0048]圖8是根據(jù)一個實施例的用于圖7的實施例中的多路復用器800。要指出的是，圖8的那些與任何其它圖的元件具有相同附圖標記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。
[0049]在一個實施例中，多路復用器800包括傳輸門(transmiss1n gate)TGl、TG2、和丁03、邏輯門(例如，勵1?門)83七61和83七62、以及反相器;[鮮1、;[11￥2、和;[11￥3。多路復用器的三個輸入為A、B、P，并且控制信號為Off和SelA。在此實施例中，P耦合到Parked[i]的位的其中之一。在一個實施例中，Off信號(也被稱為輸入Off)和SelA信號的反相被gatel接收以產(chǎn)生SelA_bb信號。在一個實施例中，invl接收SelA_b信號并且產(chǎn)生SelA_bb信號。在一個實施例中，561六_13用于控制TGl的η型晶體管，并且SelA_bb用于控ffjijTGl的P型晶體管。通過將η型晶體管與P型晶體管并聯(lián)耦合來構(gòu)成傳輸門。
[0050]在一個實施例中，Off信號(也被稱為輸入Off)和SelA信號被gate2接收以產(chǎn)生SelB信號。在一個實施例中，反相器inv2接收SelB信號以產(chǎn)生SelB_b信號，號用于控制TG2的P型晶體管，而SelB用于控制TG2的η型晶體管。在一個實施例中，在TG2的輸入處接收輸入A。在一個實施例中，由TG2接收輸入B。在一個實施例中，由TG3接收輸入P。在一個實施例中，反相器inv3通過對Off信號反相來產(chǎn)生0ff_b。在一個實施例中，0ff_Mt號用于控制TG3的P型晶體管，而OfT信號用于控制TGl的η型晶體管。
[0051]這里的實施例可以用于任何需要正交分頻器的電路。例如，LC-鎖相環(huán)(PLL)或其它PLL。實施例不限于正交分頻器。實施例的構(gòu)思可以延伸到6分頻、8分頻等的分頻器。
[0052]圖9是根據(jù)本公開內(nèi)容的一個實施例的具有無競爭循環(huán)正交時鐘發(fā)生器的智能設備或計算機系統(tǒng)1600或SoC(片上系統(tǒng))。要指出的是，圖9的那些與任何其它圖的元件具有相同附圖標記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。
[0053]圖9圖示了可以采用平面接口連接器的移動設備的實施例的框圖。在一個實施例中，計算設備1600表示移動計算設備，例如，計算平板電腦、移動電話或智能電話、支持無線的電子閱讀器、或者其它無線移動設備。應當理解，只是大致示出了某些部件，并未在計算設備1600中示出這樣的設備的所有部件。
[0054]在一個實施例中，計算設備1600包括具有根據(jù)所討論的實施例的無競爭循環(huán)正交時鐘發(fā)生器的第一處理器1610。計算設備1600的其它塊還可以包括實施例的無競爭循環(huán)正交時鐘發(fā)生器。本公開內(nèi)容的各種實施例還在1670內(nèi)包括諸如無線接口等網(wǎng)絡接口，使得系統(tǒng)實施例可以并入諸如手機或個人數(shù)字助理等無線設備中。
[0055]在一個實施例中，處理器1610(和/或處理器1690)可以包括一個或多個物理設備，例如，微處理器、應用處理器、微控制器、可編程邏輯設備或其它處理設備。在一個實施例中，處理器1690是可選的。處理器1610執(zhí)行的處理操作包括可以在其上執(zhí)行應用和/或設備功能的操作平臺或操作系統(tǒng)的執(zhí)行。所述處理操作包括與和人類用戶或者和其它設備的I/0(輸入/輸出)相關的操作、與功率管理相關的操作、和/或與將計算設備1600連接至另一設備相關的操作。所述處理操作還可以包括與音頻I/O和/或與顯示I/O相關的操作。
[0056]在一個實施例中，計算設備1600包括音頻子系統(tǒng)1620，音頻子系統(tǒng)1620表示與向所述計算設備提供音頻功能相關的硬件(例如，音頻硬件和音頻電路)和軟件(例如，驅(qū)動程序、編解碼器)部件。音頻功能可以包括揚聲器和/或耳機輸出以及麥克風輸入。可以將用于這樣的功能的設備集成到計算設備1600內(nèi)，或者將其連接至計算設備1600。在一個實施例中，用戶通過提供由處理器1610接收和處理的音頻命令而與計算設備1600交互。
[0057]顯示子系統(tǒng)1630表示為用戶提供可視和/或觸感顯示以與計算設備1600交互的硬件(例如，顯示設備)和軟件(例如，驅(qū)動程序)部件。顯示子系統(tǒng)1630包括顯示界面1632，顯示界面1632包括用于向用戶提供顯示的具體屏幕或硬件設備。在一個實施例中，顯示界面1632包括與處理器1610分離的邏輯以執(zhí)行至少某種與所述顯示相關的處理。在一個實施例中，顯示子系統(tǒng)1630包括為用戶既提供輸出又提供輸入的觸摸屏(或者觸控板)設備。
[0058]I/O控制器1640表示與和用戶之間的交互相關的硬件設備和軟件部件。I/O控制器1640可操作以管理作為音頻子系統(tǒng)1620和/或顯示子系統(tǒng)1630的一部分的硬件。此外，I/O控制器1640圖示了用于連接至計算設備1600的額外設備的連接點，用戶可以通過該連接點與所述系統(tǒng)交互。例如，能夠附接至計算設備1600的設備可以包括麥克風設備、揚聲器或者立體聲系統(tǒng)、視頻系統(tǒng)或者其它顯示設備、鍵盤或小鍵盤設備或者供特定應用使用的其它I/O設備，例如，讀卡機或其它設備。
[0059]如上文所述，I/O控制器1640可以與音頻子系統(tǒng)1620和/或顯示子系統(tǒng)1630交互。例如，通過麥克風或其它音頻設備的輸入能夠為計算設備1600的一個或多個應用或功能提供輸入或命令。此外，能夠代替顯示輸出或者除顯示輸出之外提供音頻輸出。在另一個示例中，如果顯示子系統(tǒng)1630包括觸摸屏，那么所述顯示設備還充當輸入設備，該設備可以至少部分受到I/O控制器1640管理。在計算設備1600上還可以有額外的按鈕或開關，以提供受到I/O控制器1640管理的I/O功能。
[0060]在一個實施例中，I/O控制器1640管理諸如加速度計、照相機、光傳感器或其它環(huán)境傳感器、或者其它能夠包含到計算設備1600中的硬件的設備。所述輸入可以是直接用戶交互的一部分，也可以向所述系統(tǒng)提供環(huán)境輸入以影響其操作(例如，對噪聲的過濾、調(diào)整顯示器以用于亮度檢測、為照相機施加閃光或者其它特征)。
[0061 ] 在一個實施例中，計算設備1600包括功率管理1650，功率管理1650管理電池功率使用、電池的充電以及與節(jié)能操作相關的特征。存儲器子系統(tǒng)1660包括用于存儲計算設備1600內(nèi)的信息的存儲器設備。存儲器可以包括非易失性(如果對存儲器設備的供電中斷那么狀態(tài)不發(fā)生變化)和/或易失性(如果對存儲器設備的供電中斷那么狀態(tài)不確定)存儲器設備。存儲器子系統(tǒng)1660可以存儲應用數(shù)據(jù)、用戶數(shù)據(jù)、音樂、照片、文檔或其它數(shù)據(jù)以及與計算設備1600的應用和功能的執(zhí)行相關的系統(tǒng)數(shù)據(jù)(不管是長期的還是暫時的)。
[0062]也可以將實施例的元件提供為用于存儲計算機可執(zhí)行指令(例如，用于實施本文中討論的任何其它過程的指令)的機器可讀介質(zhì)(例如，存儲器1660)。所述機器可讀介質(zhì)(例如，存儲器1660)可以包括但不限于:閃速存儲器、光盤、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相變存儲器(PCM)或者其它類型的適于存儲電子或計算機可執(zhí)行指令的機器可讀介質(zhì)。例如，可以將本公開內(nèi)容的實施例作為計算機程序(例如，B1S)進行下載，可以經(jīng)由通信鏈路(例如，調(diào)制解調(diào)器或網(wǎng)絡連接)通過數(shù)據(jù)信號將該計算機程序從遠程計算機(例如，服務器)傳輸至請求計算機(例如，客戶端)。
[0063]連接(connectivity )1670包括能夠使計算設備1600與外部設備通信的硬件設備(例如，無線和/或有線連接器和通信硬件)和軟件部件(例如，驅(qū)動程序、協(xié)議棧)。計算設備1600可以是單獨的設備，例如，其它計算設備、無線接入點或基站，以及外圍設備，例如，耳機、打印機或其它設備。
[0064]連接1670可以包括多種不同類型的連接。為了通用化，將計算設備1600圖示為具有蜂窩連接1672和無線連接1674。蜂窩連接1672—般是指通過無線載波提供的蜂窩網(wǎng)絡連接，例如，經(jīng)由GSM(全球移動通信系統(tǒng))或者其變型或衍生品、CDMA(碼分多址)或者其變型或衍生品、TDM(時分多路復用)或者其變型或衍生品或者其它蜂窩服務標準所提供的蜂窩網(wǎng)絡連接。無線連接(或無線接口)1674是指非蜂窩的無線連接，并且可以包括個人區(qū)域網(wǎng)(例如，藍牙、近場等)、局域網(wǎng)(例如，W1-Fi)和/或廣域網(wǎng)(例如WiMax)或者其它無線通信。
[0065]外圍連接(peripheral connect1ns) 1680包括用于實施外圍連接的硬件接口和連接器以及軟件部件(例如，驅(qū)動程序、協(xié)議棧)。應當理解，計算設備1600既可以是到其它計算設備的外圍設備(“到” 1682)，也可以具有與之連接的外圍設備(“從” 1684)。計算設備1600通常具有連接至其它計算設備的“對接”連接器，從而實現(xiàn)諸如對計算設備1600上的內(nèi)容進行管理(例如，下載和/或上載、修改、同步)的目的。此外，對接連接器能夠允許計算設備1600連接至某些外圍設備，從而允許計算設備1600控制對例如視聽系統(tǒng)或其它系統(tǒng)的內(nèi)容輸出。
[0066]除了專有對接連接器或其它專有連接硬件之外，計算設備1600還能夠經(jīng)由公用的或者基于標準的連接器來實施外圍連接1680。常見類型可以包括通用串行總線(USB)連接器(其可以包括很多不同硬件接口中的任何接口)、包括迷你顯示端口(MDP)的顯示端口、高清晰度多媒體接口(HDMI)、火線(Firewire)或其它類型。
[0067]在說明書中對“實施例”、“一個實施例”、“一些實施例”或者“其它實施例”的參考是指在至少一些實施例中但是未必在所有實施例中包括的結(jié)合所述實施例描述的具體特征、結(jié)構(gòu)或特性?！皩嵤├?、“一個實施例”或者“一些實施例”的各種出現(xiàn)未必全部是指相同的實施例。如果說明書陳述“可以”、“或許”或者“可能”包括部件、特征、結(jié)構(gòu)或特性，那么就是說不要求包含該具體的部件、特征、結(jié)構(gòu)或特性。如果說明書或者權利要求以單數(shù)冠詞提及元件，那么其不表示只有一個所述元件。如果說明書或權利要求提到“額外的”元件，那么不排除有不只一個的額外元件。
[0068]此外，可以在一個或多個實施例中通過任何適當方式組合特定特征、結(jié)構(gòu)、功能或特性。例如，只要是在未指出與第一和第二實施例相關的具體特征、結(jié)構(gòu)、功能或特點相互排斥的地方，就可以將這兩個實施例相結(jié)合。
[0069]盡管已經(jīng)結(jié)合本公開內(nèi)容的具體實施例描述了本公開內(nèi)容，但是考慮到上述說明，這樣的實施例的很多替代方案、修改和變化對本領域的技術人員顯而易見。例如，其它存儲器架構(gòu)，例如，動態(tài)RAM(DRAM)也可以采用所討論的實施例。本公開內(nèi)容的實施例旨在包含落在所附權利要求的寬范圍內(nèi)的所有這樣的替代方案、修改和變化。
[0070]此外，在所給出的附圖當中可以或可以不示出公知的與集成電路(IC)芯片和其它部件的電源/接地連接，其目的在于簡化圖示和討論，并且為了不對本公開內(nèi)容造成模糊。此外，布置可能是按照框圖的形式示出的，以避免對本公開造成模糊，而且還鑒于這樣的事實，即，關于這樣的框圖布置的實施方式的細節(jié)高度依賴于要實施本公開內(nèi)容的平臺(即，這樣的細節(jié)應當充分地處于本領域的技術人員的權限內(nèi))。在為了描述本公開內(nèi)容的示例性實施例而闡述了細節(jié)(例如，電路)的地方，對本領域的技術人員顯而易見的是，可以在無需這些細節(jié)的情況下或者可以采用這些細節(jié)的變型來實踐本公開。因而，應當將說明書視為是說明性的，而非限制性的。
[0071]以下示例涉及另外的實施例。可以在一個或多個實施例中的任何地方采用所述示例中的細節(jié)。可以關于方法或過程來實施本文中描述的裝置的所有可選特征。
[0072]例如，提供了一種不依賴于阻塞鎖存器的用于產(chǎn)生正交時鐘的裝置。在一個實施例中，所述裝置包括:能夠被時鐘信號控制的第一選擇單元，所述第一選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第一相位；以及能夠被所述時鐘信號控制的第三選擇單元，所述第三選擇單元用以接收所述正交時鐘的所述第一相位，所述第三選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第三相位，其中，所述第一選擇單元用以接收所述正交時鐘的所述第三相位。
[0073]在一個實施例中，所述裝置還包括:能夠被所述時鐘信號的反相信號控制的第二選擇單元，所述第二選擇單元用以接收所述正交時鐘的所述第一相位，所述第二選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第二相位。在一個實施例中，所述第三選擇單元用以接收所述正交時鐘的所述第二相位。在一個實施例中，所述的裝置還包括:能夠被所述時鐘信號的所述反相信號控制的第四選擇單元，所述第四選擇單元用以接收所述正交時鐘的所述第三相位，所述第四選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第四相位。
[0074]在一個實施例中，所述第一選擇單元用以接收所述正交時鐘的所述第四相位。在一個實施例中，所述第二選擇單元用以接收所述正交時鐘的所述第四相位。在一個實施例中，所述第四選擇單元用以接收所述正交時鐘的所述第二相位。
[0075]在另一個實施例中，提供了一種系統(tǒng)，所述系統(tǒng)包括:存儲器;耦合到所述存儲器的處理器，所述處理器具有以上；以及無線接口，其用于允許所述處理器與另一個設備通
?目O
[0076]在另一個實施例中，提供了一種不依賴于阻塞鎖存器的用于產(chǎn)生正交時鐘的裝置。在此示例中，所述裝置包括:能夠被時鐘信號控制的第一選擇單元;耦合到所述第一選擇單元的第一邏輯門，所述第一邏輯門用以接收復位信號，所述第一邏輯門用以產(chǎn)生所述正交時鐘的第一相位;能夠被所述時鐘信號控制的第三選擇單元，所述第三選擇單元用以接收所述正交時鐘的所述第一相位；以及耦合到所述第三選擇單元的第三邏輯門，所述第三邏輯門用以接收具有恒定電壓電平的信號，所述第三選擇單元用以產(chǎn)生所述正交時鐘的第三相位。
[0077]在一個實施例中，所述第一選擇單元用以接收所述正交時鐘的所述第三相位。在一個實施例中，所述第一邏輯門是NOR門或NAND門的其中之一。在一個實施例中，所述第三邏輯門是以下的其中之一:NOR邏輯門并且具有所述恒定電壓的所述信號為接地信號；或者，NAND邏輯門并且具有所述恒定電壓的所述信號為電源信號。在一個實施例中，所述裝置還包括:能夠被所述時鐘信號的反相信號控制的第二選擇單元；以及耦合到所述第二選擇單元的第二邏輯單元，所述第二邏輯單元用以產(chǎn)生所述正交時鐘的第二相位，所述第二邏輯門用以接收具有恒定電壓電平的信號。
[0078]在一個實施例中，所述第二選擇單元用以接收所述正交時鐘的所述第一相位。在一個實施例中，所述第三選擇單元用以接收所述正交時鐘的所述第二相位。在一個實施例中，所述第三邏輯門是以下的其中之一:NOR邏輯門并且具有所述恒定電壓的所述信號為接地信號；或者，NAND邏輯門并且具有所述恒定電壓的所述信號為電源信號。在一個實施例中，所述裝置還包括:能夠被所述時鐘信號的所述反相信號控制的第四選擇單元；以及耦合到所述第四選擇單元的第四邏輯單元，所述第四邏輯單元用以產(chǎn)生所述正交時鐘的第四相位，所述第四邏輯門用以接收具有恒定電壓電平的信號。
[0079]在一個實施例中，所述第四選擇單元用以接收所述正交時鐘的所述第三相位。在一個實施例中，所述第一選擇單元用以接收所述正交時鐘的所述第四相位。在一個實施例中，所述第二選擇單元用以接收所述正交時鐘的所述第四相位。在一個實施例中，所述第四選擇單元用以接收所述正交時鐘的所述第二相位。在一個實施例中，所述第四邏輯門是以下的其中之一:N0R邏輯門并且具有所述恒定電壓的所述信號為接地信號；或者，NAND邏輯門并且具有所述恒定電壓的所述信號為電源信號。
[0080]在另一個實施例中，提供了一種系統(tǒng)，所述系統(tǒng)包括:存儲器;耦合到所述存儲器的處理器，所述處理器具有以上；以及無線接口，其用于允許所述處理器與另一設備通信。
[0081]提供了說明書摘要，其將允許讀者確認本技術公開內(nèi)容的實質(zhì)和主旨。在理解不將說明書摘要用于限制權利要求的范圍或含義的情況下來提交說明書摘要。據(jù)此將以下權利要求并入【具體實施方式】中，每個權利要求自身代表一個獨立的實施例。
【主權項】
1.一種不依賴于阻塞鎖存器的用于產(chǎn)生正交時鐘的裝置，所述裝置包括: 能夠被時鐘信號控制的第一選擇單元，所述第一選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第一相位;以及 能夠被所述時鐘信號控制的第三選擇單元，所述第三選擇單元用以接收所述正交時鐘的所述第一相位，所述第三選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第三相位， 其中，所述第一選擇單元用以接收所述正交時鐘的所述第三相位。2.根據(jù)權利要求1所述的裝置，還包括: 能夠被所述時鐘信號的反相信號控制的第二選擇單元，所述第二選擇單元用以接收所述正交時鐘的所述第一相位，所述第二選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第二相位。3.根據(jù)權利要求2所述的裝置，其中，所述第三選擇單元用以接收所述正交時鐘的所述第二相位。4.根據(jù)權利要求2所述的裝置，還包括: 能夠被所述時鐘信號的所述反相信號控制的第四選擇單元，所述第四選擇單元用以接收所述正交時鐘的所述第三相位，所述第四選擇單元用以直接或間接產(chǎn)生所述正交時鐘的第四相位。5.根據(jù)權利要求4所述的裝置，其中，所述第一選擇單元用以接收所述正交時鐘的所述第四相位。6.根據(jù)權利要求4所述的裝置，其中，所述第二選擇單元用以接收所述正交時鐘的所述第四相位。7.根據(jù)權利要求4所述的裝置，其中，所述第四選擇單元用以接收所述正交時鐘的所述第二相位。8.—種不依賴于阻塞鎖存器的用于產(chǎn)生正交時鐘的裝置，所述裝置包括: 能夠被時鐘信號控制的第一選擇單元； 耦合到所述第一選擇單元的第一邏輯門，所述第一邏輯門用以接收復位信號，所述第一邏輯門用以產(chǎn)生所述正交時鐘的第一相位； 能夠被所述時鐘信號控制的第三選擇單元，所述第三選擇單元用以接收所述正交時鐘的所述第一相位；以及 耦合到所述第三選擇單元的第三邏輯門，所述第三邏輯門用以接收具有恒定電壓電平的信號，所述第三選擇單元用以產(chǎn)生所述正交時鐘的第三相位。9.根據(jù)權利要求8所述的裝置，其中，所述第一選擇單元用以接收所述正交時鐘的所述第三相位。10.根據(jù)權利要求8所述的裝置，其中，所述第一邏輯門是NOR門或NAND門的其中之一。11.根據(jù)權利要求8所述的裝置，其中，所述第三邏輯門是以下的其中之一: NOR邏輯門并且具有所述恒定電壓的所述信號為接地信號;或者 NAND邏輯門并且具有所述恒定電壓的所述信號為電源信號。12.根據(jù)權利要求8所述的裝置，還包括: 能夠被所述時鐘信號的反相信號控制的第二選擇單元；以及 耦合到所述第二選擇單元的第二邏輯單元，所述第二邏輯單元用以產(chǎn)生所述正交時鐘的第二相位，所述第二邏輯門用以接收具有恒定電壓電平的信號。13.根據(jù)權利要求12所述的裝置，其中，所述第二選擇單元用以接收所述正交時鐘的所述第一相位。14.根據(jù)權利要求12所述的裝置，其中，所述第三選擇單元用以接收所述正交時鐘的所述第二相位。15.根據(jù)權利要求12所述的裝置，其中，所述第三邏輯門是以下的其中之一: NOR邏輯門并且具有所述恒定電壓的所述信號為接地信號;或者 NAND邏輯門并且具有所述恒定電壓的所述信號為電源信號。16.根據(jù)權利要求12所述的裝置，還包括: 能夠被所述時鐘信號的所述反相信號控制的第四選擇單元；以及 耦合到所述第四選擇單元的第四邏輯單元，所述第四邏輯單元用以產(chǎn)生所述正交時鐘的第四相位，所述第四邏輯門用以接收具有恒定電壓電平的信號。17.根據(jù)權利要求16所述的裝置，其中，所述第四選擇單元用以接收所述正交時鐘的所述第三相位。18.根據(jù)權利要求16所述的裝置，其中，所述第一選擇單元用以接收所述正交時鐘的所述第四相位。19.根據(jù)權利要求16所述的裝置，其中，所述第二選擇單元用以接收所述正交時鐘的所述第四相位。20.根據(jù)權利要求16所述的裝置，其中，所述第四選擇單元用以接收所述正交時鐘的所述第二相位。21.根據(jù)權利要求16所述的裝置，其中，所述第四邏輯門是以下的其中之一: NOR邏輯門并且具有所述恒定電壓的所述信號為接地信號;或者 NAND邏輯門并且具有所述恒定電壓的所述信號為電源信號。22.—種系統(tǒng)，包括: 存儲器； 耦合到所述存儲器的處理器，所述處理器具有根據(jù)裝置權利要求1至7中的任一項所述的裝置；以及 無線接口，其用于允許所述處理器與另一設備通信。23.—種系統(tǒng)，包括: 存儲器； 耦合到所述存儲器的處理器，所述處理器具有根據(jù)裝置權利要求8至21中的任一項所述的裝置，以及 無線接口，其用于允許所述處理器與另一設備通信。
【文檔編號】H03L7/00GK105850047SQ201380078927
【公開日】2016年8月10日
【申請日】2013年9月18日
【發(fā)明人】M·L·奈登加德, Q·王
【申請人】英特爾公司