一種多模分頻器和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種分頻技術(shù)，具體而言涉及一種多模分頻器和電子裝置。
【背景技術(shù)】
[0002]多模分頻器(Mult1-ModulusDivider ；MMD)是在傳統(tǒng)的鎖相環(huán)(phase-lockedloop ；PLL)技術(shù)中實(shí)現(xiàn)分頻的一種重要方式。多模分頻器電路包括多個(gè)級(jí)聯(lián)的分頻單元(例如:除2/除3分頻器，簡(jiǎn)稱DIV2/3)，并且根據(jù)輸入的頻率和分頻系數(shù)(divisor)產(chǎn)生相應(yīng)的輸出頻率。
[0003]基本的MMD結(jié)構(gòu)具有連續(xù)的分頻范圍2n?2n+1_1。對(duì)于一些混合邏輯電路，擴(kuò)展的分頻比的范圍可以達(dá)到2N M?2n+1-1。
[0004]基于Div2/3單元級(jí)聯(lián)的MMD，目前主要分為兩種具體實(shí)現(xiàn)方式:
[0005]第一種是基于CML(current mode logic)邏輯的差分信號(hào)級(jí)聯(lián)，其主要應(yīng)用于高速射頻電路，但功耗較大。第二種是基于CMOS電平的單端時(shí)鐘信號(hào)級(jí)聯(lián)，其主要應(yīng)用于較低頻率的多模分頻器(一般小于2GHz)。
[0006]隨著芯片的工藝尺寸的縮小、工作頻率的提高，以及日益增長(zhǎng)的對(duì)低功耗的需求，人們希望MMD在工作在射頻頻率的情況下仍然盡可能保持低功耗。然而，上述的兩種基于Div2/3單元級(jí)聯(lián)的MMD均無(wú)法滿足這一要求。因此，有必要提出一種新的多模分頻器(MMD)。

【發(fā)明內(nèi)容】

[0007]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種多模分頻器，可以在工作在射頻頻率的情況下，具有較低的功耗。
[0008]本發(fā)明的一個(gè)實(shí)施例提供一種多模分頻器，包括分頻模塊、頻率選擇模塊和重定時(shí)模塊，所述分頻模塊用于對(duì)輸入信號(hào)進(jìn)行多模分頻處理并將產(chǎn)生的多個(gè)分頻信號(hào)輸入到所述頻率選擇模塊，所述頻率選擇模塊用于從所述多個(gè)分頻信號(hào)中選擇所需頻率的分頻信號(hào)并將其輸入到所述重定時(shí)模塊，所述重定時(shí)模塊用于對(duì)從所述頻率選擇模塊輸入的所述分頻信號(hào)進(jìn)行重定時(shí)處理并輸出經(jīng)處理的所述分頻信號(hào)；其中，所述分頻模塊包括N個(gè)差分級(jí)聯(lián)的由基于CMOS邏輯的高速D觸發(fā)器構(gòu)成的除2/除3分頻器單元，N大于等于2。
[0009]可選地，在所述分頻模塊中，與所述多模分頻器最終輸出的分頻信號(hào)無(wú)關(guān)的后級(jí)除2/除3分頻器單元被關(guān)閉。
[0010]可選地，關(guān)閉后級(jí)除2/除3分頻器單元的方法包括:在相應(yīng)的后級(jí)除2/除3分頻器單元的MS輸入端施加模式停止信號(hào)。
[0011]可選地，在所述分頻模塊中，每個(gè)除2/除3分頻器單元的M0端作為分頻輸出。
[0012]可選地，在所述分頻模塊中，從第一級(jí)除2/除3分頻器單元開始每一級(jí)除2/除3分頻器單元中的晶體管的尺寸依次減小。
[0013]可選地，所述分頻模塊的分頻系數(shù)為2?2n+1_1連續(xù)可編程。
[0014]可選地，所述頻率選擇模塊包括多路選擇器。
[0015]可選地，所述頻率選擇模塊的輸出頻率的占空比為50%。
[0016]可選地，所述重定時(shí)模塊包括D觸發(fā)器。
[0017]可選地，所述重定時(shí)模塊的時(shí)鐘采用所述分頻模塊的輸入時(shí)鐘。
[0018]可選地，所述重定時(shí)模塊采用可配置的重定時(shí)時(shí)鐘信號(hào)。
[0019]本發(fā)明的另一個(gè)實(shí)施例提供一種電子裝置，包括電子組件以及與所述電子組件相連的多模分頻器，所述多模分頻器包括分頻模塊、頻率選擇模塊和重定時(shí)模塊，所述分頻模塊用于對(duì)輸入信號(hào)進(jìn)行多模分頻處理并將產(chǎn)生的多個(gè)分頻信號(hào)輸入到所述頻率選擇模塊，所述頻率選擇模塊用于從所述多個(gè)分頻信號(hào)中選擇所需頻率的分頻信號(hào)并將其輸入到所述重定時(shí)模塊，所述重定時(shí)模塊用于對(duì)從所述頻率選擇模塊輸入的所述分頻信號(hào)進(jìn)行重定時(shí)處理并輸出經(jīng)處理的所述分頻信號(hào)；其中，所述分頻模塊包括N個(gè)差分級(jí)聯(lián)的由基于CMOS邏輯的高速D觸發(fā)器構(gòu)成的除2/除3分頻器單元，N大于等于2。
[0020]本發(fā)明的多模分頻器，由于分頻模塊包括N個(gè)差分級(jí)聯(lián)的除2/除3分頻器單元，且該除2/除3分頻器單元由基于CMOS邏輯的高速差分D觸發(fā)器構(gòu)成，因此可以工作在射頻頻率下，并且具有較低的功耗。并且，由于該多模分頻器包括重定時(shí)模塊13，因此可以在一定程度上消除相位噪聲。本發(fā)明的電子裝置，由于使用了上述的多模分頻器，因而同樣具有上述優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0021]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0022]附圖中:
[0023]圖1為本發(fā)明的一個(gè)實(shí)施例的一種多模分頻器的結(jié)構(gòu)示意圖；
[0024]圖2為本發(fā)明的多模分頻器中的除2/除3分頻器的一種結(jié)構(gòu)示意圖；
[0025]圖3為本發(fā)明的多模分頻器中的頻率選擇模塊的一種結(jié)構(gòu)示意圖；
[0026]圖4為本發(fā)明的多模分頻器對(duì)輸出頻率進(jìn)行重定時(shí)(retiming)的示意圖。
【具體實(shí)施方式】
[0027]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。
[0028]然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0029]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0030]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0031]空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。
[0032]在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0033]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0034]實(shí)施例一
[0035]本發(fā)明實(shí)施例提供一種新的多模分頻器(MMD)，其是針對(duì)傳統(tǒng)的MMD結(jié)構(gòu)的改進(jìn)方案，分頻系數(shù)為(2?2n+1-1)連續(xù)可編程。為同時(shí)滿足多模分頻器的高速工作以及低功耗的需求，本發(fā)明實(shí)施例采用基于“偽差分”的CMOS邏輯的“除2/除3分頻器”(簡(jiǎn)稱DIV23)作為分頻模塊的單元電路。在該采用除2/除3分頻器(DIV23)的單元電路中加入模式停止(Mode Stop ；MS)輸入端，以一定的組合邏輯控制關(guān)閉不必要的除2/除3分頻器單元的翻轉(zhuǎn)，因而可以在降低功耗的同時(shí)，減小分頻器產(chǎn)生的額外頻譜雜散分量。
[0036]此外，該多模分頻器還可以對(duì)輸出頻率進(jìn)行重定時(shí)(retiming)處理，以消除級(jí)聯(lián)除2/除3分頻器單元所帶來(lái)的累加型相位噪聲；運(yùn)用可配置的retiming時(shí)鐘信號(hào)，達(dá)到低相位噪聲與低功耗的性能折中。
[0037]本發(fā)明實(shí)施例的一種多模分頻器的結(jié)構(gòu)如圖1所示，包括:分頻模塊11、頻率選擇模塊12和重定時(shí)(retiming)模塊13，其中，分頻模塊11用于對(duì)輸入信號(hào)進(jìn)行多模分頻處理并將產(chǎn)生的多個(gè)分頻信號(hào)輸入到頻率選擇模塊12，頻率選擇模塊12用于從該多個(gè)分頻信號(hào)中選擇所需頻率的分頻信號(hào)并將其輸入到重定時(shí)模塊13，重定時(shí)模塊13用于對(duì)從頻率選擇模塊12輸入的分頻信號(hào)進(jìn)行重定時(shí)處理并將經(jīng)處理的分頻信號(hào)輸出。其中，分頻模塊11包括N個(gè)差分級(jí)聯(lián)的除2/除3分頻器(DIV23)單元，該除2/除3分頻器(DIV23)單元由基于CMOS邏輯的高速差分D觸發(fā)器構(gòu)成，并且N大于等于2。
[0038]在本實(shí)施例中，差分輸入、差分輸出的信號(hào)通路和相應(yīng)的除2/除3分頻器(DIV23)單元可以在較低功耗的前提下，工作到更高頻率，基本可以滿足射頻頻段的需求。由于差分信號(hào)具有較強(qiáng)的抗噪聲干擾能力，因此可以提升本實(shí)施例的多模分頻器在各種外界干擾信號(hào)下的工作穩(wěn)定性。