集成電路及其啟動(dòng)方法和電壓選擇電路的制作方法
【專利摘要】本發(fā)明涉及用于在具有多個(gè)電壓域的集成電路(IC)啟動(dòng)期間防止本體漏電流的方法和電路。該電路包括：第一電壓域，可操作以建立第一域電壓；第二電壓域，可操作以建立第二域電壓；以及電壓選擇電路，可操作以將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者輸出作為所述第二電壓域的體電壓。從而即使在第一電壓域先于第二電壓域啟動(dòng)的情況下也不會(huì)發(fā)生漏電流。
【專利說明】集成電路及其啟動(dòng)方法和電壓選擇電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施方式涉及集成電路領(lǐng)域，更具體地，涉及一種用于在具有多個(gè)電壓域的集成電路(IC)啟動(dòng)期間防止本體漏電流的方法和電路。
【背景技術(shù)】
[0002]隨著集成電路的高速發(fā)展，電源管理IC在電子設(shè)備中的使用越來越廣泛，起著電能變換、分配、檢測(cè)及其他電能管理的作用?？紤]到電能需要變換的跨度通常很大，一般而言，在電源IC中存在多個(gè)不同的電壓域(Voltage domain)，各個(gè)電壓域工作在不同的電源電壓(在此也稱為域電壓)下，按照時(shí)間先后順序建立并用于實(shí)現(xiàn)電能的分級(jí)管理。
[0003]例如，手機(jī)充電器是一種常見的電源管理1C。一種常用的手機(jī)充電器連接于220V的市電和手機(jī)之間，用于將220V的交流電變換成適于為手機(jī)充電的5V直流電。這種手機(jī)充電器通常包括兩個(gè)電壓域，由先建立的第一電壓域?qū)?20V的交流電變換成24V的直流電，再由后建立的第二電壓域?qū)?4V的直流電變換成5V的直流電，該5V的直流電輸出給手機(jī)用于進(jìn)行充電。
[0004]在各個(gè)電壓域的啟動(dòng)過程中，如果較早啟動(dòng)的電壓域中生成的信號(hào)(例如在較遲啟動(dòng)的電壓域尚未完全啟動(dòng)之前)流入到較遲啟動(dòng)的電壓域中(源極或漏極)，則在該信號(hào)流入的源極(或漏極)與本體(bulk)之間往往存在漏電流(leakage current)。這將在IC中造成嚴(yán)重的問題。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有技術(shù)中存在的上述問題，本說明書提出如下方案。
[0006]根據(jù)本發(fā)明的第一方面，提供一種集成電路，包括:第一電壓域，可操作以建立第一域電壓；第二電壓域，可操作以建立第二域電壓；以及電壓選擇電路，可操作以將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者輸出作為所述第二電壓域的體電壓。
[0007]在一個(gè)實(shí)施方式中，所述第一電壓域先于所述第二電壓域啟動(dòng)。
[0008]在一個(gè)實(shí)施方式中，所述第二電壓域中包括一個(gè)或多個(gè)晶體管，并且所述第二電壓域通過所述晶體管中的一個(gè)耦合到所述第一電壓域。在優(yōu)選實(shí)施方式中，其中所述第二電壓域通過所述晶體管中的一個(gè)的源極或漏極耦合到所述第一電壓域。
[0009]在一個(gè)實(shí)施方式中，所述電壓選擇電路包括:第一晶體管和第二晶體管，其中所述第一晶體管的源極耦合到所述電壓選擇電路的第一輸入端，所述第一晶體管的柵極耦合到所述第二晶體管的源極，其中所述第二晶體管的源極耦合到所述電壓選擇電路的第二輸入端，所述第二晶體管的柵極耦合到所述第一晶體管的源極；以及其中所述第一晶體管的漏極和本體與所述第二晶體管的漏極和本體耦合到所述電壓選擇電路的輸出端。
[0010]在一個(gè)實(shí)施方式中，所述一個(gè)或多個(gè)晶體管、所述第一晶體管和所述第二晶體管中的一個(gè)或多個(gè)為PMOS晶體管。[0011]根據(jù)本發(fā)明的第二方面，提供一種集成電路啟動(dòng)方法，包括:為所述集成電路中的第一電壓域和第二電壓域分別或同時(shí)建立第一域電壓和第二域電壓；以及將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者提供作為所述第二電壓域的體電壓。
[0012]在一個(gè)實(shí)施方式中，所述第一域電壓先于所述第二域電壓得以建立。
[0013]在一個(gè)實(shí)施方式中，還包括通過一個(gè)或多個(gè)晶體管從所述第一電壓域向所述第二電壓域提供信號(hào)。在優(yōu)選實(shí)施方式中，其中所述晶體管中的一個(gè)的源極或漏極耦合到所述第一電壓域。
[0014]在一個(gè)實(shí)施方式中，其中將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者提供作為所述第二電壓域的體電壓是通過電壓選擇電路實(shí)現(xiàn)的，所述電壓選擇電路包括:第一晶體管和第二晶體管，所述第一晶體管的源極耦合到所述電壓選擇電路的第一輸入端，所述第一晶體管的柵極耦合到所述第二晶體管的源極，所述第二晶體管的源極耦合到所述電壓選擇電路的第二輸入端，所述第二晶體管的柵極耦合到所述第一晶體管的源極，并且所述第一晶體管的漏極和本體與所述第二晶體管的漏極和本體耦合到所述電壓選擇電路的輸出端。
[0015]在一個(gè)實(shí)施方式中，其中所述一個(gè)或多個(gè)晶體管、所述第一晶體管以及所述第二晶體管中的一個(gè)或多個(gè)為PMOS晶體管。
[0016]根據(jù)本發(fā)明的第三方面，提供一種電壓選擇電路，包括:第一晶體管和第二晶體管；其中所述第一晶體管的源極耦合到所述電壓選擇電路的第一輸入端，所述第一晶體管的柵極耦合到所述第二晶體管的源極；其中所述第二晶體管的源極耦合到所述電壓選擇電路的第二輸入端，所述第二晶體管的柵極耦合到所述第一晶體管的源極；以及其中所述第一晶體管的漏極和本體與所述第二晶體管的漏極和本體耦合到所述電壓選擇電路的輸出端。
[0017]在一個(gè)實(shí)施方式中，所述第一晶體管和/或所述第二晶體管為PMOS晶體管。
【專利附圖】

【附圖說明】
[0018]結(jié)合附圖并參考以下詳細(xì)說明，本發(fā)明各實(shí)施方式的特征、優(yōu)點(diǎn)及其他方面將變得更加明顯。
[0019]圖1是示出了現(xiàn)有的電源管理IC 100的示意圖。
[0020]圖2是示出了根據(jù)本發(fā)明示例性實(shí)施方式的、用于防止漏電流的集成電路200示意圖。
[0021]圖3是示出了根據(jù)本發(fā)明示例性實(shí)施方式的、用于防止漏電流的電壓選擇電路300的不意圖。
【具體實(shí)施方式】
[0022]下面將參考若干示例性實(shí)施方式來描述本發(fā)明的原理和精神。應(yīng)當(dāng)理解，給出這些實(shí)施方式僅僅是為了使本領(lǐng)域技術(shù)人員能夠更好地理解進(jìn)而實(shí)現(xiàn)本發(fā)明，而并非以任何方式限制本發(fā)明的范圍。
[0023]圖1是示出了現(xiàn)有的電源管理IC 100的示意圖。圖1示意性地圖示了兩個(gè)電壓域Dl和D2。如圖1所示，D2通過一個(gè)晶體管(圖1中示出為PMOS晶體管，但不作為對(duì)本發(fā)明的限制)作為接口，耦合到Dl。具體地，來自Dl的信號(hào)輸入到D2中作為接口的晶體管的源極(圖1中示出為源極，但完全可能連接到漏極)，該晶體管的漏極再輸出供第二電壓域中其他器件使用的電壓。
[0024]在該圖1中，D2的PMOS晶體管的N型本體(bulk)連接一個(gè)內(nèi)部電源，該內(nèi)部電源的輸出電壓是vdd_lpd。當(dāng)PMOS晶體管的N型本體接高電位，P型源極接低電位時(shí)，不會(huì)發(fā)生栓鎖。然而，由于Dl先于D2啟動(dòng)，所以有可能在D2的內(nèi)部電源尚未建立就緒時(shí)，Dl的輸出信號(hào)就到達(dá)了 D2的PMOS晶體管的源極。這時(shí)，因?yàn)镈2的內(nèi)部電源還沒有建立好，所以PMOS晶體管的N型本體接低電位，P型源極接高電位，于是在源極和本體之間會(huì)出現(xiàn)漏電流，如圖1中弧線箭頭所指示的。該漏電流會(huì)導(dǎo)致電源管理IC出現(xiàn)嚴(yán)重錯(cuò)誤，從而嚴(yán)重影響集成電路的可靠性。
[0025]為了解決上述漏電流問題，以下參照?qǐng)D2進(jìn)行說明。圖2是示出了根據(jù)本發(fā)明示例性實(shí)施方式的、用于防止漏電流的集成電路200示意圖。
[0026]如圖2所示，集成電路200包括電壓域D1、電壓域D2以及電壓選擇電路。Dl可操作以建立電源電壓Vl (在此也稱為第一域電壓)，D2可操作以建立電源電壓V2(在此也稱為第二域電壓)。電壓域Dl和D2可以相互耦合。在圖2所圖示的示例中，耦合方式為D2通過其中包括的多個(gè)晶體管中的一個(gè)晶體管耦合到Dl。并且更為優(yōu)選的是，通過其中的一個(gè)PMOS晶體管T的源極(圖2中示出為源極，然而也可以是漏極)耦合到Dl.本領(lǐng)域技術(shù)人員應(yīng)理解，這種耦合方式僅是優(yōu)選的，并不排除本領(lǐng)域的其它耦合方式。
[0027]電壓選擇電路的兩個(gè)輸入端子a和b分別耦合到建立中的或已經(jīng)建立的Vl和V2，并且其的輸出端子耦合到D2的本體，以將從輸入端子a和b中接收的電壓中較大的電壓輸出作為D2的體電壓。
[0028]在圖2所示出的集成電路200中，由于D2的體電壓總是Dl的電源電壓Vl以及D2的電源電壓V2中較大的一個(gè)，因此即使在Dl先于D2啟動(dòng)的情形下，與Dl相耦合的晶體管T的源極(或者漏極)的電位必然低于晶體管T的體電位，因而防止了漏電流的發(fā)生。
[0029]以上圖示了根據(jù)本發(fā)明的用于防止漏電流現(xiàn)象的集成電路。除此之外，本發(fā)明還提供了一種實(shí)現(xiàn)對(duì)輸入電壓進(jìn)行選擇的電壓選擇電路的實(shí)現(xiàn)方式。參照?qǐng)D3具體進(jìn)行說明。
[0030]圖3是示出了根據(jù)本發(fā)明示例性實(shí)施方式的、用于防止漏電流的電壓選擇電路300的不意圖。如圖3所不,該電壓選擇電路300包括晶體管Tl和晶體管T2,其中晶體管Tl的源極(例如經(jīng)由端子a)耦合到第一電壓，晶體管T2的源極(例如經(jīng)由端子b)耦合到第二電壓，Tl的柵極(例如經(jīng)由端子b)耦合到第二電壓，而T2的柵極(例如經(jīng)由端子a)耦合到第一電壓。Tl和T2的漏極以及本體耦合在一起并提供電壓輸出，例如圖3中的vb_max。
[0031]如果希望該電壓選擇電路300的輸出是第一電壓和第二電壓中較大者的情況下，可以將晶體管Tl和T2選取為PMOS管。這樣，例如在第一電壓高于第二電壓的情況下，晶體管Tl導(dǎo)通，vb_max輸出的是從端子a接收的第一電壓。
[0032]如圖3所示的電壓選擇電路300可以應(yīng)用于如圖2所示的電路200中。只需將電壓選擇電路300的端子a和b分別接第一域電壓和第二域電壓即可。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，圖2中的電壓選擇電路除可采用電路300的實(shí)現(xiàn)方式之外，完全可以采用現(xiàn)有技術(shù)中的其它任何對(duì)電壓進(jìn)行選擇的電路加以實(shí)現(xiàn)，本發(fā)明在此方面不受限制。
[0033]此外，本發(fā)明還提供一種集成電路啟動(dòng)方法，包括:為所述集成電路中的第一電壓域和第二電壓域分別或同時(shí)建立第一域電壓和第二域電壓；以及將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者提供作為所述第二電壓域的體電壓。
[0034]在本發(fā)明的一種實(shí)現(xiàn)中，在集成電路的啟動(dòng)期間，其中所述第一域電壓先于所述
第二域電壓得以建立。
[0035]在本發(fā)明的一種實(shí)現(xiàn)中，還包括通過一個(gè)或多個(gè)晶體管從所述第一電壓域向所述第二電壓域提供信號(hào)。在優(yōu)選實(shí)現(xiàn)中，所述晶體管中的一個(gè)的源極或漏極耦合到所述第一電壓域。
[0036]在本發(fā)明的一種實(shí)現(xiàn)中，其中將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者提供作為所述第二電壓域的體電壓是通過電壓選擇電路實(shí)現(xiàn)的，所述電壓選擇電路包括:第一晶體管和第二晶體管，所述第一晶體管的源極耦合到所述電壓選擇電路的第一輸入端，所述第一晶體管的柵極耦合到所述第二晶體管的源極，所述第二晶體管的源極耦合到所述電壓選擇電路的第二輸入端，所述第二晶體管的柵極耦合到所述第一晶體管的源極，并且所述第一晶體管的漏極和本體與所述第二晶體管的漏極和本體耦合到所述電壓選擇電路的輸出端。
[0037]在本發(fā)明的一種實(shí)現(xiàn)中，所述一個(gè)或多個(gè)晶體管、所述第一晶體管以及所述第二晶體管中的一個(gè)或多個(gè)為PMOS晶體管。
[0038]上文已經(jīng)結(jié)合若干【具體實(shí)施方式】闡釋了本發(fā)明的精神和原理。根據(jù)本發(fā)明的實(shí)施方式，可以使得用戶在獲得某一圖片時(shí)簡(jiǎn)單容易找到重要的信息(即關(guān)鍵信息)，并且僅通過簡(jiǎn)單的點(diǎn)擊該關(guān)鍵信息即可獲得與之相關(guān)的進(jìn)一步詳細(xì)信息，簡(jiǎn)化了用戶的操作并加快了操作的速度。
[0039]應(yīng)當(dāng)注意，本發(fā)明的實(shí)施方式可以通過硬件、軟件或者軟件和硬件的結(jié)合來實(shí)現(xiàn)。硬件部分可以利用專用邏輯來實(shí)現(xiàn)；軟件部分可以存儲(chǔ)在存儲(chǔ)器中，由適當(dāng)?shù)闹噶顖?zhí)行系統(tǒng)，例如微處理器或者專用設(shè)計(jì)硬件來執(zhí)行。本領(lǐng)域的普通技術(shù)人員可以理解上述的設(shè)備和方法可以使用計(jì)算機(jī)可執(zhí)行指令和/或包含在處理器控制代碼中來實(shí)現(xiàn)，例如在諸如磁盤、CD或DVD-ROM的載體介質(zhì)、諸如只讀存儲(chǔ)器(固件)的可編程的存儲(chǔ)器或者諸如光學(xué)或電子信號(hào)載體的數(shù)據(jù)載體上提供了這樣的代碼。本發(fā)明的設(shè)備及其模塊可以由諸如超大規(guī)模集成電路或門陣列、諸如邏輯芯片、晶體管等的半導(dǎo)體、或者諸如現(xiàn)場(chǎng)可編程門陣列、可編程邏輯設(shè)備等的可編程硬件設(shè)備的硬件電路實(shí)現(xiàn)，也可以用由各種類型的處理器執(zhí)行的軟件實(shí)現(xiàn)，也可以由上述硬件電路和軟件的結(jié)合例如固件來實(shí)現(xiàn)。
[0040]應(yīng)當(dāng)注意，盡管在上文詳細(xì)描述中提及了設(shè)備的若干裝置或子裝置，但是這種劃分僅僅并非強(qiáng)制性的。實(shí)際上，根據(jù)本發(fā)明的實(shí)施方式，上文描述的兩個(gè)或更多裝置的特征和功能可以在一個(gè)裝置中具體化。反之，上文描述的一個(gè)裝置的特征和功能可以進(jìn)一步劃分為由多個(gè)裝置來具體化。
[0041]雖然已經(jīng)參考若干【具體實(shí)施方式】描述了本發(fā)明，但是應(yīng)該理解，本發(fā)明并不限于所公開的【具體實(shí)施方式】。本發(fā)明旨在涵蓋所附權(quán)利要求的精神和范圍內(nèi)所包括的各種修改和等同布置。所附權(quán)利要求的范圍符合最寬泛的解釋，從而包含所有這樣的修改及等同結(jié)構(gòu)和功能。
【權(quán)利要求】
1.一種集成電路，包括: 第一電壓域，可操作以建立第一域電壓； 第二電壓域，可操作以建立第二域電壓；以及 電壓選擇電路，可操作以將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者輸出作為所述第二電壓域的體電壓。
2.根據(jù)權(quán)利要求1所述的電路，其中所述第一電壓域先于所述第二電壓域啟動(dòng)。
3.根據(jù)權(quán)利要求1所述的電路，其中，所述第二電壓域中包括一個(gè)或多個(gè)晶體管，并且所述第二電壓域通過所述晶體管中的一個(gè)耦合到所述第一電壓域。
4.根據(jù)權(quán)利要求3所述的電路，其中所述第二電壓域通過所述晶體管中的一個(gè)的源極或漏極耦合到所述第一電壓域。
5.根據(jù)權(quán)利要求1所述的電路，其中，所述電壓選擇電路包括第一晶體管和第二晶體管， 其中所述第一晶體管的源極耦合到所述電壓選擇電路的第一輸入端，所述第一晶體管的柵極耦合到所述第二晶體管的源極， 其中所述第二晶體管的源極耦合到所述電壓選擇電路的第二輸入端，所述第二晶體管的柵極耦合到所述第一晶體管的源極；以及 其中所述第一晶體管的漏極和本體與所述第二晶體管的漏極和本體耦合到所述電壓選擇電路的輸出端。
6.根據(jù)權(quán)利要求3或4或5所述的電路，其中所述一個(gè)或多個(gè)晶體管、所述第一晶體管和所述第二晶體管中的一個(gè)或多個(gè)為PMOS晶體管。
7.一種集成電路啟動(dòng)方法,包括: 為所述集成電路中的第一電壓域和第二電壓域分別或同時(shí)建立第一域電壓和第二域電壓；以及 將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者提供作為所述第二電壓域的體電壓。
8.根據(jù)權(quán)利要求7所述的方法，其中所述第一域電壓先于所述第二域電壓得以建立。
9.根據(jù)權(quán)利要求7所述的方法，還包括通過一個(gè)或多個(gè)晶體管從所述第一電壓域向所述第二電壓域提供信號(hào)。
10.根據(jù)權(quán)利要求9所述的方法，其中所述晶體管中的一個(gè)的源極或漏極耦合到所述第一電壓域。
11.根據(jù)權(quán)利要求7所述的方法，其中將建立中的或已經(jīng)建立的所述第一域電壓和建立中的或已經(jīng)建立的所述第二域電壓中的較大者提供作為所述第二電壓域的體電壓是通過電壓選擇電路實(shí)現(xiàn)的，所述電壓選擇電路包括:第一晶體管和第二晶體管，所述第一晶體管的源極耦合到所述電壓選擇電路的第一輸入端，所述第一晶體管的柵極耦合到所述第二晶體管的源極，所述第二晶體管的源極耦合到所述電壓選擇電路的第二輸入端，所述第二晶體管的柵極耦合到所述第一晶體管的源極，并且所述第一晶體管的漏極和本體與所述第二晶體管的漏極和本體耦合到所述電壓選擇電路的輸出端。
12.根據(jù)權(quán)利要求9或10或11所述的方法，其中所述一個(gè)或多個(gè)晶體管、所述第一晶體管以及所述第二晶體管中的一個(gè)或多個(gè)為PMOS晶體管。
13.—種電壓選擇電路,包括:第一晶體管和第二晶體管； 其中所述第一晶體管的源極耦合到所述電壓選擇電路的第一輸入端，所述第一晶體管的柵極耦合到所述第二晶體管的源極； 其中所述第二晶體管的源極耦合到所述電壓選擇電路的第二輸入端，所述第二晶體管的柵極耦合到所述第一晶體管的源極；以及 其中所述第一晶體管的漏極和本體與所述第二晶體管的漏極和本體耦合到所述電壓選擇電路的輸出端。
14.根據(jù)權(quán)利要求13所述的電路，其中所述第一晶體管和/或所述第二晶體管為PMOS晶體管?！?br> 【文檔編號(hào)】H03K19/0185GK103856204SQ201210518319
【公開日】2014年6月11日 申請(qǐng)日期:2012年12月5日 優(yōu)先權(quán)日:2012年12月5日
【發(fā)明者】陳利杰, 孫俊岳, 宋振宇 申請(qǐng)人:艾爾瓦特集成電路科技（天津）有限公司