專(zhuān)利名稱(chēng)：一種pwm控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電源技術(shù)領(lǐng)域，具體涉及一種PWM控制器的設(shè)計(jì)。
背景技術(shù)：
開(kāi)關(guān)電源由于具有高效、驅(qū)動(dòng)大負(fù)載以及小的靜態(tài)功耗等特點(diǎn)而得到了廣泛的應(yīng)用，脈沖寬度調(diào)制(Pulse Width Modulation, PWM)控制方式在開(kāi)關(guān)電源中被廣泛應(yīng)用，開(kāi)關(guān)電源的性能與PWM控制器的性能存在著密切聯(lián)系，因此研究高性能PWM控制器具有極大的理論和實(shí)用價(jià)值。在開(kāi)關(guān)電源中，電壓模式和電流模式是兩種常用的控制模式。而電流模式又以自身的快速響應(yīng)，高穩(wěn)定性，逐周期電流限等特點(diǎn)被廣泛的使用。傳統(tǒng)的PWM控制器結(jié)構(gòu)示意圖如圖1所示，其誤差輸出信號(hào)直接與斜坡補(bǔ)償信號(hào)疊加，得到的是一個(gè)跟隨占空比變化的電平，但是由于斜坡補(bǔ)償?shù)脑?，傳統(tǒng)的電流模式的峰值電流限會(huì)隨著占空比的改變而發(fā)生較大的漂移。為了克服這個(gè)問(wèn)題，傳統(tǒng)的解決方案是通過(guò)增加一個(gè)額外的比較器實(shí)現(xiàn)， 這增加了系統(tǒng)的復(fù)雜度，并極大地限制了應(yīng)用環(huán)境。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決傳統(tǒng)的PWM控制器存在的上述問(wèn)題，提出了一種PWM控制器。本發(fā)明的技術(shù)方案是一種PWM控制器，包括，誤差放大器，PWM比較器，斜坡補(bǔ)償電流產(chǎn)生電路，鉗位電路和斜坡補(bǔ)償疊加電路，其中，所述的斜坡補(bǔ)償電流產(chǎn)生電路用于將斜坡補(bǔ)償電壓轉(zhuǎn)化成斜坡補(bǔ)償電流，所述的誤差放大器的正輸入端用于輸入輸出反饋電壓，負(fù)輸入端用于輸入外部的基準(zhǔn)電壓源；所述的鉗位電路用于使誤差放大器輸出的信號(hào)跟隨斜坡補(bǔ)償電壓以相同的斜率變化，其輸入端與斜坡補(bǔ)償電流產(chǎn)生電路的輸出端相連， 輸出端與誤差放大器的輸出端相連；誤差放大器的輸出信號(hào)和斜坡補(bǔ)償電流產(chǎn)生電路的輸出信號(hào)通過(guò)斜坡補(bǔ)償疊加電路進(jìn)行電流的相減運(yùn)算，產(chǎn)生PWM比較器的正輸入端輸入信號(hào)。進(jìn)一步的，所述的鉗位電路包括一個(gè)運(yùn)算放大器0P、電阻R2，第一偏置電流源 IBNl、第二偏置電流源IBN2、第三偏置電流源IBN3、第一 NMOS管MN5、第二 NMOS管MN7、第一 PMOS管MP3、第二 PMOS管MP7和第三PMOS管MP8，其中，PMOS管MP3的源極與外部的第一電壓源Vdd相連，PMOS管MP3的漏極與PMOS管MP7的源極相連，PMOS管MP3的柵極作為所述鉗位電路的輸入端；PMOS管MP7的柵極和漏極與PMOS管MP8的柵極、偏置電流源IBN2的正端相連；偏置電流源IBm的負(fù)端、偏置電流源IBN2的負(fù)端、IBN3的負(fù)端與地電位相連， PMOS管MP8的漏極與NMOS管麗7的柵極、偏置電流源IBN3的正端相連，PMOS管MP8的源極與NMOS管麗7的漏極相連并作為所述鉗位電路的輸出端；NMOS管麗7的源和地電位Vss 相連；匪OS管麗5的柵極通過(guò)電阻R2與PMOS管MP3的漏極相連，匪OS管麗5的漏極與外部的第一電壓源Vdd相連，NMOS管MN5的源極與運(yùn)算放大器OP的負(fù)相輸入端、偏置電流源IBNl的正端相連。進(jìn)一步的，所述的PWM比較器還包括一個(gè)相對(duì)地電位產(chǎn)生電路，為PWM比較器提供地電位。更進(jìn)一步的，所述的相對(duì)地電位產(chǎn)生電路包括PM0S管P1，三極管Q1、Q2，NM0S管 Ni、N2、NLDl，電容CPOPl、CP0P2,電阻RPl、RP2、RP4，偏置電流源Il ；具體連接關(guān)系為三極管Ql的集電極和基極與外部的第二電壓源Vin相連，PMOS管Pl的源與三極管Ql的發(fā)射極相連，PMOS管的Pl的柵極和漏極與NMOS管附的柵極和漏極相連，NMOS管附的源極與NMOS管N2的柵極和漏極相連，NMOS管N2的源極和襯底與NMOS管附的襯底相連，電容 CPOPl連接于外部的第二電壓源Vin與NMOS管N2的源極之間，電阻RPl連接于NMOS管N2 的源極和NMOS管NLDl的漏極之間，NMOS管NLDl的源極和偏置電源Il的正端相連，NMOS 管NLDl的柵極與外部的使能信號(hào)相連，RP4和CP0P2連接在外部的第二電壓源Vin與三極管 Q2的發(fā)射極之間，電阻RP2連接與NMOS管N2的源與三極管Q2的基極之間，NOMS管NLDl 的襯底、偏置電源Il的負(fù)端、三極管Q2的集電極與地電位Vss相連，三極管Q2的發(fā)射極作為相對(duì)地電位產(chǎn)生電路的輸出為PWM比較器提供地電位。進(jìn)一步的，所述的PWM比較器還包括一個(gè)相對(duì)地電位產(chǎn)生電路，為PWM比較器提供地電位和尾電流偏置電壓。更進(jìn)一步的，所述的相對(duì)地電位產(chǎn)生電路包括包括PMOS管P1、P2、P3、P4、P5，三極管 Q1、Q2，NM0S 管 N1、N2、N3、N4、NLD1、NLD2，電容 CP0P1、CP0P2，電阻 RP1、RP2、RP3、RP4， 兩個(gè)偏置電流源11、12 ；具體連接關(guān)系為三極管Ql的集電極和基極、PMOS管P2的源極和襯底、PMOS管P3的襯底、PMOS管P4的源極和襯底、PMOS管P5的襯底與外部的第二電壓源 Vin相連，PMOS管Pl的源極與三極管Ql的發(fā)射極相連，PMOS管的Pl的柵極和漏極與NMOS 管W的柵極和漏極相連，NMOS管m的源極與NMOS管N2的柵極和漏極相連NMOS管的源極和襯底與NMOS管m的襯底相連，電容CPOPl連接于外部的第二電壓源Vin與NMOS管N2 的源極之間，電阻RPl連接于NMOS管N2的源極和NMOS管NLDl的漏極之間，NMOS管NLDl 的源極和偏置電源Il的正端相連，NMOS管NLDl的柵極、NLD2的柵極與外部的使能信號(hào)EN 相連，NOMS管NLDl的襯底、NLD2的襯底、偏置電源Il的負(fù)端、12的負(fù)端、三極管Q2的集電極與地電位Vss相連，PMOS管P2的柵、P3的柵和漏與PMOS管P4的柵極、P5的柵極相連， PMOS管P2漏極與P3的源極相連，電阻RP3連接于PMOS管P3的漏極和NMOS管N2的源極、 NLD2的漏極之間，NMOS管NLD2的源極連接于偏置電源12的正端，RP4和CP0P2連接在外部的第二電壓源Vin與三極管Q2的發(fā)射極之間，電阻RP2連接與NMOS管N2的源極與三極管Q2的基極之間，PMOS管P4的漏極與PMOS管P5的源極相連，PMOS管P5的漏極、NMOS管 N3的漏極和柵極、NMOS管N4的柵極作為相對(duì)地電位產(chǎn)生電路的第一輸出端為PWM比較器提供尾電流偏置電壓，NMOS管N3的源極與N4的漏極相連，NMOS管N3的襯底、N4的襯底、 三極管Q2的發(fā)射極連接在一起作為相對(duì)地電位產(chǎn)生電路的第二輸出端為PWM比較器提供地電位。本發(fā)明的有益效果本發(fā)明的PWM控制器通過(guò)引入鉗位電路讓誤差放大器輸出的高端鉗位隨著斜坡補(bǔ)償信號(hào)同步變化，能夠使電感電流峰值維持不變，從而消除了占空比影響峰值電流限的問(wèn)題，保證電流限恒定，使整個(gè)系統(tǒng)仍然能正常的工作；通過(guò)在PWM比較器中加入相對(duì)地電位產(chǎn)生電路引入了相對(duì)地電位概念，減小與電源電壓之間的電壓差，從而通過(guò)低壓器件實(shí)現(xiàn)高性能高速PWM控制器，這對(duì)于大功率應(yīng)用領(lǐng)域是非常有益的，能提高開(kāi)關(guān)電源的效率，減少成本。


圖1傳統(tǒng)PWM控制器結(jié)構(gòu)示意圖。圖2本發(fā)明的PWM控制器結(jié)構(gòu)示意圖。圖3本發(fā)明的鉗位電路結(jié)構(gòu)示意圖。圖4本發(fā)明的斜坡補(bǔ)償電流產(chǎn)生電路結(jié)構(gòu)示意圖。圖5本發(fā)明的斜坡補(bǔ)償疊加電路結(jié)構(gòu)示意6高速PWM比較器結(jié)構(gòu)示意圖。圖7本發(fā)明的第一種相對(duì)地電位產(chǎn)生電路結(jié)構(gòu)示意圖。圖8本發(fā)明的第二種相對(duì)地電位產(chǎn)生電路結(jié)構(gòu)示意圖。圖9(a)本發(fā)明PWM控制器的斜坡補(bǔ)償過(guò)程(b)傳統(tǒng)PWM控制器的斜坡補(bǔ)償過(guò)程。圖10傳統(tǒng)PWM控制器與本發(fā)明提出的PWM控制器，電感電流峰值電流限隨占空比變化對(duì)比。圖11本發(fā)明的PWM控制器在實(shí)際的應(yīng)用中的仿真波形。
具體實(shí)施例方式下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的闡述。本發(fā)明的PWM控制器結(jié)構(gòu)示意圖如圖2所示，包括，誤差放大器EA，PWM比較器，斜坡補(bǔ)償電流產(chǎn)生電路，鉗位電路和斜坡補(bǔ)償疊加電路，其中，所述的斜坡補(bǔ)償電流產(chǎn)生電路用于將斜坡補(bǔ)償電壓轉(zhuǎn)化成斜坡補(bǔ)償電流，所述的誤差放大器EA的正輸入端用于輸入輸出反饋電壓Vfb，負(fù)輸入端用于輸入外部的基準(zhǔn)電壓源；所述的鉗位電路用于使誤差放大器輸出的信號(hào)跟隨斜坡補(bǔ)償電壓以相同的斜率變化，其輸入端與斜坡補(bǔ)償電流產(chǎn)生電路的輸出端相連，輸出端與誤差放大器的輸出端相連；誤差放大器的輸出信號(hào)火。_和斜坡補(bǔ)償電流產(chǎn)生電路的輸出信號(hào)Vramp通過(guò)斜坡補(bǔ)償疊加電路進(jìn)行電流的相減運(yùn)算，產(chǎn)生PWM比較器的正輸入端輸入信號(hào)VaddCT。這里，PWM比較器的負(fù)輸入端輸入信號(hào)Vsw(電感電流采樣信號(hào))，PWM比較器的輸出即為具有一定占空比的控制信號(hào)。作為一種實(shí)施方式，圖3給出了鉗位電路的一種實(shí)現(xiàn)形式，具體包括一個(gè)運(yùn)算放大器0P、一個(gè)電阻R2，第一偏置電流源IBm、第二偏置電流源IBN2、第三偏置電流源IBN3、 第一匪OS管MN5、第二匪OS管MN7、第一 PMOS管MP3、第二 PMOS管MP7和第三PMOS管MP8， 其中，PMOS管MP3的源極與外部的第一電壓源Vdd相連，PMOS管MP3的漏極與PMOS管MP7 的源極相連，PMOS管MP3的柵極作為所述鉗位電路的輸入端；PMOS管MP7的柵極和漏極與 PMOS管MP8的柵極、偏置電流源IBN2的正端相連；偏置電流源IBm的負(fù)端、偏置電流源 IBN2的負(fù)端、IBN3的負(fù)端與地電位相連，PMOS管MP8的漏極與NMOS管麗7的柵極、偏置電流源IBN3的正端相連，PMOS管MP8的源極與NMOS管麗7的漏極相連并作為所述鉗位電路的輸出端；NMOS管麗7的源和地電位Vss相連；NMOS管麗5的柵極通過(guò)電阻R2與PMOS管 MP3的漏極相連，匪OS管麗5的漏極與外部的第一電壓源Vdd相連，NMOS管麗5的源極與運(yùn)算放大器OP的負(fù)相輸入端、偏置電流源IBm的正端相連。
這里，運(yùn)算放大器OP可以采用一般的運(yùn)放結(jié)構(gòu)，MP8、MN7和偏置電流源構(gòu)成帶負(fù)反饋的超級(jí)源跟隨器，穩(wěn)定v。。mp的高端限制點(diǎn)，同時(shí)迫使它跟隨Vramp以相同的斜率變化。圖4給出了斜坡補(bǔ)償電流產(chǎn)生電路的一種實(shí)現(xiàn)形式，包括PMOS管MP1、MP2、NMOS 管麗1、偏置電源IBPl和電阻Rl，具體連接關(guān)系為PM0S管MP2的源和偏置電源IBPl的正端連接到外部的第一電源vdd，PMOS管MP2的柵極和漏極連接到NMOS管匪1的漏極，NMOS 管麗1的源極通過(guò)Rl與地電位Vss相連，NMOS管麗1的柵極連接到PMOS管MPl的源極和偏置電源IBPl的負(fù)端，PMOS管MPl的柵極連接斜坡補(bǔ)償電壓Vmp，PMOS管MPl的漏連接負(fù)電源。斜坡補(bǔ)償電壓Vmp WPMOS管MPl的柵極，PMOS管MPl起電平平移作用，所以即使斜坡補(bǔ)償電壓Vmp從零開(kāi)始，得到的補(bǔ)償電流與斜坡補(bǔ)償電壓一直成線性關(guān)系，產(chǎn)生的斜坡補(bǔ)償電流為Ibeamp = (Vramp+VSG(MP1) +Vgs _ ) /R1，其中 Vse_ 是 PMOS 管 MP1 的源柵電壓，Vgs_ 是NMOS管MNl的柵源電壓。如圖5所示，為補(bǔ)償疊加電路的一種實(shí)現(xiàn)形式，包括一個(gè)PMOS管MP4，一個(gè)NMOS管 MN6和兩個(gè)電阻R3、Rup。1用于輸入斜坡補(bǔ)償電流產(chǎn)生電路的輸出信號(hào)，2用于輸入誤差放大器的輸出信號(hào)，電阻Rup用于將疊加后的電流信號(hào)轉(zhuǎn)化為電壓信號(hào)。PWM比器的一種實(shí)現(xiàn)形式，如圖6所示，由四個(gè)PMOS管(MP9、MP10、MPlU MP12)， 十八個(gè) NMOS 管(MN8、MN9、MN10、MNl 1、MNl2, MNl3, MN14、MNl5, MN16、MNl7, MN18、MN19、 MN20、MN21、MN22、MN23、MN24、MN25)，四個(gè)電阻(R7、R8、R9、R10)。PWM 比較器是有四級(jí)放大器組成，]^8、]\^9、]\^15、]\^16、1 7、1 8 構(gòu)成第一級(jí)，MN10、MN11、MN17、MN18、MN19、MN20 構(gòu)成第二級(jí)，MN9、MN10、MNl2, MNl3, MN21、MN22 構(gòu)成第三級(jí)，MPl 1、MN23、MN24 構(gòu)成第四級(jí)， MP12、MN14、MN25構(gòu)成輸出級(jí)。它們的連接關(guān)系為，NMOS管MN8、MN9的源極與NMOS管MN15 的漏極相連，R7連接于NOMS管MN8的漏極與外部的第二電壓源Vin之間，R8連接于NMOS管 MN9的漏極與外部的第二電壓源Vin之間，NMOS管MN8的柵作為PWM比器的正輸入端，NMOS 管MN9的柵極作為PWM比器的負(fù)輸入端，NMOS管麗15的柵極、麗16的柵極、麗17的柵極、 麗18的柵極、麗19的柵極、麗20的柵極、麗21的柵極、麗22的柵極、麗23的柵極、麗對(duì)的柵極、麗25的柵極與外部的尾電流偏置電壓Vibpwm相連，NMOS管麗15的源與麗16的漏極相連，匪OS管麗16的源極與地電位Vssp，匪OS管麗9、麗8的襯底與匪OS管麗8、麗9的源極相連，匪OS管MN15、MN16的襯底與地電位Vssp相連，R9連接于匪OS管麗10的漏極與外部的第二電壓源Vin之間，RlO連接于NMOS管麗11的漏極與外部的第二電壓源Vin之間，NMOS 管麗10的柵極與匪OS管麗9的漏極相連，匪OS管麗11的柵極與匪OS管麗8的漏極相連，匪OS管麗10的源極與匪OS管麗17的漏極、麗13的柵極相連，匪OS管麗11的源極與 NMOS管麗19的漏極、麗12的柵極相連，NMOS管麗17的源極與NMOS管麗18的漏極相連， 匪OS管麗19的源極與匪OS管麗20的漏極相連，匪OS管麗17的襯底、麗18的襯底、麗19 的襯底、麗20的襯底與電源Vssp相連，PMOS管MP9的源極和襯底、MPlO的源和襯底與外部的第二電壓源Vin相連，PMOS管MP9的柵極和漏極、MPlO的柵極與NMOS管麗12的漏極相連，PMOS管MPlO的漏極與PMOS管MPll的柵極、NMOS管麗13的漏極相連，匪OS管麗12的源極和襯底、麗13的源極和襯底、麗10的襯底、麗11的襯底與NMOS管麗21的漏極相連， 匪OS管麗21的源極與匪OS管麗22的漏極相連，匪OS管麗21的襯底、MN22的襯底與地電位Vssp相連，PMOS管MPll的源極和襯底與外部的第二電壓源Vin相連，PMOS管MPll的漏極與匪OS管麗14的柵極、PMOS管MP12的柵極、麗23的漏極相連，匪OS管麗23的源極與MN24的漏極相連，NMOS管MN23的襯底、MN24的襯底、MN14的襯底、MN25的襯底與地電位 Vssp相連，PMOS管MP12的源極和襯底與外部的第二電壓源Vin相連，PMOS管MP12的漏極與匪OS管麗14的漏極相連，匪OS管麗14的源極與匪OS管麗25的漏極相連。麗8，麗9，R7, R8和偏置電流源組成第一級(jí)，對(duì)差值信號(hào)進(jìn)行預(yù)放大，NMOS管MNlO、MNl 1，R9，RlO，主要用于電平平移為后級(jí)提供合適的直流工作點(diǎn)，右邊的電路構(gòu)成兩級(jí)比較器電路。構(gòu)成比較器
的放大器直、流 JHii 為:A0 ^ gm(麗 9)尺8&11(麗 13) (ro (MNl 3) I I r0 (MNPlO) ) Sii(MPll) r0 (MPll)，其中 Sii(Mffi)是 NMOS
管MN9的夸導(dǎo)，S11(MN13)和r。(MN13)是NMOS管麗13的夸導(dǎo)和輸出電阻，gmaiP11)和I^mpii)是PMOS 管MPll的夸導(dǎo)和輸出電阻，I^mpici)是PMOS管MPlO的輸出電阻。本部分所用的電壓Vin相對(duì)Vdd來(lái)說(shuō)是高電壓，在本實(shí)施例中，Vdd可以取3. 6V，Vin可以在比較大的電壓范圍內(nèi)變化， 比如4. 5V到30V之間。這里給出了兩種相對(duì)地電位產(chǎn)生電路的結(jié)構(gòu)，第一種為PWM比較器提供地電位； 第二種為PWM比較器提供地電位和尾電流偏置電壓。第一種相對(duì)地電位產(chǎn)生電路如圖7所示，包括PM0S管P1，三極管Q1、Q2，NM0S管 m、N2、NLDl，電容CP0P1、CP0P2，電阻RP1、RP2、RP4，偏置電流源Il ；具體連接關(guān)系為三極管Ql的集電極和基極與外部的第二電壓源Vin相連，PMOS管Pl的源與三極管Ql的發(fā)射極相連，PMOS管的Pl的柵極和漏極與NMOS管附的柵極和漏極相連，NMOS管附的源極與NMOS 管N2的柵極和漏極相連，NMOS管N2的源極和襯底與NMOS管m的襯底相連，電容CPOPl連接于外部的第二電壓源Vin與NMOS管N2的源極之間，電阻RPl連接于NMOS管N2的源極和 NMOS管NLDl的漏極之間，NMOS管NLDl的源極和偏置電源Il的正端相連，NMOS管NLDl的柵極與外部的使能信號(hào)相連，RP4和CP0P2連接在外部的第二電壓源Vin與三極管Q2的發(fā)射極之間，電阻RP2連接與NMOS管N2的源與三極管Q2的基極之間，NOMS管NLDl的襯底、 偏置電源Il的負(fù)端、三極管Q2的集電極與地電位相連，三極管Q2的發(fā)射極作為相對(duì)地電位產(chǎn)生電路的輸出為PWM比較器提供地電位。利用I Pra I= ^2ID/^cox(WZL)]+1 Vm |，其中 Id是流過(guò)MOS管的電流，Vth是MOS管得閾值電壓，乙是MOS管單位面積柵氧化層電容，μ 載流子的遷移率。根據(jù)基爾霍夫電壓定理可以求得Vssp Vin-VSG(P1)-VGS(N1)-VGS(N2)，其中，Vse(P1)是PMOS 管Pl的源柵電壓，VGS(N1)是NMOS管m的柵源電壓，Vesiffi)是NMOS管N2的柵源電壓，通過(guò)選擇NMOS管附和N2、PM0S管Pl的尺寸，能夠使Vssp的值比外部的第二電壓源Vin低4V左右，把Vssp作為PWM比較器的地電位。本部分所用的電壓Vin相對(duì)Vdd來(lái)說(shuō)是高電壓，在本實(shí)施例中，Vdd可以取3. 6V，Vin可以在比較大的電壓范圍內(nèi)變化，比如4. 5V到30V之間。第二種相對(duì)地電位產(chǎn)生電路如圖8所示，是在第一種相對(duì)地電位產(chǎn)生電路的基礎(chǔ)之上增加了部分電路，為PWM比較器提供尾電流偏置電壓。本發(fā)明的PWM控制器具體工作過(guò)程說(shuō)明如下。斜坡補(bǔ)償電壓通過(guò)圖最左邊的電路轉(zhuǎn)化為斜坡補(bǔ)償電流Jbeamp =，其中是PMOS管MPl得源柵電壓，Vesami)是NMOS管MNl的柵源電壓，首先，運(yùn)算放大器OP作為穩(wěn)定B節(jié)點(diǎn)電壓的緩沖器， 能夠保證B節(jié)點(diǎn)的電壓一直保持不變，由PMOS管MP3、MP7和偏置電流源IBN2這條支路，因?yàn)镸P3的電流是鏡像的Itoamp所以MP3的電流跟隨1_變化，又MP7的電流恒定，B節(jié)點(diǎn)的電壓維持不變，所以A節(jié)點(diǎn)的電壓跟隨Vmp變化，要使MP7的電流維持不變，則VA-Ve_保持不變，所以\(ΜΡ7)也隨Vramp變化。在誤差放大器輸出V。。mp、PMOS管MP8、NMOS管麗7和偏置電流源IBN3這條支路中，因?yàn)镸P8的電流是由IBN3設(shè)定的，所以MP8的電流不變，而Ve_ =Ve(MP7)是跟隨Vmp變化的，要使MP8的電流不變，則V。。mp也隨Vramp變化，通過(guò)NMOS管MN6、 電阻 R5 和 R6 將 V。。mp 轉(zhuǎn)化為電流Ibcqmp = (Vcomp-Vgs(MN6))/ (R5+R6)，其中 VGS_ 是 NMOS 管 MN6
的柵源電壓，PMOS管MP4的電流是鏡像Ibramp，由基爾霍夫電流定理，可得到補(bǔ)償疊加后的電 17 R
流IB(adder) — r WcOMP — r ^RAMP — ^GS(MNG) — r O^SG(MPl) — ^GS(MN\))\，其中 V0S (麗幻是 NMOS 菅
MN6的柵源電壓，Vse(MP1)是PMOS管MPl的源柵電壓，Vesftmi)是NMOS管麗1的柵源電壓。通過(guò)電阻Rup將疊加后的電流轉(zhuǎn)化為電壓VsupCTp。siti。n，合理的設(shè)置Rl和R3就能夠使VsupCTp。siti。n 不隨占空比的變化而變化，因而能夠維持受限制的電感電流峰值不變，如圖9所示。其中，圖10對(duì)比了傳統(tǒng)PWM控制器與本發(fā)明提出的PWM控制器的斜坡補(bǔ)償在占空比變化時(shí)的圖形，從圖中可以看到傳統(tǒng)的PWM控制器不能維持受限制的電感電流峰值的穩(wěn)定，隨著占空比的增大，峰值逐漸減小，本發(fā)明提出的PWM控制器能夠維持受限制的電感電流峰值穩(wěn)定，電感電流峰值不隨占空比變化。圖11是是基于0.6μπι B⑶工藝實(shí)現(xiàn)，電源電壓為4. 5V到23V，輸出負(fù)載電流為3Α的BULK電路中，對(duì)本發(fā)明的PWM控制器進(jìn)行仿真得到的波形。本發(fā)明的PWM控制器通過(guò)引入鉗位電路讓誤差放大器輸出的高端鉗位隨著斜坡補(bǔ)償信號(hào)同步變化，能夠使電感電流峰值限維持不變，從而消除了占空比影響峰值電流限的問(wèn)題，保證電流限恒定，使整個(gè)系統(tǒng)仍然能正常的工作；通過(guò)在PWM比較器中加入相對(duì)地電位產(chǎn)生電路引入了相對(duì)地電位概念，減小與電源電壓之間的電壓差，從而通過(guò)低壓器件實(shí)現(xiàn)高性能高速PWM控制器，這對(duì)于大功率應(yīng)用領(lǐng)域是非常有益的，能提高開(kāi)關(guān)電源的效率，減少了成本。本發(fā)明的PWM控制器可應(yīng)用于各種采用PWM控制的DC-DC開(kāi)關(guān)電源驅(qū)動(dòng) IC中。本領(lǐng)域的普通技術(shù)人員將會(huì)意識(shí)到，這里所述的實(shí)施例是為了幫助讀者理解本發(fā)明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開(kāi)的這些技術(shù)啟示做出各種不脫離本發(fā)明實(shí)質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種PWM控制器，包括，誤差放大器，PWM比較器，斜坡補(bǔ)償電流產(chǎn)生電路，鉗位電路和斜坡補(bǔ)償疊加電路，其中，所述的斜坡補(bǔ)償電流產(chǎn)生電路用于將斜坡補(bǔ)償電壓轉(zhuǎn)化成斜坡補(bǔ)償電流，所述的誤差放大器的正輸入端用于輸入輸出反饋電壓，負(fù)輸入端用于輸入外部的基準(zhǔn)電壓源；所述的鉗位電路用于使誤差放大器輸出的信號(hào)跟隨斜坡補(bǔ)償電壓以相同的斜率變化，其輸入端與斜坡補(bǔ)償電流產(chǎn)生電路的輸出端相連，輸出端與誤差放大器的輸出端相連；誤差放大器的輸出信號(hào)和斜坡補(bǔ)償電流產(chǎn)生電路的輸出信號(hào)通過(guò)斜坡補(bǔ)償疊加電路進(jìn)行電流的相減運(yùn)算，產(chǎn)生PWM比較器的正輸入端輸入信號(hào)。
2.根據(jù)權(quán)利要求1所述的PWM控制器，其特征在于，所述的鉗位電路包括一個(gè)運(yùn)算放大器0P、電阻R2，第一偏置電流源IBm、第二偏置電流源IBN2、第三偏置電流源IBN3、第一匪OS管MN5、第二匪OS管MN7、第一 PMOS管MP3、第二 PMOS管MP7和第三PMOS管MP8，其中，PMOS管MP3的源極與外部的第一電壓源相連，PMOS管MP3的漏極與PMOS管MP7的源極相連，PMOS管MP3的柵極作為所述鉗位電路的輸入端；PMOS管MP7的柵極和漏極與PMOS管 MP8的柵極、偏置電流源IBN2的正端相連；偏置電流源IBm的負(fù)端、偏置電流源IBN2的負(fù)端、IBN3的負(fù)端與地電位相連，PMOS管MP8的漏極與NMOS管麗7的柵極、偏置電流源IBN3 的正端相連，PMOS管MP8的源極與NMOS管麗7的漏極相連并作為所述鉗位電路的輸出端； NMOS管MN7的源和地電位相連；NMOS管MN5的柵極通過(guò)電阻R2與PMOS管MP3的漏極相連， 匪OS管麗5的漏極與外部的第一電壓源相連，匪OS管麗5的源極與運(yùn)算放大器OP的負(fù)相輸入端、偏置電流源IBm的正端相連。
3.根據(jù)權(quán)利要求1或2所述的PWM控制器，其特征在于，所述的PWM比較器還包括一個(gè)相對(duì)地電位產(chǎn)生電路，為PWM比較器提供地電位。
4.根據(jù)權(quán)利要求3所述的PWM控制器，其特征在于，PMOS管Pl，三極管Q1、Q2，NM0S管 m、N2、NLDl，電容CP0P1、CP0P2，電阻RP1、RP2、RP4，偏置電流源Il ；具體連接關(guān)系為三極管Ql的集電極和基極與外部的第二電壓源相連，PMOS管Pl的源與三極管Ql的發(fā)射極相連，PMOS管的Pl的柵極和漏極與NMOS管附的柵極和漏極相連，NMOS管附的源極與NMOS 管N2的柵極和漏極相連，NMOS管N2的源極和襯底與NMOS管m的襯底相連，電容CPOPl 連接于外部的第二電壓源與NMOS管N2的源極之間，電阻RPl連接于NMOS管N2的源極和 NMOS管NLDl的漏極之間，NMOS管NLDl的源極和偏置電源Il的正端相連，NMOS管NLDl的柵極與外部的使能信號(hào)相連，RP4和CP0P2連接在外部的第二電壓源與三極管Q2的發(fā)射極之間，電阻RP2連接與NMOS管N2的源與三極管Q2的基極之間，NOMS管NLDl的襯底、偏置電源Il的負(fù)端、三極管Q2的集電極與地電位相連，三極管Q2的發(fā)射極作為相對(duì)地電位產(chǎn)生電路的輸出為PWM比較器提供地電位。
5.根據(jù)權(quán)利要求1或2所述的PWM控制器，其特征在于，所述的PWM比較器還包括一個(gè)相對(duì)地電位產(chǎn)生電路，為PWM比較器提供地電位和尾電流偏置電壓。
6.根據(jù)權(quán)利要求5所述的PWM控制器，其特征在于，所述的相對(duì)地電位產(chǎn)生電路包括 包括 PMOS 管 Pl、P2、P3、P4、P5，三極管 Ql、Q2, NMOS 管 Ni、N2、N3、N4、NLDl、NLD2,電容 CPOPl、CP0P2,電阻RPl、RP2、RP3、RP4，兩個(gè)偏置電流源II、12 ；具體連接關(guān)系為三極管 Ql的集電極和基極、PMOS管P2的源極和襯底、PMOS管P3的襯底、PMOS管P4的源極和襯底、PMOS管P5的襯底與外部的第二電壓源Vin相連，PMOS管Pl的源極與三極管Ql的發(fā)射極相連，PMOS管的Pl的柵極和漏極與NMOS管附的柵極和漏極相連，NMOS管附的源極與NMOS管N2的柵極和漏極相連NMOS管的源極和襯底與NMOS管m的襯底相連，電容CPOPl 連接于外部的第二電壓源與NMOS管N2的源極之間，電阻RPl連接于NMOS管N2的源極和 NMOS管NLDl的漏極之間，NMOS管NLDl的源極和偏置電源Il的正端相連，NMOS管NLDl的柵極、NLD2的柵極與外部的使能信號(hào)EN相連，NOMS管NLDl的襯底、NLD2的襯底、偏置電源 Il的負(fù)端、12的負(fù)端、三極管Q2的集電極與地電位相連，PMOS管P2的柵、P3的柵和漏與 PMOS管P4的柵極、P5的柵極相連，PMOS管P2漏極與P3的源極相連，電阻RP3連接于PMOS 管P3的漏極和NMOS管N2的源極、NLD2的漏極之間，NMOS管NLD2的源極連接于偏置電源 12的正端，RP4和CP0P2連接在外部的第二電壓源與三極管Q2的發(fā)射極之間，電阻RP2連接與NMOS管N2的源極與三極管Q2的基極之間，PMOS管P4的漏極與PMOS管P5的源極相連，PMOS管P5的漏極、NMOS管N3的漏極和柵極、NMOS管N4的柵極作為相對(duì)地電位產(chǎn)生電路的第一輸出端為PWM比較器提供尾電流偏置電壓，NMOS管N3的源極與N4的漏極相連， NMOS管N3的襯底、N4的襯底、三極管Q2的發(fā)射極連接在一起作為相對(duì)地電位產(chǎn)生電路的第二輸出端為PWM比較器提供地電位。
全文摘要
本發(fā)明公開(kāi)了一種PWM控制器，包括，誤差放大器，PWM比較器，斜坡補(bǔ)償電流產(chǎn)生電路，鉗位電路和斜坡補(bǔ)償疊加電路。本發(fā)明的PWM控制器通過(guò)引入鉗位電路讓誤差放大器輸出的高端鉗位點(diǎn)隨著斜坡補(bǔ)償信號(hào)同步變化，能夠使電感電流峰值維持不變，從而消除了占空比影響峰值電流限的問(wèn)題，保證電流限恒定，使整個(gè)系統(tǒng)能正常的工作；通過(guò)在PWM比較器中加入相對(duì)地電位產(chǎn)生電路引入了相對(duì)地電位概念，減小與電源電壓之間的壓差，從而通過(guò)低壓器件實(shí)現(xiàn)高性能高速PWM控制器。
文檔編號(hào)H03K7/08GK102437839SQ20111037280
公開(kāi)日2012年5月2日 申請(qǐng)日期2011年11月22日 優(yōu)先權(quán)日2011年11月22日
發(fā)明者周澤坤, 張波, 明鑫, 王慧芳, 石躍, 黃建剛 申請(qǐng)人:電子科技大學(xué)