專利名稱：大功率半導(dǎo)體開(kāi)關(guān)中偏壓晶體管開(kāi)關(guān)的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于大功率半導(dǎo)體開(kāi)關(guān)的技術(shù)，特別是關(guān)于FET開(kāi)關(guān)布線和偏壓的技術(shù)。
背景技術(shù)：
在現(xiàn)代無(wú)線射頻通信系統(tǒng)中，傳出或接收的信號(hào)在到達(dá)天線前，最后或最先接觸到的組件通常是就半導(dǎo)體型收發(fā)轉(zhuǎn)換開(kāi)關(guān)。這種收發(fā)轉(zhuǎn)換開(kāi)關(guān)的信號(hào)質(zhì)量是以開(kāi)關(guān)線性以及雜散諧波發(fā)射程度做為性能指數(shù)。半導(dǎo)體型收發(fā)轉(zhuǎn)換開(kāi)關(guān)的優(yōu)點(diǎn)主要是在于絕緣和插入損失方面。它的結(jié)構(gòu)是將一組FET與經(jīng)過(guò)審慎選擇的電阻器和電容器一同裝設(shè)于開(kāi)關(guān)中，確保信號(hào)路徑上的低插入損失以及與關(guān)閉路徑的高度絕緣。為避免每一條路徑都得使用一個(gè)FET開(kāi)關(guān)，通常的做法是使用一組彼此串連的FET開(kāi)關(guān)。這種做法并非僅利用一個(gè)柵極電壓輕易開(kāi)關(guān)FET，而是以向前或倒轉(zhuǎn)方式偏壓柵極和源極/漏極，分別將各FET完全開(kāi)啟或關(guān)閉。這種現(xiàn)有技術(shù)的范例可如圖IA中由Nakatsuka等人(美國(guó)專利號(hào)7，199，635)所提出的方法。圖中是一個(gè)單刀雙擲(SPDT)開(kāi)關(guān)100。一輸入/輸出終端101(稱為電極) 經(jīng)由第一 FET組開(kāi)關(guān)120連接到第一輸入/輸出端102，并經(jīng)由第二 FET組開(kāi)關(guān)130連接到第二輸入/輸出端103。FET組開(kāi)關(guān)120、130各具有一組FET晶體管(如第一 FET組開(kāi)關(guān)120中的FET晶體管122)，這組FET晶體管是串連在從電極101到對(duì)應(yīng)第一或第二輸入 /輸出端102、103的信號(hào)路徑上。每一 FET組開(kāi)關(guān)120、130又包括一組源極/漏極電阻器 (如源極/漏極電阻器124)，所述源極/漏極電阻器連接到所屬開(kāi)關(guān)中FET的源極及/或漏極，并分別連接到第一或第二偏壓端111、112。每一 FET組開(kāi)關(guān)更包括一組柵極電阻器 (如FET組開(kāi)關(guān)120的柵極電阻器126)，所述柵極電阻連接到所屬開(kāi)關(guān)中FET的柵極，并分別連接到第一或第二偏壓端111、112。以下文獻(xiàn)為對(duì)于以CMOS為基礎(chǔ)的T/R開(kāi)關(guān)的早期研究=Feng-Jung Huang、 Kenneth 0，在 0. 5_um CMOS 工藝中具有 0. 8_dB 插入損失的 900-MHz T/R 開(kāi)關(guān)，IEEE2000 定制集成電路會(huì)議；Takahiro Ohnakado等人，以具有空乏層延展型晶體管(DET)的堆棧晶體管結(jié)構(gòu)的分壓效應(yīng)實(shí)現(xiàn)21. 5daii適用功率5GHz傳送/接收CMOS開(kāi)關(guān)，2003年VLSI電路技術(shù)論文匯編座談會(huì)；以及F. -J Huang與K. 0.，供900MHz無(wú)線應(yīng)用的0. 5umCM0S T/R開(kāi)關(guān)， IEEE J.固態(tài)電路，第36卷，第486-492頁(yè)，2001年3月。第一 FET組開(kāi)關(guān)120的柵極和第二 FET組開(kāi)關(guān)130的源極/漏極受到第一偏壓端 111的偏壓，而第二 FET組開(kāi)關(guān)130的柵極和第二 FET組開(kāi)關(guān)130的源極/漏極則受到第二偏壓端112的偏壓。要使電極101連接到第一輸入/輸出端102，將第一偏壓端111設(shè)定為Vhi (高電平電壓)，而將第二偏壓端112設(shè)定為Vlo(低電平電壓)，以完全開(kāi)啟第一 FET組開(kāi)關(guān)120 的FET，而使第二 FET組開(kāi)關(guān)130的FET在操作可靠度/故障極限的范圍內(nèi)受到反向極性偏壓，因而完全關(guān)閉。要使電極101連接到第二輸入/輸出端103，則將第二偏壓端112設(shè)定為Vhi，而將第一偏壓端111設(shè)定為\0，以完全開(kāi)啟第二 FET組開(kāi)關(guān)130的FET，而使第一 FET組開(kāi)關(guān)120的FET在操作可靠度/故障極限的范圍內(nèi)受到相反極性偏壓，因而完全關(guān)閉。上述結(jié)構(gòu)以一開(kāi)啟或關(guān)閉極性完全偏壓每一 FET組開(kāi)關(guān)，分別確保各開(kāi)關(guān)的低插入損失及高絕緣，這對(duì)于處理大功率信號(hào)傳送非常重要。從電路設(shè)計(jì)可知，施加到每一 FET 組開(kāi)關(guān)的偏壓只有極性不同。進(jìn)一步說(shuō)明，應(yīng)了解當(dāng)提到一個(gè)BJT、FET、MOSFET, MUGFET, FET組開(kāi)關(guān)或任何其它晶體管開(kāi)關(guān)受到或接收到一個(gè)「開(kāi)啟極性」或「正向極性」的偏壓所偏壓時(shí)，施加到柵極和源極/漏極的電壓使各晶體管開(kāi)關(guān)呈現(xiàn)「開(kāi)啟狀態(tài)」。反之，應(yīng)了解當(dāng)提到一晶體管開(kāi)關(guān)受到或接受到一個(gè)「關(guān)閉極性」或「反向極性」的偏壓所偏壓時(shí)，施加到柵極和源極/漏極的電壓所屬的極性和施加于柵極和源極/漏極而使晶體管呈現(xiàn)「開(kāi)啟狀態(tài)」的電壓極性相反。這不同于在晶體管中達(dá)成「關(guān)閉狀態(tài)」但與達(dá)成「開(kāi)啟狀態(tài)」者屬于相同極性(雖然比它小很多)的偏壓，也與一可達(dá)成「關(guān)閉狀態(tài)」但無(wú)極性的零偏壓不同。圖IB繪示根據(jù)Nakatsuka等人(美國(guó)專利第7，199，635號(hào))方案的第二現(xiàn)有技術(shù)。單刀雙擲開(kāi)關(guān)150包括串連和分流FET。一輸入/輸出極端151經(jīng)由一第一 FET組開(kāi)關(guān)160連接到一第一輸入/輸出端152，并經(jīng)由一第二 FET組開(kāi)關(guān)170連接到一第二輸入/ 輸出端153。第一輸入/輸出端152和第一 FET組開(kāi)關(guān)160之間的接點(diǎn)處有一連接線經(jīng)由一第三FET組開(kāi)關(guān)180和一隔直電容器182連接到地端184。第二輸入/輸出端153和第二 FET組開(kāi)關(guān)170之間的接點(diǎn)處有一連接線經(jīng)由第四FET組開(kāi)關(guān)190和一隔直電容器192 連接到地端194。第一 FET組開(kāi)關(guān)160的每一 FET都串連在第一輸入/輸出端152與電極 151之間，而第二 FET組開(kāi)關(guān)170的每一 FET串連在第二輸入/輸出端153與電極151之間。由于第一和第二 FET組開(kāi)關(guān)160、170都連接在電極與一輸入/輸出端之間，所以它們可稱為串連FET組開(kāi)關(guān)。第三FET組開(kāi)關(guān)180的每一 FET都串連在第一輸入/輸出端152 與地端184之間，而第四FET組開(kāi)關(guān)190的每一 FET都串連在第二輸入/輸出端153與地端194之間。由于第三及第四FET組開(kāi)關(guān)180、190都連接在一輸入/輸出端與地端之間， 所以它們可稱為分流FET組開(kāi)關(guān)。一第一偏壓端巧4連接到第一和第四FET組開(kāi)關(guān)160、190的柵極以及第二和第三 FET組開(kāi)關(guān)170、180的源極/漏極。一第二偏壓端155連接到第二和第三FET組開(kāi)關(guān)170、 180的柵極以及第一和第四FET組開(kāi)關(guān)160、190的源極/漏極。當(dāng)?shù)谝黄珘憾饲?為Vhi且第二偏壓端155為Vuj時(shí)，第一和第四FET組開(kāi)關(guān)160、 190受偏壓至完全開(kāi)啟，而第二和第三組開(kāi)關(guān)170、180受反向極性偏壓至完全關(guān)閉。因此， 電極151被強(qiáng)力連接到第一輸入/輸出端152且被強(qiáng)力隔絕于第二輸入/輸出端153，第一輸入/輸出端152被強(qiáng)力隔絕于地端184，而第二輸入/輸出端153被強(qiáng)力連接于或被分流至地端194。反之，當(dāng)?shù)谝黄珘憾饲?為Vm且第二偏壓端155為Vhi時(shí)，第二和第三FET組開(kāi)關(guān) 170、180具有一強(qiáng)反層，因此完全開(kāi)啟，而第一和第四組開(kāi)關(guān)160、190受一反向極性偏壓至完全關(guān)閉。相反地，電極151被強(qiáng)力連接到第二輸入/輸出端153，且被強(qiáng)力與第一輸入/ 輸出端152隔離，第一輸入/輸出端152被強(qiáng)力連接或分流到地端184，而第二輸入/輸出端153則被強(qiáng)力與地端194隔離。圖IB中的前案單刀雙擲開(kāi)關(guān)將不用的輸入/輸出端強(qiáng)力連接到地端，所以能夠比圖IA中的前案單刀雙擲開(kāi)關(guān)達(dá)到更高的絕緣效果。雖然上述現(xiàn)有技術(shù)能夠達(dá)成高絕緣和低插入損失，但是對(duì)于收發(fā)轉(zhuǎn)換開(kāi)關(guān)的許多其它效能因素和考慮仍沒(méi)有提出適當(dāng)解決。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種大功率半導(dǎo)體開(kāi)關(guān)中偏壓晶體管開(kāi)關(guān)的系統(tǒng)和方法，利用SOI結(jié)構(gòu)具有低于該開(kāi)關(guān)控制電壓電平的崩潰電壓，可通過(guò)將FET在操作可靠度/ 崩潰限制內(nèi)的最大可能偏壓以下的程度偏壓這樣的技術(shù)手段去改善信號(hào)質(zhì)量。根據(jù)一種概念，本發(fā)明提供一種在大功率半導(dǎo)體開(kāi)關(guān)中偏壓晶體管開(kāi)關(guān)的方法， 所述方法包含對(duì)源極/漏極偏壓提供開(kāi)啟極性柵極(開(kāi)啟狀態(tài)電壓Vgsd)，因而在開(kāi)啟狀態(tài)電壓Vgsd電平建立一通往所述晶體管開(kāi)關(guān)中一第一晶體管開(kāi)關(guān)的強(qiáng)反層(渠道)，以將所述第一晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及提供關(guān)閉極性Vgsd (關(guān)閉狀態(tài)電壓Vgsd)，因而在關(guān)閉極性Vgsd電平無(wú)通往所述晶體管開(kāi)關(guān)中一第二晶體管開(kāi)關(guān)的渠道，以將所述第二晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，其中所述關(guān)閉狀態(tài)電壓Vgsd電平的大小僅比該開(kāi)啟狀態(tài)電壓Vgsd電平的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。根據(jù)另一概念，本發(fā)明提供一種在大功率半導(dǎo)體開(kāi)關(guān)中偏壓晶體管開(kāi)關(guān)的方法， 所述方法包含以一第一偏壓控制器，在晶體管開(kāi)關(guān)中一第一晶體管開(kāi)關(guān)的柵極，使用對(duì)該第一偏壓控制器的一第一控制電壓輸入的一固定一次偏壓部分進(jìn)行偏壓；以一第二偏壓控制器，在所述第一晶體管開(kāi)關(guān)的源極-漏極，使用對(duì)該第二偏壓控制器的一第二控制電壓輸入的一固定二次偏壓部分進(jìn)行偏壓；以該第二偏壓控制器，在晶體管開(kāi)關(guān)中一第二晶體管開(kāi)關(guān)的柵極，使用第二控制電壓輸入的固定一次偏壓部分進(jìn)行偏壓；以及以該偏壓第一偏壓控制器，在所述第二晶體管開(kāi)關(guān)的源極-漏極，使用該第一控制電壓的固定二次偏壓部分進(jìn)行偏壓；其中，當(dāng)該大功率開(kāi)關(guān)處于一所述第一晶體管開(kāi)關(guān)為開(kāi)啟而所述第二晶體管開(kāi)關(guān)為關(guān)閉的第一開(kāi)關(guān)狀態(tài)時(shí)對(duì)該第一偏壓控制器提供一高系統(tǒng)控制電壓做為該第一控制電壓；以及對(duì)該第二偏壓控制器提供一低系統(tǒng)控制電壓做為該第二控制電壓；其中， 當(dāng)該大功率開(kāi)關(guān)處于一所述第一晶體管開(kāi)關(guān)為關(guān)閉而所述第二晶體管開(kāi)關(guān)為開(kāi)啟的第二開(kāi)關(guān)狀態(tài)時(shí)對(duì)該第一偏壓控制器提供一低系統(tǒng)控制電壓做為該第一控制電壓；以及對(duì)該第二偏壓控制器提供一高系統(tǒng)控制電壓做為該第二控制電壓，其中該一次偏壓部分與該低系統(tǒng)控制電壓的乘積和該二次偏壓部分與該高系統(tǒng)控制電壓乘積之差的大小是僅比該一次偏壓部分與該高系統(tǒng)控制電壓的乘積和該二次偏壓部分與該低系統(tǒng)控制電壓的乘積之差的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限； 以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。根據(jù)另一概念，本發(fā)明提供一大功率開(kāi)關(guān)，其包含多個(gè)晶體管開(kāi)關(guān)其中包含一第一晶體管開(kāi)關(guān)以及一第二晶體管開(kāi)關(guān)；偏壓電路系統(tǒng)當(dāng)該大功率開(kāi)關(guān)處于一第一大功率開(kāi)關(guān)狀態(tài)時(shí)提供在一開(kāi)啟狀態(tài)電壓Vgsd電平對(duì)所述第一晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓 Vgsd以偏壓處于開(kāi)啟狀態(tài)的所述第一晶體管開(kāi)關(guān)；以及在一關(guān)閉狀態(tài)電壓Vgsd電平對(duì)所述第二晶體管開(kāi)關(guān)提供偏壓以偏壓處于一關(guān)閉狀態(tài)的所述第二晶體管開(kāi)關(guān)，其中所述關(guān)閉狀態(tài)電壓Vgsd電平的大小是僅比該開(kāi)啟狀態(tài)電壓Vgsd電平的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。根據(jù)另一概念，本發(fā)明提供一種大功率開(kāi)關(guān)，其包含一第一晶體管開(kāi)關(guān)；一第二晶體管開(kāi)關(guān)；一第一偏壓控制器，用來(lái)接收一第一控制電壓以及使用該第一控制電壓的一固定一次偏壓部分對(duì)所述第一晶體管開(kāi)關(guān)的柵極進(jìn)行偏壓；以及使用該第一控制電壓的固定二次偏壓部分對(duì)所述第二晶體管開(kāi)關(guān)的源極-漏極進(jìn)行偏壓；一第二偏壓控制器，用來(lái)接收一第二控制電壓以及使用該第二控制電壓的固定二次偏壓部分對(duì)所述第一晶體管開(kāi)關(guān)的源極-漏極進(jìn)行偏壓；以及使用該第二控制電壓輸入的固定一次偏壓部分對(duì)所述第二晶體管開(kāi)關(guān)的柵極進(jìn)行壓偏，其中該第一控制電壓和該第二控制電壓分別為一高系統(tǒng)控制電壓和一低系統(tǒng)控制電壓，且其中該一次偏壓部分與該低系統(tǒng)控制電壓的乘積和該二次偏壓部分與該高系統(tǒng)控制電壓的乘積之差的大小是僅比該一次偏壓部分與該高系統(tǒng)控制電壓的乘積和該二次偏壓部分與該低系統(tǒng)控制電壓的乘積之差的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。本發(fā)明的有益效果在于，提供一種用來(lái)偏壓半導(dǎo)體型大功率開(kāi)關(guān)中的晶體管開(kāi)關(guān)的系統(tǒng)和方法，是基于可接受的雜散諧波發(fā)射和線性程度來(lái)決定關(guān)閉晶體管開(kāi)關(guān)的關(guān)閉狀態(tài)電壓Vgsd偏壓，所以可以有效改善信號(hào)質(zhì)量。


圖IA是一電路圖，說(shuō)明一現(xiàn)有技術(shù)的SPDT開(kāi)關(guān)電路。圖IB是一電路圖，說(shuō)明一第二現(xiàn)有技術(shù)的SPDT開(kāi)關(guān)電路。圖2是一電路圖，說(shuō)明根據(jù)本發(fā)明一實(shí)施例的SPDT開(kāi)關(guān)。圖3A是一多閘FET示意圖。圖;3B是一電路圖，說(shuō)明圖3A的多閘FET。圖4A是一電路圖，說(shuō)明一傳送偏壓控制器。圖4B是一電路圖，說(shuō)明一接收偏壓控制器。圖4C是一電路圖，說(shuō)明圖4A和4B的靜電放電預(yù)防裝置。圖5A是一電路圖，說(shuō)明根據(jù)本發(fā)明一實(shí)施例的單刀三擲(SP3T)純串連開(kāi)關(guān)。圖5B是一電路圖，說(shuō)明根據(jù)本發(fā)明另一實(shí)施例的單刀三擲(SP3T)純串連開(kāi)關(guān)。圖6A是一電路圖，說(shuō)明根據(jù)本發(fā)明一實(shí)施例的低電阻偏壓控制器應(yīng)用。圖6B是一電路圖，說(shuō)明根據(jù)本發(fā)明另一實(shí)施例的低電阻偏壓控制器應(yīng)用。圖7A是一電路圖，說(shuō)明根據(jù)本發(fā)明一實(shí)施例的雙刀雙擲(DPDT)純串連開(kāi)關(guān)。圖7B是一電路圖，說(shuō)明根據(jù)本發(fā)明另一實(shí)施例的雙刀雙擲(DPDT)純串連開(kāi)關(guān)。圖8A是本發(fā)明一實(shí)施例去耦串連及分流電路的電路圖。圖8B是本發(fā)明一實(shí)施例去耦純串連路徑電路的電路圖。
圖9是根據(jù)本發(fā)明一實(shí)施例一應(yīng)用去耦串連及分流電路的單刀N擲開(kāi)關(guān)。圖10是一電路圖，說(shuō)明根據(jù)本發(fā)明一實(shí)施例應(yīng)用去耦串連及分流電路的雙刀雙擲(DPDT)分流開(kāi)關(guān)。
具體實(shí)施例方式在附圖中相似的組件是以相同符號(hào)標(biāo)示。當(dāng)使開(kāi)啟狀態(tài)FET組開(kāi)關(guān)充分實(shí)現(xiàn)開(kāi)啟狀態(tài)電壓Vgsd并使關(guān)閉狀態(tài)FET組開(kāi)關(guān)充分實(shí)現(xiàn)關(guān)閉狀態(tài)電壓Vgsd以達(dá)成理想的低插入損失和高度絕緣時(shí)，為該開(kāi)關(guān)器中FET的關(guān)閉狀態(tài)電壓Vgsd及開(kāi)啟狀態(tài)電壓Vgsd所設(shè)定的特定電壓左右了通過(guò)該收發(fā)轉(zhuǎn)換開(kāi)關(guān)的
信號(hào)質(zhì)量。本發(fā)明的發(fā)明人發(fā)現(xiàn)，對(duì)于使用單一或串連MOSFET及/或多閘FET(MUGFET)的 SOI (硅絕緣)大功率收發(fā)轉(zhuǎn)換開(kāi)關(guān)中，因?yàn)镾OI結(jié)構(gòu)具有低于該開(kāi)關(guān)控制電壓電平的崩潰電壓，可通過(guò)將FET在操作可靠度/崩潰限制內(nèi)的最大可能偏壓以下的程度偏壓這樣的技術(shù)手段去改善信號(hào)質(zhì)量。本發(fā)明的發(fā)明人觀察到對(duì)關(guān)閉狀態(tài)FET組開(kāi)關(guān)施加關(guān)閉狀態(tài)電壓Vgsd到超過(guò)一特定電壓電平的程度對(duì)于絕緣的效果并不大，也因此，將關(guān)閉狀態(tài)FET組開(kāi)關(guān)的關(guān)閉狀態(tài)電壓Vgsd最大化到與開(kāi)啟狀態(tài)FET組開(kāi)關(guān)受偏壓的相同程度只能簡(jiǎn)化設(shè)計(jì)，除此之外并無(wú)其它好處。發(fā)明人也觀察到信號(hào)強(qiáng)度較高時(shí)，關(guān)閉狀態(tài)FET組開(kāi)關(guān)會(huì)發(fā)出雜散諧波發(fā)射，且會(huì)對(duì)于電路開(kāi)關(guān)動(dòng)作產(chǎn)生非線性效應(yīng)。雜散第三諧波發(fā)射相對(duì)于功率驅(qū)動(dòng)比雜散第二諧波發(fā)射呈現(xiàn)更為陡峭的斜度，但兩種雜散諧波發(fā)射都會(huì)隨著超過(guò)一特定偏壓電壓的關(guān)閉狀態(tài)電壓Vgsd而增加。大功率開(kāi)關(guān)中的非線性效應(yīng)也會(huì)隨關(guān)閉狀態(tài)FET組開(kāi)關(guān)的關(guān)閉狀態(tài)電壓Vgsd而增加。就一個(gè)2. 5V SOI而言，當(dāng)連接源極和漏極的渠道不為強(qiáng)反時(shí)，在1. 5V或以下的關(guān)閉狀態(tài)電壓Vgsd可見(jiàn)低程度諧波發(fā)射以及充分線性?？紤]到對(duì)于絕緣的需要，被關(guān)閉FET組開(kāi)關(guān)的操作關(guān)閉狀態(tài)電壓Vgsd電平設(shè)定為1. 1V-1. 5V。一般而言，應(yīng)先確定可接受的雜散諧波發(fā)射上限和可接受的線性下限，再據(jù)以決定關(guān)閉狀態(tài)電壓Vgsd電平。而此確定當(dāng)然取決于開(kāi)關(guān)所欲應(yīng)用的場(chǎng)合。所述上下限的確定可供僅將關(guān)閉狀態(tài)電壓Vgsd大小減少符合雜散諧波和線性需求所需要的量，因此可以保持高度絕緣的優(yōu)點(diǎn)，也就是利用開(kāi)啟極性的零偏壓或極小偏壓提供關(guān)閉狀態(tài)中較大的關(guān)閉狀態(tài)電壓Vgsd。利用一顯著關(guān)閉狀態(tài)電壓Vgsd電平可達(dá)成較高絕緣，因?yàn)榇藭r(shí)關(guān)閉狀態(tài)開(kāi)關(guān)可比接受微小或微弱關(guān)閉狀態(tài)電壓Vgsd的開(kāi)關(guān)更大程度地隔絕較大振幅信號(hào)。開(kāi)啟狀態(tài)FET組開(kāi)關(guān)在超過(guò)一電壓電平，靠近柵極到源極崩潰電壓時(shí)，產(chǎn)生的諧波發(fā)射才會(huì)較低。利用2.5V SOI技術(shù)，2.0-2. 5V的開(kāi)啟狀態(tài)電壓Vgsd可展現(xiàn)極低插入損失及優(yōu)良線性?？紤]到2. 5V的可靠性限制，被關(guān)閉的FET組開(kāi)關(guān)的操作開(kāi)啟狀態(tài)電壓Vgsd 電平設(shè)定為2. OV-2. 5V。參照?qǐng)D2，現(xiàn)說(shuō)明本發(fā)明第一實(shí)施例的單刀雙擲(SPDT)收發(fā)轉(zhuǎn)換開(kāi)關(guān)200的結(jié)構(gòu)。所述SPDT開(kāi)關(guān)200包含一天線201、一傳送端202、一接收端203、一傳送分枝接地線觀1，以及一接收分枝接地線觀2。沿著從天線201到傳送端202的信號(hào)路徑，該天線 201連接到一隔直電容器211，此隔直電容器211串連一第一串連FET組開(kāi)關(guān)220和另一隔直電容器212。沿著從天線201到接收端203的信號(hào)路徑，該天線201連接到一隔直電容器 215并與一第二串連FET組開(kāi)關(guān)230以及另一隔直電容器216串連。沿著從傳送端202到傳送分枝接地線的分流電路，該傳送端202連接到該隔直電容器212、一與一第一分流 FET組開(kāi)關(guān)240串連的隔直電容器213以及另一隔直電容器214。沿著從接收端203到接收分枝接地線觀2的分流電路，接收端203連接到隔直電容器216、一與一第二分流FET組開(kāi)關(guān)250串連的隔直電容器217以及另一隔直電容器218。每一串連及分流FET組開(kāi)關(guān)220、 230,240,250都包含兩個(gè)彼此串連的MUGFET，這兩個(gè)MUGFET具有共享柵極和偏壓連接。請(qǐng)同時(shí)參照?qǐng)D3A及圖;3B，在此所述實(shí)施例中采用的MUGFET，如圖2的MUGFET 222 將說(shuō)明如下。每一 MUGFET 322包含一柵極321、一漏極323、一源極325，以及一連接至R橋或聯(lián)系R 3 的源極/漏極偏壓連接327，此R橋或聯(lián)系R 3 的作用在于確保該漏極323 和源極325的直流電壓相同。漏極323與源極325之間設(shè)有一組彼此串連的MOSFET(在此為四個(gè))3對(duì)。這組M0SFET3M的每一柵極連接到一組柵極電阻器328中的一個(gè)電阻器，每一個(gè)電阻器連接到柵極321。在柵極321與源極325之間設(shè)有一個(gè)天線規(guī)范電路329，其包含一組二極管和電阻器，作用在于滿足制造所需的天線規(guī)范。如同前案，F(xiàn)ET組開(kāi)關(guān)的柵極和源極/漏極偏壓連接線是連接到不同偏壓端，以確保適當(dāng)?shù)拈_(kāi)啟或關(guān)閉狀態(tài)電壓Vgsd在適當(dāng)時(shí)間施加于每一 FET組開(kāi)關(guān)。如上所述，發(fā)明人已發(fā)現(xiàn)開(kāi)啟狀態(tài)電壓Vgsd電平應(yīng)設(shè)定為2. OV-2. 5V而關(guān)閉狀態(tài)電壓Vgsd電平應(yīng)設(shè)定為1. 1V-1. 5V。為達(dá)成收發(fā)電路所需要的多重偏壓程度，在此提出一特殊偏壓控制器架構(gòu)。SPDT電路200具有兩個(gè)上述控制器、一個(gè)傳送偏壓控制器沈0以及一個(gè)接收偏壓控制器 270。同時(shí)參照?qǐng)D4A、圖4B及圖4C，現(xiàn)說(shuō)明傳送及接收偏壓控制器的架構(gòu)。圖4A描繪一傳送偏壓控制器460。此傳送偏壓控制器460實(shí)質(zhì)上是一個(gè)跨接在HI/L0輸入端461和地端469之間的分壓器。此HI/L0輸入端461跨越一第一電阻器466連接到一次偏壓輸出 462，此一次偏壓輸出462接著跨越一第二電阻器467連接到一二次偏壓輸出464，此二次偏壓輸出464跨越一第三電阻器468連接到地端469。地端469和HI/L0輸入端461之間并耦接一 200V以上的HBM(人體模型)ESD(靜電放電)防護(hù)電路463。圖4C描繪一種可用于圖4A和圖4B偏壓控制器中的ESD 403，此ESD 403包含若干以相對(duì)方式排列成一回路的二極管。在ESD 403中，一個(gè)二極管403E沿著回路的一側(cè)朝向正端403A設(shè)置在正端403A與負(fù)端40 之間，而六個(gè)二極管403F沿著回路的另一側(cè)朝向負(fù)端40 設(shè)置在正端403A與負(fù)端40 之間。正反向二極管堆棧中的二極管數(shù)量可依據(jù)二極管的開(kāi)啟電壓而減少或增加。偏壓控制器460的電阻器466、467、468設(shè)置的目的是當(dāng)HI/L0輸入端461為Vhi 時(shí)，使一次偏壓輸出462上的電壓為適合開(kāi)啟狀態(tài)電壓Vgsd的電平，而二次偏壓輸出464 上的電壓為適合關(guān)閉狀態(tài)電壓Vgsd的電平。Vhi與一次偏壓輸出462上的電壓之間的比率是取決于所有電阻器466、467、468的總電阻與第二 467和第三468電阻器的電阻和之間的比率。Vhi與二次偏壓輸出464上的電壓之間的比率是取決于所有電阻器466、467、468的總電阻與第三電阻器468的電阻之間的比率。在一個(gè)用于傳統(tǒng)WLAN無(wú)線電的實(shí)施例中，Vhi是使用3. 0-3. 6V開(kāi)關(guān)控制線，而Vuj 通常介于0. OV和0. 3V之間。在一個(gè)使用3. 3V的Vhi和0. 15V的Vuj的實(shí)施例中，第一電阻器可設(shè)定為30k Ω，第二電阻器可設(shè)定為2 Ω，而第三電阻器可設(shè)定為4 Ω。當(dāng)HI/L0輸入端461為Vhi時(shí)，一次偏壓輸出462上的電壓為2. 31V，而二次偏壓輸出464上的電壓為 1. 584V。當(dāng)HI/L0輸入端461為Vm時(shí)，一次偏壓輸出462上的電壓為0. 105V，而二次偏壓輸出端口 464上的電壓為0. 072V。圖4Β描繪一接收偏壓控制器470。此接收偏壓控制器470的結(jié)構(gòu)與傳送偏壓控制器460相同，一樣具有一輸入端471、一第一電阻器476、一一次偏壓輸出472、一第二電阻器 477、一二次偏壓輸出474、一第三電阻器478、一接地線479，以及一 ESD防護(hù)電路473。第一、第二及第三電阻器476、477、478電阻值設(shè)定的考慮也和說(shuō)明傳送偏壓控制器460時(shí)所提到的相同。因此，第一電阻器476設(shè)定為30kQ，第二電阻器設(shè)定為MkQ，而第三電阻器設(shè)定為48k Ω。在某些實(shí)施例中，一個(gè)可對(duì)Vhi和Vm提供適當(dāng)分壓的分壓器包含適當(dāng)?shù)亩O管堆棧。再次參照?qǐng)D2，傳送偏壓控制器沈0的一次偏壓輸出262連接到第一串連FET組開(kāi)關(guān)220的柵極，也連接到第二分流FET組開(kāi)關(guān)250的柵極，而傳送偏壓控制器沈0的二次偏壓輸出264連接到第二串連FET組開(kāi)關(guān)230的源極/漏極偏壓連接，也連接到第一分流 FET組開(kāi)關(guān)240的源極/漏極偏壓連接。接收偏壓控制器270的一次偏壓輸出272連接到第二串連FET組開(kāi)關(guān)230的柵極，也連接到第一分流FET組開(kāi)關(guān)240的柵極，而接收偏壓控制器270的二次偏壓輸出274連接到第一串連FET組開(kāi)關(guān)220的源極/漏極偏壓連接，也連接到第二分流FET組開(kāi)關(guān)250的源極/漏極偏壓?，F(xiàn)在就圖2中SPDT開(kāi)關(guān)200的功能進(jìn)行說(shuō)明。如同前案，為確保低插入損失與充分絕緣，當(dāng)天線201用于傳送時(shí)，第一串連FET 組開(kāi)關(guān)220和第二分流FET組開(kāi)關(guān)250接收開(kāi)啟狀態(tài)電壓Vgsd，因而使一強(qiáng)反層在源極和漏極擴(kuò)散之間產(chǎn)生一條低電阻路徑，第二串連FET組開(kāi)關(guān)230和第一分流FET組開(kāi)關(guān)240 則接收關(guān)閉狀態(tài)電壓Vgsd，且其中沒(méi)有渠道形成。為了減少雜散諧波發(fā)射并改善線性，開(kāi)啟狀態(tài)電壓Vgsd的電平設(shè)定在2. OV和2. 5V之間，而關(guān)閉狀態(tài)電壓Vgsd的電平設(shè)定在1. IV 和1. 5V之間。當(dāng)SPDT開(kāi)關(guān)200用于傳送時(shí)，Vhi施加于傳送偏壓控制器沈0的HI/L0輸入端，而 \。施加于接收偏壓控制器270的HI/L0輸入端。因此，第一串連FET組開(kāi)關(guān)220和第二分流FET組開(kāi)關(guān)250的柵極保持于2. 31V，而第二串連FET組開(kāi)關(guān)230和第一分流FET組開(kāi)關(guān) 240的源極/漏極偏壓連接則保持在1.584V。同時(shí)，第一分流FET組開(kāi)關(guān)240和第二串連 FET組開(kāi)關(guān)230的柵極保持于0. 105V，而第一串連FET組開(kāi)關(guān)220和第二分流FET組開(kāi)關(guān) 250的源極/漏極偏壓連接保持在0. 070V。第一串連FET組開(kāi)關(guān)220和第二分流FET組開(kāi)關(guān)250的結(jié)果開(kāi)啟狀態(tài)電壓Vgsd都是2. 24V,而第二串連FET組開(kāi)關(guān)230和第一分流FET 組開(kāi)關(guān)MO的結(jié)果關(guān)閉狀態(tài)電壓Vgsd都是1. 479V。反之，當(dāng)SPDT開(kāi)關(guān)200用來(lái)接收時(shí)，Vuj施加于傳送偏壓控制器沈0的HI/L0輸入端，而Vhi施加于接收偏壓控制器270的HI/L0輸入端。結(jié)果是第二串連FET組開(kāi)關(guān)230和第一分流FET組開(kāi)關(guān)240都是2. 24V的開(kāi)啟狀態(tài)，而第一串連FET組開(kāi)關(guān)220和第二分流 FET組開(kāi)關(guān)250都是1. 479V的關(guān)閉狀態(tài)電壓Vgsd。在僅使用傳送或接收其中一種的正常操作下，傳送偏壓控制器260和接收偏壓控制器270之中一個(gè)以Vhi輸入，另一個(gè)以輸入。如上所述，如此可以確保FET組開(kāi)關(guān)220、 230,240,250達(dá)到適當(dāng)偏壓。自環(huán)模式時(shí)，傳送偏壓控制器260和接收偏壓控制器270都接收Vhi輸入，使得兩個(gè)分流FET組開(kāi)關(guān)M0、250皆關(guān)閉，且兩個(gè)串連FET組開(kāi)關(guān)220、230皆開(kāi)啟。現(xiàn)參閱圖5A，現(xiàn)說(shuō)明本發(fā)明實(shí)施例中一個(gè)單刀三擲(SP3T)純串連收發(fā)轉(zhuǎn)換開(kāi)關(guān) 500a的結(jié)構(gòu)。不同于SPDT開(kāi)關(guān)200，圖5A的SP3T開(kāi)關(guān)500a并沒(méi)有任何用來(lái)分流到地端的路徑或開(kāi)關(guān)。此SP3T開(kāi)關(guān)500a包含一天線501、一第一傳送端502、一第二傳送端503，以及一接收端504。沿著從天線501到第一傳送端502的信號(hào)路徑，天線501連接到一隔直電容器511，此隔直電容器511又與一第一串連FET組開(kāi)關(guān)520以及另一隔直電容器512串連。 沿著從天線501到第二傳送端503的信號(hào)路徑，天線501連接到一隔直電容器514，且與一第二串連FET組開(kāi)關(guān)530以及另一隔直電容器515串連。沿著從天線501到接收端504的一信號(hào)路徑，天線501連接到一隔直電容器513，此隔直電容器513與一第三串連FET組開(kāi)關(guān)MO以及另一隔直電容器516串連。如同圖2所描繪的實(shí)施例，每一個(gè)串連FET組開(kāi)關(guān) 520、530、540包含兩個(gè)彼此串連的MUGFET，雖然每一對(duì)共享一個(gè)柵極，但各自有源極/漏極偏壓連接線。如上述實(shí)施例，F(xiàn)ET組開(kāi)關(guān)的柵極和源極/漏極偏壓連接線是連接到不同的偏壓端，這些不同的偏壓端確保適當(dāng)?shù)拈_(kāi)啟和關(guān)閉狀態(tài)電壓Vgsd在適當(dāng)?shù)臅r(shí)間用在每一FET組開(kāi)關(guān)上。如上所述，發(fā)明人已經(jīng)確認(rèn)開(kāi)啟狀態(tài)電壓Vgsd電平應(yīng)為設(shè)定為2. OV-2. 5V，而關(guān)閉狀態(tài)電壓Vgsd電平應(yīng)設(shè)定為1. 1V-1. 5V。如同上述實(shí)施例，是利用偏壓控制器來(lái)達(dá)到收發(fā)轉(zhuǎn)換開(kāi)關(guān)所需要的多種偏壓程度。在SP3T開(kāi)關(guān)500a中有三個(gè)控制器，也就是第一傳送偏壓控制器560、第二傳送偏壓控制器570和接收偏壓控制器580。第一傳送偏壓控制器560的一次偏壓輸出562連接到第一串連FET組開(kāi)關(guān)520的柵極，而第一傳送偏壓控制器560的二次偏壓輸出564連接到一二極管532的正極，此二級(jí)管532的負(fù)極連接到第二串連FET組開(kāi)關(guān)530的其中一個(gè)MUGFET的源極/漏極偏壓連接。第一傳送偏壓控制器560的二次偏壓輸出564也連接到一第二二極管544的正極，此第二二極管討4的負(fù)極連接到第三串連FET組開(kāi)關(guān)MO的其中一個(gè)MUGFET的源極/漏極偏壓連接。第二傳送偏壓控制器570的一次偏壓輸出572連接到第二串連FET組開(kāi)關(guān)530 的柵極，而第二傳送偏壓控制器570的二次偏壓輸出574連接到一第三二極管524的正極， 此第三二極管5 的負(fù)極連接到第一串連FET組開(kāi)關(guān)520其中一個(gè)MUGFET的源極/漏極偏壓連接。第二傳送偏壓控制器570的二次偏壓輸出574也連接到第四二極管M2的正極， 此第四二極管討2的負(fù)極連接到第三串連FET組開(kāi)關(guān)540其中一個(gè)MUGFET的源極/漏極偏壓。接收偏壓控制器580的一次偏壓輸出582連接到第三串連FET組開(kāi)關(guān)540的柵極， 而接收偏壓控制器580的二次偏壓輸出584連接到一第五二極管522的正極，此第五二極管522的負(fù)極連接到第一串連FET組開(kāi)關(guān)520其中一個(gè)MUGFET的源極/漏極偏壓連接。接收偏壓控制器580的二次偏壓輸出584也連接到一第六二極管534的正極，此第六二極管 534的負(fù)極連接到第二串連FET組開(kāi)關(guān)530其中一個(gè)MUGFET的源極/漏極偏壓。第一和第二傳送偏壓控制器，以及接收偏壓控制器都與圖4A和圖4B所描繪的偏壓控制器具有相同的結(jié)構(gòu)和功能。
現(xiàn)在就圖5A中SP3T開(kāi)關(guān)500a的功能進(jìn)行說(shuō)明。如同上述實(shí)施例，為了確保低插入損失與充分絕緣，當(dāng)天線501用在第一或第二傳送路徑或接收路徑中時(shí)，對(duì)應(yīng)的串連FET組開(kāi)關(guān)接收到開(kāi)啟狀態(tài)電壓Vgsd偏壓電平，而其余兩個(gè)串連FET組開(kāi)關(guān)是接收關(guān)閉狀態(tài)電壓Vgsd偏壓電平。如上所述，為了減少雜散諧波發(fā)射同時(shí)改善線性，開(kāi)啟狀態(tài)電壓Vgsd是設(shè)定為2. OV到2. 5V的電平，而關(guān)閉狀態(tài)電壓 Vgsd是設(shè)定為1. IV到1. 5V的電平。當(dāng)SP3T開(kāi)關(guān)500a用于從第一傳送端502進(jìn)行傳送時(shí)，Vhi施加于第一傳送偏壓控制器560的HI/L0輸入端，而Vuj施加于第二傳送偏壓控制器570和接收偏壓控制器580的 HI/L0輸入端。因此，第一串連FET組開(kāi)關(guān)520的柵極維持在2. 31V，而第二串連FET組開(kāi)關(guān)530的源極/漏極偏壓連接以及第三串連FET組開(kāi)關(guān)540的其中一個(gè)源極/漏極偏壓連接是維持在1.584V。第二串連FET組開(kāi)關(guān)530和第三串連FET組開(kāi)關(guān)MO的柵極維持在
0.105V,而第一串連FET組開(kāi)關(guān)520的源極/漏極偏壓連接以及第二和第三串連FET組開(kāi)關(guān)530、540各有一個(gè)源極/漏極偏壓連接維持在0. 070V。第一串連FET組開(kāi)關(guān)520的結(jié)果開(kāi)啟狀態(tài)電壓Vgsd是2. 24V0第二和第三串連FET組開(kāi)關(guān)530、540各有一個(gè)MUGFET是接受1. 479V的關(guān)閉狀態(tài)電壓Vgsd電平，而第二和第三串連FET組開(kāi)關(guān)530、540各有一第二 MUGFET是不受到偏壓的，因?yàn)楦鞫O管534542阻止任何0. 035V引起的漏電流跨越第二 MUGFET而以相反方向施加于二極管。當(dāng)SP3T開(kāi)關(guān)500a用于從第二傳送端503進(jìn)行傳送時(shí)，Vhi施加于第二傳送偏壓控制器570的HI/L0輸入端，而Vuj施加于第一傳送偏壓控制器560和接收偏壓控制器580 的HI/L0輸入端。結(jié)果是2. 24V的開(kāi)啟狀態(tài)電壓Vgsd跨越第二串連FET組開(kāi)關(guān)530，連同
1.479V的一關(guān)閉狀態(tài)電壓Vgsd —起施加到第一串連FET組開(kāi)關(guān)520和第三串連FET組開(kāi)關(guān)討0的各一個(gè)MUGFET，而一零偏壓施加到另一個(gè)MUGFET。當(dāng)SP3T開(kāi)關(guān)500a用于接收時(shí)，Vhi施加于接收偏壓控制器580的HI/L0輸入端， 而Vm施加于第一和第二傳送偏壓控制器560、570的HI/L0輸入端。結(jié)果是2. 24V的開(kāi)啟狀態(tài)電壓Vgsd跨越第三串連FET組開(kāi)關(guān)M0，連同1. 479V的一關(guān)閉狀態(tài)電壓Vgsd —起施加到第一串連FET組開(kāi)關(guān)520和第二串連FET組開(kāi)關(guān)530的各一個(gè)MUGFET，而一零偏壓施加到另一個(gè)MUGFET。在僅通過(guò)第一或第二傳送端進(jìn)行傳送或僅通過(guò)接收端進(jìn)行接收的正常操作下，對(duì)偏壓控制器560、570、580中的一個(gè)輸入Vhi，而對(duì)另兩個(gè)偏壓控制器輸入V,如上所述，這可確保達(dá)成FET組開(kāi)關(guān)520、530、540適當(dāng)?shù)拈_(kāi)啟和關(guān)閉狀態(tài)電壓Vgsd偏壓?，F(xiàn)參閱圖5B，現(xiàn)說(shuō)明本發(fā)明另一實(shí)施例中的單刀三擲(SP3T)純串連收發(fā)轉(zhuǎn)換開(kāi)關(guān) 500b ο圖5B描繪的SP3T開(kāi)關(guān)500b不同于圖5A的SP3T是以兩個(gè)二極管連接到每一 FET 組開(kāi)關(guān)，而是包括三個(gè)適當(dāng)連接的「或」邏輯間。第一、第二及第三偏壓控制器560、570、580 都各自連接一個(gè)FET組開(kāi)關(guān)520、530、540，連接方法是偏壓控制器560、570、580分別以一次偏壓輸出562、572、582連接到各FET組開(kāi)關(guān)520、530J40的柵極。第一、第二及第三FET 組開(kāi)關(guān)520、530和540各自以源極/漏極連接到第一、第二及第三「或」邏輯間525、535和 545的邏輯輸出。每一「或」邏輯間接受與沒(méi)有對(duì)它提供一次偏壓輸出的兩個(gè)FET組開(kāi)關(guān)相連的控制器的二次控制電壓輸入。例如，第一「或」邏輯間525接受第二及第三偏壓控制器570、580的二次輸出，第二「或」邏輯間5；35接受第一及第三偏壓控制器560、580的二次輸出，而第三「或」邏輯間545接受第一和第二偏壓控制器560、570的二次輸出。在這種配置中，漏極-源極偏壓上的漏電流遠(yuǎn)低于圖5A描繪的實(shí)施例。每一「或」邏輯閘525、535、 545接受一來(lái)自外部電壓源或類似電路系統(tǒng)的電壓VDD，此外部電壓源或類似電路系統(tǒng)能夠偵測(cè)邏輯高控制電壓并把它轉(zhuǎn)成「或」邏輯閘用的VDD。開(kāi)啟狀態(tài)電壓Vgsd是提供到FET組開(kāi)關(guān)的柵極，因?yàn)樗B接的「或」邏輯閘將會(huì)接收兩個(gè)低輸入電壓(0. 072V)，「或」邏輯閘再提供一個(gè)低邏輯輸出(0.072V)到FET組開(kāi)關(guān)的源極/漏極。柵極沒(méi)有接受開(kāi)啟狀態(tài)電壓Vgsd的FET組，在柵極是接受0. 105V,且因?yàn)樗B接的「或」邏輯閘是接受一高輸入和一低輸入(1. 584V和0. 105V)，所以它的源極/漏極是接受一 1. 584V的電壓，造成適當(dāng)?shù)?1.479V關(guān)閉狀態(tài)電壓Vgsd。參照?qǐng)D6A，現(xiàn)在說(shuō)明的低電阻偏壓控制器660a是利用低電阻來(lái)減少開(kāi)啟關(guān)閉柵極的RC (電阻-電容)時(shí)間常數(shù)。低電阻偏壓控制器660a與上述偏壓控制器相似的地方在于它實(shí)質(zhì)上是一個(gè)跨接 HI/L0輸入端661和地端669的分壓器。HI/L0輸入端661跨越一二極管回路66 和一第一電阻器666連接到一次偏壓輸出662，一次偏壓輸出662接著跨越第二電阻器667連接到一二次偏壓輸出664，二次偏壓輸出664再跨越一第三電阻器668連接到地端669。地端 669與HI/L0輸入端661之間連接有一個(gè)200 VHBM (人體模型)的ESD (靜電放電)防護(hù)電路 663。在采用3. 3V的Vhi和0. 15V的Vuj的實(shí)施例中，第一電阻器666可為1. 3k Ω，第二電阻器667可為1. 5k Ω，而第三電阻器668可為2. 2k Ω。當(dāng)HI/L0輸入端661為Vhi，一次偏壓輸出662上的電壓為2. 442V，而二次偏壓輸出664上的電壓為1. 452V。當(dāng)HI/L0輸入端461為νω，一次偏壓輸出662上的電壓為0. 11IV，而二次偏壓輸出端口 664上的電壓為 0.066V。低電阻偏壓控制器660a的功能與上述的偏壓控制器相似，差異僅在于藉由縮短 RC時(shí)間常數(shù)達(dá)到加快開(kāi)關(guān)速度的功效。二極管回路66 ，包含雙向配置的二極管，以減少因電阻值降低而泄漏到地端的控制線電流。在圖6B的一個(gè)相似實(shí)施例中，兩個(gè)與圖6A中單一二極管回路66 相似的二極管回路66^、665c設(shè)置在偏壓控制器660b內(nèi)，位于第二電阻器667和二次偏壓輸出664之間， 同時(shí)位于第三電阻器668和地端669之間。因?yàn)槎O管的充放電行為遠(yuǎn)比電阻梯快速，所以此實(shí)施例中控制線的漏電明顯較少，開(kāi)關(guān)時(shí)間也明顯較快。此外，電阻器和其它二極管回路則對(duì)開(kāi)關(guān)FET的柵極提供二次ESD防護(hù)。參照?qǐng)D7A，現(xiàn)說(shuō)明本發(fā)明實(shí)施例中一雙刀雙擲(DPDT)純串連收發(fā)轉(zhuǎn)換開(kāi)關(guān)700的結(jié)構(gòu)。所述DPDT開(kāi)關(guān)700a包含一第一天線701、一第二天線702、一傳送端703，以及一接收端704。沿著從第一天線701到傳送端703的信號(hào)路徑，第一天線701連接到一隔直電容器711，此隔直電容器711與一第一串連FET組開(kāi)關(guān)720以及另一隔直電容器712串連。 沿著從第一天線701到接收端704的信號(hào)路徑，天線701連接到一隔直電容器715，并與一第二串連FET組開(kāi)關(guān)730以及另一隔直電容器716串連。沿著從第二天線702到傳送端 703的信號(hào)路徑，第二天線702連接到一隔直電容器714，此隔直電容器714與一第三串連FET組開(kāi)關(guān)740以及另一隔直電容器713串連。沿著從第二天線702到接收端704的信號(hào)路徑，天線702連接到一隔直電容器718，并與一第四串連FET組開(kāi)關(guān)750以及另一隔直電容器717串連。如同上述實(shí)施例，F(xiàn)ET組開(kāi)關(guān)的柵極和源極/漏極偏壓連接是連接到不同偏壓端，以確保適當(dāng)?shù)拈_(kāi)啟或關(guān)閉狀態(tài)電壓Vgsd在適當(dāng)時(shí)間施加于每一 FET組開(kāi)關(guān)。如上所述，發(fā)明人已發(fā)現(xiàn)開(kāi)啟狀態(tài)電壓Vgsd電平應(yīng)設(shè)定為2. OV-2. 5V而關(guān)閉狀態(tài)電壓Vgsd電平應(yīng)設(shè)定為1. 1V-1. 5V。DPDT電路700a具有兩種操作狀態(tài)。在第一狀態(tài)中，DPDT電路700a 將第一天線701與傳送端703連接，并將第二天線702與接收端704連接。在一第二狀態(tài)中，DPDT電路700a將第一天線701與接收端704連接，并將第二天線702與傳送端703連接。為提供這兩種狀態(tài)，所述DPDT電路700a具有兩個(gè)偏壓控制器，也就是一個(gè)第一狀態(tài)偏壓控制器760和一個(gè)一第二狀態(tài)偏壓控制器770。第一狀態(tài)偏壓控制器760的一次偏壓輸出762連接到第一和第四串連FET組開(kāi)關(guān) 720,750的柵極。第一狀態(tài)偏壓控制器760的二次偏壓輸出764連接到第二和第三串連FET 組開(kāi)關(guān)730、740的源極/漏極偏壓連接。第二狀態(tài)偏壓控制器770的一次偏壓輸出772連接到第二和第三串連FET組開(kāi)關(guān)730、740的柵極。第二狀態(tài)偏壓控制器770的二次偏壓輸出774連接到第一和第四串連FET組開(kāi)關(guān)720、750的源極/漏極偏壓連接?，F(xiàn)在說(shuō)明圖7A中DPDT開(kāi)關(guān)700a的功能。為了減少雜散諧波發(fā)射同時(shí)改善線性， 開(kāi)啟狀態(tài)電壓Vgsd設(shè)定為2. OV到2. 5V的電平而關(guān)閉狀態(tài)電壓Vgsd設(shè)定為1. IV到1. 5V 的電平。當(dāng)DPDT 700a處于第一狀態(tài)時(shí)，第一天線701是用來(lái)傳送而第二天線702是用來(lái)接收。實(shí)施方法是將Vhi施加到第一狀態(tài)偏壓控制器760的HI/L0輸入端，而將Vm施加到第二狀態(tài)偏壓控制器770的HI/L0輸入端。如同上述實(shí)施例，為了確保低插入損失與充分絕緣，在此狀態(tài)中，分別位于傳送端703與第一天線701之間以及位于接收端704與第二天線702之間的第一和第四串連FET組開(kāi)關(guān)720、750都是接受開(kāi)啟狀態(tài)電壓Vgsd，而分別位于傳送端703與第二天線702之間以及位于接收端704與第一天線701之間的第二和第三串連FET組開(kāi)關(guān)730、740都是接受關(guān)閉狀態(tài)電壓Vgsd。反之，當(dāng)DPDT 700a處于第二狀態(tài)時(shí)，第二天線702是用來(lái)傳送而第一天線701是用來(lái)接收。實(shí)施方法是將Vuj施加到第一狀態(tài)偏壓控制器760的HI/L0輸入端，而將Vhi施加到第二狀態(tài)偏壓控制器770的HI/L0輸入端。如同上述實(shí)施例，為了確保低插入損失與充分絕緣，在此狀態(tài)中，分別位于傳送端703與第二天線702之間以及位于接收端704與第一天線701之間的第二和第三串連FET組開(kāi)關(guān)730、740都是接受開(kāi)啟狀態(tài)電壓Vgsd，而分別位于傳送端703與第一天線701之間以及位于接收端704與第二天線702之間的第一和第四串連FET組開(kāi)關(guān)720、750都是接受關(guān)閉狀態(tài)電壓Vgsd。參照?qǐng)D7B，現(xiàn)說(shuō)明本發(fā)明一實(shí)施例中另一雙刀雙擲(DPDT)純串連收發(fā)轉(zhuǎn)換開(kāi)關(guān) 700b的結(jié)構(gòu)。所述DPDT 開(kāi)關(guān) 700b 的電容器 711、712、713、714、715、716、717、718、天線 701、 702、終端703、704，以及FET組開(kāi)關(guān)720、730、740、750，和連接組件的信號(hào)路徑，都與圖7A 的DPDT開(kāi)關(guān)700a相同。但圖7B的DPDT開(kāi)關(guān)700b和圖7A的DPDT開(kāi)關(guān)700a不同之處在于它所采用的偏壓控制器和用來(lái)適當(dāng)偏壓FET組開(kāi)關(guān)720、730、740、750的相關(guān)電路系統(tǒng)。如同上述實(shí)施例，F(xiàn)ET組開(kāi)關(guān)的柵極和源極/漏極偏壓連接是經(jīng)由適當(dāng)電路系統(tǒng)連接到不同偏壓端，以確保適當(dāng)?shù)拈_(kāi)啟或關(guān)閉狀態(tài)電壓Vgsd在適當(dāng)時(shí)間施加于每一 FET組開(kāi)關(guān)。如上所述，發(fā)明人已發(fā)現(xiàn)開(kāi)啟狀態(tài)電壓Vgsd電平應(yīng)設(shè)定為2. OV-2. 5V而關(guān)閉狀態(tài)電壓Vgsd電平應(yīng)設(shè)定為1. 1V-1. 5V。圖7B的DPDT電路700b中有四個(gè)偏壓控制器，包括一第一傳送偏壓控制器725，一第一接收偏壓控制器735、一第二傳送偏壓控制器745，以及一第二接收偏壓控制器755。第一傳送偏壓控制器725 —次偏壓輸出7 連接到第一串連FET組開(kāi)關(guān)720的柵極。第一接收偏壓控制器735的一次偏壓輸出736連接到第二串連FET組開(kāi)關(guān)730的柵極。 第二傳送偏壓控制器745的一次偏壓輸出746連接到第三串連FET組開(kāi)關(guān)740的柵極。第二接收偏壓控制器755的一次偏壓輸出756連接到第四串連FET組開(kāi)關(guān)750的柵極。第一傳送偏壓控制器725、第一接收偏壓控制器735、第二傳送偏壓控制器745以及第二接收偏壓控制器755的二次偏壓輸出727、737、747、757分別連接到一個(gè)四重輸入 「或」邏輯閘705的其中一個(gè)輸入端。此四重輸入「或」邏輯閘連接到電源VDD。此四重輸入 「或」邏輯閘705的邏輯輸出70 連接到各FET組開(kāi)關(guān)720、730、740、750的源極/漏極偏壓連接?，F(xiàn)說(shuō)明圖7B中DPDT開(kāi)關(guān)700b的功能。如同上述實(shí)施例，為了確保低插入損失與充分絕緣，當(dāng)?shù)谝惶炀€701用來(lái)傳送時(shí)， 位于傳送端703與第一天線701之間的第一 FET組開(kāi)關(guān)720接受開(kāi)啟狀態(tài)電壓Vgsd，而其余FET組開(kāi)關(guān)730、740、750接受關(guān)閉狀態(tài)電壓Vgsd。同理，當(dāng)?shù)诙炀€702用來(lái)傳送時(shí)，第三FET組開(kāi)關(guān)740接受開(kāi)啟狀態(tài)電壓Vgsd而其余FET組開(kāi)關(guān)720、730、750接受關(guān)閉狀態(tài)電壓Vgsd。當(dāng)?shù)谝惶炀€701用來(lái)接收時(shí)，第二 FET組開(kāi)關(guān)730受到開(kāi)啟狀態(tài)電壓Vgsd偏壓，而其余FET組開(kāi)關(guān)720、740、750受到反向極性偏壓。當(dāng)?shù)诙炀€702用來(lái)接收時(shí)，第四 FET組開(kāi)關(guān)750接受開(kāi)啟狀態(tài)電壓Vgsd而其余FET組開(kāi)關(guān)720、730、740接受關(guān)閉狀態(tài)電壓 Vgsd0為了減少雜散諧波發(fā)射同時(shí)改善線性，開(kāi)啟狀態(tài)電壓Vgsd是設(shè)定為2. OV到2. 5V 的電平，而關(guān)閉狀態(tài)電壓Vgsd是設(shè)定為1. IV到1.5V的電平。為了達(dá)成上述的偏壓程度，四重輸入「或」邏輯閘705是設(shè)計(jì)成從它的邏輯輸出 70 產(chǎn)生一個(gè)1. 1V-1. 5V邏輯高信號(hào)和一個(gè)OV邏輯低信號(hào)。此外，控制器的內(nèi)部組件(電阻器及/或二極管)設(shè)置的比例是，當(dāng)控制器的HI/L0輸入端接收Vhi時(shí)，一次輸出提供比四重輸入輸入「或」邏輯閘705的1. 1V-1. 5V輸出多至少2. OV-2. 5V的一電壓。偏壓控制器一次偏壓輸出的電壓可視需要調(diào)整；或者，若四重輸入輸入「或」邏輯閘提供一 1. 15V的邏輯高信號(hào)，則每一偏壓控制器的一次輸出可藉由適當(dāng)設(shè)定內(nèi)部組件而提供3. 2V的輸出。當(dāng)DPDT開(kāi)關(guān)700b是用來(lái)通過(guò)第一天線701進(jìn)行傳送時(shí)，Vhi施加于第一傳送偏壓控制器725的HI/L0輸入端，而Vuj施加于其余偏壓控制器735、745、755的HI/L0輸入端。 當(dāng)DPDT開(kāi)關(guān)700b是用來(lái)通過(guò)第二天線702進(jìn)行傳送時(shí)，Vhi施加于第二傳送偏壓控制器 745的HI/L0輸入端，而Vuj施加于其余偏壓控制器725、735、755的HI/L0輸入端。此外，當(dāng)DPDT開(kāi)關(guān)700b是用來(lái)通過(guò)第一天線701進(jìn)行接收時(shí)，Vhi施加于第一接收偏壓控制器735的HI/L0輸入端，而Vuj施加于其余偏壓控制器725、745、755的HI/L0輸入端。當(dāng)DPDT開(kāi)關(guān)700b是用來(lái)通過(guò)第二天線702進(jìn)行接收時(shí)，Vhi施加于第二接收偏壓控制器755的HI/L0輸入端，而\0施加于其余偏壓控制器725、735、745的HI/L0輸入端。
參照?qǐng)D8A，現(xiàn)說(shuō)明本發(fā)明一實(shí)施例中去耦串連分流電路800a的結(jié)構(gòu)。去耦串連及分流電路800a跨接一條從接收端802到天線801地信號(hào)路徑和一條從接收端802到接地線803的分流路徑。沿著從天線801到接收端802的信號(hào)路徑，天線 801連接到一隔直電容器817a，此隔直電容器817a與一串連FET組開(kāi)關(guān)819以及另一隔直電容器817b串連。沿著從接收端802到接地線803的信號(hào)路徑，接收端802連接到一隔直電容器817b，此隔直電容器817b與一分流FET組開(kāi)關(guān)815以及另一隔直電容器817c串連。與圖4A中所描繪者相似的單一接收偏壓控制器812連同一個(gè)一次逆變器816和一個(gè)二次逆變器811 —起對(duì)FET組開(kāi)關(guān)819、815提供所需的開(kāi)啟和關(guān)閉狀態(tài)電壓Vgsd信號(hào)。接收偏壓控制器812的一次偏壓輸出813連接到串連FET組開(kāi)關(guān)819的柵極，也連接到一次逆變器816的輸入，此一次逆變器816的輸出連接到分流FET組開(kāi)關(guān)815的柵極。接收偏壓控制器812的二次偏壓輸出814連接到分流FET組開(kāi)關(guān)815的源極/漏極，也連接到一個(gè)二次逆變器811的輸入，此二次逆變器811的輸出又連接到串連FET組開(kāi)關(guān)819的源極/漏極。一次逆變器816是一個(gè)等量電壓逆變器，當(dāng)它的輸入接受2. 31V的信號(hào)時(shí)，它輸出 0V;而當(dāng)它的輸入接受OV時(shí)，它輸出2. 31V。二次逆變器811同樣也是一個(gè)等量電壓逆變器，當(dāng)接受1. 584V的輸入時(shí)提供OV的輸出，而當(dāng)接受OV的輸入時(shí)提供1. 584V的輸出?，F(xiàn)在說(shuō)明去耦串連及分流電路800a的功能。當(dāng)串連及分流電路800a用于接收時(shí)，單一接收偏壓控制器812在它的HI/L0輸入端接受一個(gè)3. 3V的Vhi信號(hào)輸入。因此它的一次輸出813輸出2. 31V到串連FET組開(kāi)關(guān) 819的柵極和二次逆變器816的輸入，而它的二次輸出814也輸出1. 584V到分流FET組開(kāi)關(guān)815的源極/漏極和二次逆變器811的輸入。所以一次逆變器816和二次逆變器811都輸出OV的低信號(hào)，而因此，串連FET組開(kāi)關(guān)819為2. 31V的開(kāi)啟狀態(tài)電壓Vgsd，而分流FET 組開(kāi)關(guān)815為1. 584V的關(guān)閉狀態(tài)電壓Vgsd，符合上述實(shí)施例中所提到允許接收且可將信號(hào)路徑與地端隔離的開(kāi)啟和關(guān)閉狀態(tài)電壓Vgsd偏壓的設(shè)定范圍。當(dāng)串連及分流電路800a不用于接收時(shí)，單一接收偏壓控制器812的接受HI/L0輸入端一 U言號(hào)，因此它的一次輸出813輸出0. 105V到串連FET組開(kāi)關(guān)819的柵極和一次逆變器816的輸入端，而它的二次輸出814也輸出0. 072V到分流FET組開(kāi)關(guān)815的源極/ 漏極和二次逆變器811的輸入端。因此一次逆變器816輸出一個(gè)2. 31V的信號(hào)，到分流FET 組開(kāi)關(guān)815的柵極，而二次逆變器811輸出一個(gè)1. 584V的信號(hào)到串連FET組開(kāi)關(guān)819的源極/漏極。結(jié)果，分流FET組開(kāi)關(guān)815為2. 238V的開(kāi)啟狀態(tài)電壓Vgsd，而串連FET組開(kāi)關(guān) 819為1. 479V的關(guān)閉狀態(tài)電壓Vgsd，符合上述對(duì)開(kāi)啟和關(guān)閉狀態(tài)電壓Vgsd進(jìn)行偏壓以阻止接收并將接收端802分流到地端的設(shè)定范圍，達(dá)到減少雜散諧波發(fā)射和改善線性的目的設(shè)定范以為目的。參照?qǐng)D8B，現(xiàn)說(shuō)明本發(fā)明一實(shí)施例中去耦純串連路徑電路800b的結(jié)構(gòu)。去耦純串連路徑電路800b跨接一條從接收端802到天線801的信號(hào)路徑。沿著從天線801到接收端802的信號(hào)路徑，天線801連接到一隔直電容器817a，此隔直電容器 817a與一串連FET組開(kāi)關(guān)819以及另一隔直電容器817b串連。與圖4A中所描繪者相似的單一接收偏壓控制器812連同一個(gè)二次逆變器811 — 起對(duì)串連FET組開(kāi)關(guān)提供所需的開(kāi)啟和關(guān)閉狀態(tài)電壓Vgsd信號(hào)。接收偏壓控制器812的一次偏壓輸出813連接到串連FET組開(kāi)關(guān)819的柵極。關(guān)閉狀態(tài)電壓Vgsd控制器812 二次偏壓輸出814連接到二次逆變器811的輸入，而此二次逆變器811的輸出連接到串連FET 組開(kāi)關(guān)819的源極/漏極。如同圖8A所描繪的實(shí)施例，此二次逆變器811是一個(gè)等量電壓逆變器，當(dāng)接受 1. 584V的輸入時(shí)提供OV的輸出，而當(dāng)接受OV的輸入時(shí)提供1. 584V的輸出?，F(xiàn)在說(shuō)明去耦串連及分流電路800b的功能。當(dāng)純串連路徑電路800b用于接收時(shí)，單一接收偏壓控制器812的HI/L0輸入端接受一個(gè)3. 3V的Vhi信號(hào)輸入，因此它的一次輸出813輸出2.31V到串連FET組開(kāi)關(guān)819的柵極，而它的二次輸出814也輸出1.584V到二次逆變器811的輸入。所以二次逆變器811 輸出一 OV低信號(hào)，而因此，串連FET組開(kāi)關(guān)819接受一個(gè)2. 31V的開(kāi)啟狀態(tài)電壓Vgsd電平。如此的電壓在上述減少雜散諧波發(fā)射和改善線性的設(shè)定范圍內(nèi)，使開(kāi)啟狀態(tài)電壓Vgsd 電平容許接收。當(dāng)純串連路徑電路800b不用于接收時(shí)，單一接收偏壓控制器812的HI/L0輸入端 813接受一個(gè)Vuj信號(hào)，因此它的一次輸出輸出0. 105V到串連FET組開(kāi)關(guān)819的柵極，而它的二次輸出814也輸出0. 072V到二次逆變器811的輸入。所以二次逆變器811輸出一個(gè) 1. 584V的信號(hào)到串連FET組開(kāi)關(guān)819的源極/漏極。因此，串連FET組開(kāi)關(guān)819接受一個(gè) 1. 479V的一關(guān)閉狀態(tài)電壓Vgsd電平。如此的電壓在上述減少雜散諧波發(fā)射和改善線性的設(shè)定范圍內(nèi)，使關(guān)閉狀態(tài)電壓Vgsd電平停止接收。圖8A和8B的串連及分流電路800a及/或純串連路徑電路800b可用于各種開(kāi)關(guān)應(yīng)用，具有建立去耦開(kāi)關(guān)路徑但不需將偏壓控制器輸出連接至非局域電路或分流電路的優(yōu)點(diǎn)。圖8A和8B中電路的缺點(diǎn)之一是電壓縮放逆變器需要外部電壓供應(yīng)?，F(xiàn)參閱圖9，現(xiàn)說(shuō)明本發(fā)明另一實(shí)施例的單刀N擲(SPNT)串連及分流開(kāi)關(guān)900。此 SPNT開(kāi)關(guān)900利用若干與圖8A中相似的去耦串連及分流電路。SPNT開(kāi)關(guān)900包含N個(gè)接收或傳送串連及分流電路，圖中顯示為三個(gè)，包括一第一接收串連及分流電路910、一第一傳送串連及分流電路以及一恰好為接收串連及分流電路的第N串連及分流電路930。此SPNT開(kāi)關(guān)900的所有串連及分流電路910、920、930都連接到同一天線901。每一串連及分流電路910、920、930的架構(gòu)和功能都與圖8A中的串連及分流電路相似。每一串連及分流電路910、920、930跨接一條從天線901到各別接收或傳送端 (如一第一接收端902、第一傳送端904等等)的信號(hào)路徑。每一串連及分流電路各自包含連接地端的分流電路以及圖8A所描繪的相關(guān)偏壓控制器和逆變器。為了將各串連及分流電路端902、904、906連接到901，串連及分流電路910、920、 930偏壓控制器912、922、932的HI/L0輸入端接受Vhi，而其余串連及分流電路(未連接到天線而是分流到地端者)的偏壓控制器在HI/L0輸入端接受VM。這提供了 SPNT開(kāi)關(guān)中的適當(dāng)切換，同時(shí)可以維持設(shè)定的2. 31V開(kāi)啟狀態(tài)電壓Vgsd電平以及設(shè)定的1. 479V關(guān)閉狀態(tài)電壓Vgsd電平，因此達(dá)到減少雜散諧波發(fā)射和改善線性的目的。參照?qǐng)D10，說(shuō)明本發(fā)明一實(shí)施例中一雙刀雙擲(DPDT)收發(fā)轉(zhuǎn)換開(kāi)關(guān)1000的架構(gòu)。 圖10DPDT 1000中的四個(gè)去耦純串連路徑電路1010、1020、1030、1040和圖8Α所描繪者相似。DPDT開(kāi)關(guān)1000包含一第一天線1001、一第二天線1002、一傳送端1003，以及一接收端1004。第一天線1001經(jīng)由一第一純串連路徑電路1010連接到傳送端1003，而第二天線1002經(jīng)由一第二純串連路徑電路1020連接到傳送端1003。第一天線1001經(jīng)由一第三純串連路徑電路1030連接到接收端1004，而第二天線1002經(jīng)由一第四純串連路徑電路 1040連接到接收端1004。第一、第二、第三及第四純串連路徑電路1010、1020、1030、1040在結(jié)構(gòu)和功能上都與圖8B的純串連路徑電路800b相同。天線1001、1002與一終端1003、1004之間具有單一信號(hào)路徑，跨接兩者的純串連路徑電路于偏壓控制器的HI/L0輸入端接受一個(gè)Vhi信號(hào)輸入，而跨接其余DPDT開(kāi)關(guān)1000 的純串連路徑電路則于偏壓控制器的HI/L0輸入端接受一個(gè)Vuj信號(hào)輸入，因此產(chǎn)生電平為 2. 31V的開(kāi)啟狀態(tài)電壓Vgsd和電平為1. 479V的關(guān)閉狀態(tài)電壓Vgsd。而由于產(chǎn)生電壓在設(shè)定范圍內(nèi)，所以可如上述達(dá)到減少雜散諧波發(fā)射和改善線性的功效。應(yīng)注意圖10的DPDT開(kāi)關(guān)可用于天線與接收端或傳送端之間的單一信號(hào)路徑，也可以視需要通過(guò)一天線進(jìn)行傳送，同時(shí)并通過(guò)另一天線進(jìn)行接收。雖然上述實(shí)施例中的FET組開(kāi)關(guān)是包含兩個(gè)MUGFET，應(yīng)知在其它應(yīng)用中可利用任何適合數(shù)量和組合的MOSFET、MUGFET及/或任何其它適用類型的晶體管開(kāi)關(guān)。雖然圖2、圖5A、圖5B、圖7A、圖7B、圖8A、圖8B、圖9及圖10所描述的實(shí)施例中輸入和輸出端分別特定為接收和傳送端，其它實(shí)施例可采用類似結(jié)構(gòu)但將一或多個(gè)接收或傳送端分別以一或多個(gè)傳送或接收端代替。雖然以上說(shuō)明接收傳送轉(zhuǎn)換開(kāi)關(guān)的特定應(yīng)用，但應(yīng)了解對(duì)于大功率接收傳送開(kāi)關(guān)中的半導(dǎo)體晶體管型開(kāi)關(guān)不同的開(kāi)啟和關(guān)閉狀態(tài)電壓Vgsd電平可利用于各種開(kāi)關(guān)架構(gòu)。雖然上述偏壓控制器是根據(jù)一分壓器以特定方法應(yīng)用，但只要能夠符合2. OV到 2. 5V的開(kāi)啟狀態(tài)電壓Vgsd和1. IV到1. 5V的關(guān)閉狀態(tài)電壓Vgsd設(shè)定范圍產(chǎn)生一次及二次偏壓電壓，本發(fā)明也可使用其它架構(gòu)。上述實(shí)施例僅為范例，經(jīng)于此技藝人士應(yīng)該了解可在不脫離本發(fā)明精神的前提下對(duì)于上述實(shí)施例進(jìn)行變化。本發(fā)明的范圍是由附屬的權(quán)利要求所界定。
權(quán)利要求
1.一種在大功率半導(dǎo)體開(kāi)關(guān)中偏壓晶體管開(kāi)關(guān)的方法，其特征在于所述方法的特征在于對(duì)所述晶體管開(kāi)關(guān)中一第一晶體管開(kāi)關(guān)提供一開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將所述第一晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及對(duì)所述晶體管開(kāi)關(guān)中一第二晶體管開(kāi)關(guān)提供一關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓，以將所述第二晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，其中所述關(guān)閉狀態(tài)電壓電平的大小是僅比該開(kāi)啟狀態(tài)電壓電平的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。
2.根據(jù)權(quán)利要求1的方法，其特征在于，進(jìn)一步包含鑒別該可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限和該可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限其中至少其一。
3.根據(jù)權(quán)利要求1的方法，其特征在于，該開(kāi)啟狀態(tài)電壓電平是在所述晶體管開(kāi)關(guān)的可靠性和操作限制范圍內(nèi)柵極與源極或漏極之間的一最大可能差值。
4.根據(jù)權(quán)利要求1的方法，其特征在于，所述關(guān)閉狀態(tài)電壓電平是所述開(kāi)啟狀態(tài)電壓電平的一固定部份。
5.根據(jù)權(quán)利要求1的方法，其特征在于，所述晶體管開(kāi)關(guān)是硅絕緣FET開(kāi)關(guān)，其中所述開(kāi)啟狀態(tài)電壓電平是介于2. OV和2. 5V之間，且其中所述關(guān)閉狀態(tài)電壓電平是介于1. IV和 1. 5V之間。
6.根據(jù)權(quán)利要求4的方法，其特征在于，提供該開(kāi)啟狀態(tài)電壓的動(dòng)作包含在以處于一高系統(tǒng)控制電壓的一固定一次偏壓部分的一開(kāi)啟狀態(tài)柵極電壓對(duì)所述第一晶體管開(kāi)關(guān)的一柵極進(jìn)行偏壓，且以處于一低系統(tǒng)控制電壓的一固定二次偏壓部分的開(kāi)啟狀態(tài)源極-漏極電壓對(duì)所述第一晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓，且其中提供關(guān)閉狀態(tài)電壓的動(dòng)作包含以處于該低系統(tǒng)控制電壓的該固定一次偏壓部分的關(guān)閉狀態(tài)柵極電壓對(duì)所述第二晶體管開(kāi)關(guān)的一柵極進(jìn)行偏壓，且以處于該高系統(tǒng)控制電壓的該固定二次偏壓部分的一關(guān)閉狀態(tài)源極-漏極電壓對(duì)所述第二晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓。
7.根據(jù)權(quán)利要求6的方法，其特征在于，所述高和低系統(tǒng)控制電壓的該固定一次偏壓部分和該固定二次偏壓部分是分別通過(guò)分壓該高和低系統(tǒng)控制電壓所產(chǎn)生的。
8.根據(jù)權(quán)利要求1的方法，其特征在于，該大功率開(kāi)關(guān)包含一天線、一第一輸入/輸出端，以及一第二輸入/輸出端，其中所述第一晶體管開(kāi)關(guān)是位于一條從該天線到該第一輸入/輸出端的第一信號(hào)路徑上，且所述第二晶體管開(kāi)關(guān)是位于一條從該天線到該該第二輸入/輸出端的第二信號(hào)路徑上，其中所述對(duì)所述第一晶體管開(kāi)關(guān)提供該開(kāi)啟狀態(tài)電壓的步驟提供一條在該天線與該第一輸入/輸出端之間的通訊路徑，而所述對(duì)所述第二晶體管開(kāi)關(guān)提供所述關(guān)閉狀態(tài)電壓的步驟將該天線和該第一輸入/輸出端與該第二輸入/輸出端隔絕。
9.根據(jù)權(quán)利要求8的方法，其特征在于，進(jìn)一步包含對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將所述第二晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓，以將所述第一晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，其中所述對(duì)所述第二晶體管開(kāi)關(guān)提供該開(kāi)啟狀態(tài)電壓的步驟提供一條在該天線與該第二輸入/輸出端之間的通訊路徑，而所述對(duì)所述第一晶體管開(kāi)關(guān)提供所述關(guān)閉狀態(tài)電壓的步驟將該天線和該第二輸入/輸出端與該第一輸入/輸出端隔絕。
10.根據(jù)權(quán)利要求1的方法，其特征在于，該大功率開(kāi)關(guān)包含一天線、一第一輸入/輸出端，以及一第一接地線，其中所述第一晶體管開(kāi)關(guān)是位于一條從該第一輸入/輸出端到該天線的信號(hào)路徑上，且所述第二晶體管開(kāi)關(guān)是位于一條從該第一輸入/輸出端到該第一接地線的分流電路上，其中所述提供開(kāi)啟狀態(tài)電壓的步驟提供一條在該第一輸入/輸出端與該天線之間的通訊路徑，而所述提供關(guān)閉狀態(tài)電壓的步驟將該天線和該第一輸入/輸出端與該第一接地線隔絕。
11.根據(jù)權(quán)利要求10的方法，其特征在于，該大功率開(kāi)關(guān)包含一第二輸入/輸出端，以及所述晶體管開(kāi)關(guān)中的一第三晶體管開(kāi)關(guān)，其中該第三晶體管開(kāi)關(guān)是位于一條從該天線到該第二輸入/輸出端的信號(hào)路徑上，其中所述對(duì)所述第二晶體管開(kāi)關(guān)提供所述關(guān)閉狀態(tài)電壓的步驟其實(shí)施是與以下的步驟有關(guān)對(duì)該第三晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓，以將該第三晶體管開(kāi)關(guān)偏壓于所述關(guān)閉狀態(tài)，且其中所述對(duì)該第三晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓的步驟將該天線和該第一輸入/輸出端與該第二輸入/輸出端隔絕。
12.根據(jù)權(quán)利要求11的方法，其特征在于，進(jìn)一步包含對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將所述第二晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓，以將所述第一晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，以及對(duì)該第三晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將該第三晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)，其中所述對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓的步驟提供一條在該第一輸入/ 輸出端與該第一接地線之間的分流路徑，所述對(duì)該第三晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓的步驟提供一條在該第二輸入/輸出端與該天線之間的通訊路徑，且所述對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓的步驟將該天線和該第二輸入/輸出開(kāi)關(guān)與該第一輸入/輸出端和該第一接地線隔絕。
13.根據(jù)權(quán)利要求11的方法，其特征在于，該大功率開(kāi)關(guān)包含一第二接地線及所述晶體管開(kāi)關(guān)中的一第四晶體管開(kāi)關(guān)，其中該第四晶體管開(kāi)關(guān)是位于一條從該第二輸入/輸出端到該第二接地線的信號(hào)路徑上，其中所述對(duì)所述第二晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓的步驟其實(shí)施是與以下的步驟有關(guān)對(duì)該第四晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將該第四晶體管開(kāi)關(guān)偏壓于該開(kāi)啟狀態(tài)，其中所述對(duì)該第三晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓的步驟將該天線和該第一輸入/輸出端與該第二接地線隔絕，其中所述對(duì)該第四晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓的步驟提供一條從該第二輸入/輸出端到該第二接地線的分流路徑。
14.根據(jù)權(quán)利要求13的方法，其特征在于，進(jìn)一步包含對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將所述第二晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓，以將所述第一晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)；對(duì)該第三晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將該第三晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及對(duì)該第四晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓，以將該第四晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，其中所述對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓的步驟提供一條在該第一輸入/ 輸出端與該第一接地線之間的分流路徑，其中所述對(duì)該第三晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓的步驟提供一條在該第二輸入/輸出端與該天線之間的通訊路徑，其中所述對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓的步驟將該天線和該第二輸入/輸出端與該第一輸入/輸出端和該第一接地線隔絕，且其中所述對(duì)該第四晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓的步驟將該天線和該第二輸入/輸出開(kāi)關(guān)與該第二接地線隔絕。
15.一種在大功率半導(dǎo)體開(kāi)關(guān)中偏壓晶體管開(kāi)關(guān)的方法，其特征在于，所述方法包含 使用一第一偏壓控制器以輸入于處于該第一偏壓控制器的一第一控制電壓的一固定一次偏壓部分對(duì)所述晶體管開(kāi)關(guān)中一第一晶體管開(kāi)關(guān)的一柵極進(jìn)行偏壓；使用一第二偏壓控制器以輸入于該第二偏壓控制器的一第二控制電壓的一固定二次偏壓部分對(duì)所述第一晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓；使用該第二偏壓控制器以該第二控制電壓的該固定一次偏壓部分對(duì)所述晶體管開(kāi)關(guān)中一第二晶體管開(kāi)關(guān)的柵極進(jìn)行偏壓；以及使用該第一偏壓控制器以該第一控制電壓的該固定二次偏壓部分對(duì)所述第二晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓；其中當(dāng)該大功率開(kāi)關(guān)處于一第一開(kāi)關(guān)狀態(tài)，因此所述第一晶體管開(kāi)關(guān)為開(kāi)啟而所述第二晶體管開(kāi)關(guān)為關(guān)閉時(shí)對(duì)該第一偏壓控制器提供一高系統(tǒng)控制電壓做為該第一控制電壓；以及對(duì)該第二偏壓控制器提供一低系統(tǒng)控制電壓做為該第二控制電壓， 其中當(dāng)該大功率開(kāi)關(guān)處于一第二開(kāi)關(guān)狀態(tài)，因此所述第一晶體管開(kāi)關(guān)為關(guān)閉而所述第二晶體管開(kāi)關(guān)為開(kāi)啟時(shí)對(duì)該第一偏壓控制器提供一低系統(tǒng)控制電壓做為該第一控制電壓；以及對(duì)該第二偏壓控制器提供一高系統(tǒng)控制電壓做為該第二控制電壓， 其中該一次偏壓部分與該低系統(tǒng)控制電壓乘積和該二次偏壓部分與該高系統(tǒng)控制電壓乘積之間差值的大小是僅比該一次偏壓部分與該高系統(tǒng)控制電壓乘積和該二次偏壓部分與該低系統(tǒng)控制電壓乘積之間差值的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。
16.一種大功率開(kāi)關(guān)，其特征在于，包含 多個(gè)晶體管開(kāi)關(guān)，其中包含一第一晶體管開(kāi)關(guān)；以及一第二晶體管開(kāi)關(guān)，偏壓電路系統(tǒng)，當(dāng)該大功率開(kāi)關(guān)處于一第一大功率開(kāi)關(guān)狀態(tài)時(shí)用以提供 一開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓至所述第一晶體管開(kāi)關(guān)，以將所述第一晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及一關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓至所述第二晶體管開(kāi)關(guān)，以將所述第二晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，其中所述關(guān)閉狀態(tài)電壓電平的大小是僅比該開(kāi)啟狀態(tài)電壓電平的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。
17.根據(jù)權(quán)利要求16的開(kāi)關(guān)，其特征在于，該開(kāi)啟狀態(tài)電壓電平是一個(gè)在所述晶體管開(kāi)關(guān)中每一晶體管開(kāi)關(guān)的可靠性和操作限制范圍內(nèi)的全開(kāi)開(kāi)啟狀態(tài)電壓電平。
18.根據(jù)權(quán)利要求16的開(kāi)關(guān)，其特征在于，所述關(guān)閉狀態(tài)電壓電平是該開(kāi)啟狀態(tài)電壓電平的一固定部份。
19.根據(jù)權(quán)利要求16的開(kāi)關(guān)，其特征在于，所述開(kāi)關(guān)中的每一晶體管開(kāi)關(guān)是一個(gè)硅絕緣FET開(kāi)關(guān)，其中所述開(kāi)啟狀態(tài)電壓電平是介于2. OV和2. 5V之間，且其中所述關(guān)閉狀態(tài)電壓電平是介于1. IV和1.5V之間。
20.根據(jù)權(quán)利要求18的開(kāi)關(guān)，其特征在于，當(dāng)該大功率開(kāi)關(guān)處于該第一大功率開(kāi)關(guān)狀態(tài)，該偏壓電路系統(tǒng)對(duì)所述第一晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓的方式是以處于一高系統(tǒng)控制電壓的一固定一次偏壓部分的一開(kāi)啟狀態(tài)柵極電壓對(duì)所述第一晶體管開(kāi)關(guān)的一柵極進(jìn)行偏壓并且以處于一低系統(tǒng)控制電壓的一固定二次偏壓部分的一開(kāi)啟狀態(tài)源極-漏極電壓對(duì)所述第一晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓，且該偏壓電路系統(tǒng)對(duì)所述第二晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓的方式是以處于該低系統(tǒng)控制電壓的該固定一次偏壓部分的一關(guān)閉狀態(tài)柵極電壓對(duì)所述第二晶體管開(kāi)關(guān)的一柵極進(jìn)行偏壓并且以處于該高系統(tǒng)控制電壓的該固定二次偏壓部分的一關(guān)閉狀態(tài)源極-漏極電壓對(duì)所述第二晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓。
21.根據(jù)權(quán)利要求20的開(kāi)關(guān)，其特征在于，該偏壓電路系統(tǒng)包含至少一分壓器電路，用以提供該高和低系統(tǒng)控制電壓的該固定一次偏壓部分及該固定二次偏壓部分。
22.根據(jù)權(quán)利要求16的開(kāi)關(guān)，其特征在于，進(jìn)一步包含 一天線，一第一輸入/輸出端；以及一第二輸入/輸出端，其中所述第一晶體管開(kāi)關(guān)是位于一條從該天線到該第一輸入/輸出端的第一信號(hào)路徑上，且所述第二晶體管開(kāi)關(guān)是位于一條從該天線到該第二輸入/輸出端的第二信號(hào)路徑上，其中當(dāng)該大功率開(kāi)關(guān)處于該第一大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng)對(duì)所述第一晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓，以提供一條在該天線與該第一輸入/輸出端之間的通訊路徑；以及對(duì)所述第二晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓，以將該天線和該第一輸入/輸出端隔離于該第二輸入/輸出端。
23.根據(jù)權(quán)利要求22的開(kāi)關(guān)，其特征在于，當(dāng)該大功率開(kāi)關(guān)處于一第二大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng)更提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓至所述第二晶體管開(kāi)關(guān)，以將所述第二晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓至所述第一晶體管開(kāi)關(guān)，以將所述第一晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，其中當(dāng)該大功率開(kāi)關(guān)處于該第二大功率開(kāi)關(guān)狀態(tài)，該偏壓電路系統(tǒng) 對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓，以提供一條在該天線與該第二輸入/輸出端之間的通訊路徑；以及對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓，以將該天線和該第二輸入/輸出端與該第一輸入/輸出端絕。
24.根據(jù)權(quán)利要求16的開(kāi)關(guān)，其特征在于，進(jìn)一步包含 一天線；一第一輸入/輸出端；以及一第一接地線，其中所述第一晶體管開(kāi)關(guān)是位于一條從該第一輸入/輸出端到該天線的信號(hào)路徑上， 而所述第二晶體管開(kāi)關(guān)是位于一條從該第一輸入/輸出端到該第一接地線的分流電路上， 且其中當(dāng)該大功率開(kāi)關(guān)處于該第一大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng)對(duì)所述第一晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓，以在該第一輸入/輸出端與該天線之間提供一通訊路徑；以及對(duì)所述第二晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓，以將該天線和該第一輸入/輸出端與該第一接地線隔絕。
25.根據(jù)權(quán)利要求M的開(kāi)關(guān)，其特征在于，進(jìn)一步包含 一第二輸入/輸出端；以及所述晶體管開(kāi)關(guān)中的一第三晶體管開(kāi)關(guān)，其中該第三晶體管開(kāi)關(guān)是位于一條從該天線到該第二輸入/輸出端的信號(hào)路徑上，其中當(dāng)該大功率開(kāi)關(guān)處于該第一大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng)更對(duì)該第三晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓，以將該第三晶體管開(kāi)關(guān)偏壓于所述關(guān)閉狀態(tài)，且其中當(dāng)該大功率開(kāi)關(guān)處于該第一大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路對(duì)該第三晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓，以將該天線和該第一輸入/輸出端與該第二輸入/輸出端隔絕。
26.根據(jù)權(quán)利要求25的開(kāi)關(guān)，其特征在于，當(dāng)該大功率開(kāi)關(guān)處于一第二大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng)更提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓至所述第二晶體管開(kāi)關(guān)，以將所述第二晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓至所述第一晶體管開(kāi)關(guān)，以將所述第一晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，以及對(duì)該第三晶體管開(kāi)關(guān)開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將該第三晶體管開(kāi)關(guān)偏壓至一開(kāi)啟狀態(tài)，其中當(dāng)該大功率開(kāi)關(guān)處于該第二大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng) 對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓，以提供一條在該第一輸入/輸出端與該第一接地線之間的分流路徑；對(duì)該第三晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓，以提供一條在該第二輸入/輸出端與該天線之間的通訊路徑；以及對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓，以將該天線和該第二輸入/輸出開(kāi)關(guān)個(gè)與該第一輸入/輸出端和該第一接地線隔絕。
27.根據(jù)權(quán)利要求25的開(kāi)關(guān)，其特征在于，進(jìn)一步包含 一第二接地線；以及所述晶體管開(kāi)關(guān)中的一第四晶體管開(kāi)關(guān)，其中該第四晶體管開(kāi)關(guān)是位于一條從該第二輸入/輸出端到該第二接地線的信號(hào)路徑上，其中當(dāng)該大功率開(kāi)關(guān)處于該第一大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路更對(duì)該第四晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓，以將該第四晶體管開(kāi)關(guān)偏壓于該開(kāi)啟狀態(tài)， 其中當(dāng)該大功率開(kāi)關(guān)處于該第一大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng)對(duì)該第三晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓，以將該天線和該第一輸入/輸出端與該第二接地線隔絕，且該偏壓電路系統(tǒng)對(duì)該第四晶體管開(kāi)關(guān)提供一開(kāi)啟狀態(tài)電壓，以提供一條從該第二輸入/輸出端到該第二接地線的分流路徑。
28.根據(jù)權(quán)利要求27的開(kāi)關(guān)，其特征在于，當(dāng)該大功率開(kāi)關(guān)處于一第二大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng)更提供開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓至所述第二晶體管開(kāi)關(guān)，以將所述第二晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓至所述第一晶體管開(kāi)關(guān)，以將所述第一晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)；開(kāi)啟狀態(tài)電壓電平的開(kāi)啟狀態(tài)電壓至該第三晶體管開(kāi)關(guān)，以將該第三晶體管開(kāi)關(guān)偏壓至一開(kāi)啟狀態(tài)；以及關(guān)閉狀態(tài)電壓電平的關(guān)閉狀態(tài)電壓至該第四晶體管開(kāi)關(guān)，以將該第四晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，其中當(dāng)該大功率開(kāi)關(guān)處于一第二大功率開(kāi)關(guān)狀態(tài)時(shí)，該偏壓電路系統(tǒng) 對(duì)所述第二晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓，以提供一條在該第一輸入/輸出端與該第一接地線之間的分流路徑；對(duì)該第三晶體管開(kāi)關(guān)提供開(kāi)啟狀態(tài)電壓，以提供一條在該第二輸入/輸出端與該天線之間的通訊路徑；對(duì)所述第一晶體管開(kāi)關(guān)提供關(guān)閉狀態(tài)電壓，以將該天線和該第二輸入/輸出端與該第一輸入/輸出端和該第一接地線隔絕；以及對(duì)該第四晶體管開(kāi)關(guān)t提供關(guān)閉狀態(tài)電壓，以將該天線和該第二輸入/輸出開(kāi)關(guān)與該第二接地線隔絕。
29.一種大功率開(kāi)關(guān)，其特征在于包含 一第一晶體管開(kāi)關(guān)；一第二晶體管開(kāi)關(guān)；一第一偏壓控制器，用以接收一第一控制電壓并用以以該第一控制電壓的一固定一次偏壓部分對(duì)所述第一晶體管開(kāi)關(guān)的一柵極進(jìn)行偏壓；以及以該第一控制電壓的一固定二次偏壓部分對(duì)所述第二晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓，一第二偏壓控制器，用以接收一第二控制電壓并用以以該第二控制電壓的該固定二次偏壓部分對(duì)所述第一晶體管開(kāi)關(guān)的一源極-漏極進(jìn)行偏壓；以及以該第二控制電壓輸入的該固定一次偏壓部分對(duì)所述第二晶體管開(kāi)關(guān)的一柵極進(jìn)行偏壓，其中該第一控制電壓與該第二控制電壓分別為一高系統(tǒng)控制電壓和一低系統(tǒng)控制電壓，且其中該一次偏壓部分與該低系統(tǒng)控制電壓乘積和該二次偏壓部分與該高系統(tǒng)控制電壓乘積之間差值的大小是僅比該一次偏壓部分與該高系統(tǒng)控制電壓乘積和該二次偏壓部分與該低系統(tǒng)控制電壓乘積之間差值的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限。
全文摘要
一種用來(lái)偏壓半導(dǎo)體型大功率開(kāi)關(guān)中的晶體管開(kāi)關(guān)的系統(tǒng)和方法，對(duì)源極/漏極偏壓提供開(kāi)啟極性柵極，在開(kāi)啟狀態(tài)電壓電平建立一通往所述晶體管開(kāi)關(guān)中一第一晶體管開(kāi)關(guān)的強(qiáng)反層，將所述第一晶體管開(kāi)關(guān)偏壓于一開(kāi)啟狀態(tài)；以及提供關(guān)閉極性，在關(guān)閉極性電平無(wú)通往所述晶體管開(kāi)關(guān)中一第二晶體管開(kāi)關(guān)的渠道，將所述第二晶體管開(kāi)關(guān)偏壓于一關(guān)閉狀態(tài)，所述關(guān)閉狀態(tài)電壓電平的大小僅比該開(kāi)啟狀態(tài)電壓電平的大小少一足以達(dá)成以下至少一種情況的量使受到偏壓至所述關(guān)閉狀態(tài)的第二晶體管開(kāi)關(guān)的雜散諧波發(fā)射低于一可接受的第二晶體管開(kāi)關(guān)關(guān)閉狀態(tài)雜散諧波發(fā)射預(yù)設(shè)上限；以及使該大功率開(kāi)關(guān)的線性高于一可接受的大功率開(kāi)關(guān)線性預(yù)設(shè)下限?？梢杂行Ц纳菩盘?hào)質(zhì)量。
文檔編號(hào)H03K17/785GK102270982SQ201110094628
公開(kāi)日2011年12月7日 申請(qǐng)日期2011年4月15日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者麥可 安多格納堤 菲利浦, 道赫堤 馬克, 黃俊文 申請(qǐng)人:思佳訊公司