專利名稱：用于高速系統(tǒng)的兩相不交疊時(shí)鐘產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)鐘電路的技術(shù)領(lǐng)域，具體為用于高速系統(tǒng)的兩相不交疊時(shí)鐘產(chǎn)生電路。
背景技術(shù)：
兩相不交疊時(shí)鐘產(chǎn)生電路廣泛應(yīng)用于開(kāi)關(guān)電容電路中，傳統(tǒng)上主要有兩輸入與非門和反相器組成。由于電路較為固定并且簡(jiǎn)單使用，所以使用較為廣泛。兩相不交疊時(shí)鐘示意圖如圖1所示。傳統(tǒng)的兩相不交疊時(shí)鐘產(chǎn)生電路如圖2所示，圖中的反相器1串聯(lián)的延時(shí)構(gòu)成了兩相不交疊時(shí)鐘的間隙。輸入時(shí)鐘和該時(shí)鐘反相后分別作為與非門的輸入，與非門的輸出經(jīng)過(guò)反相器延時(shí)后的輸出分別作為輸入連接到與非門的另一個(gè)輸入端。在以上描述的過(guò)程中，形成一個(gè)重要的影響兩相不交疊時(shí)鐘電路性能的參數(shù)時(shí)鐘間隙(Clock gap)，即一路時(shí)鐘的下降沿和另一路時(shí)鐘的上升沿的時(shí)間間隙，在相當(dāng)多的高速應(yīng)用中，用戶希望這個(gè)時(shí)間間隙能夠較為穩(wěn)定，從而能夠在各種工藝條件下獲得較好的整體性能。隨著高速時(shí)鐘應(yīng)用的迅速發(fā)展，開(kāi)關(guān)電容電路的時(shí)鐘速度也在不斷提高，目前已經(jīng)有達(dá)到GHz的開(kāi)關(guān)電容電路。在實(shí)際設(shè)計(jì)當(dāng)中發(fā)現(xiàn)傳統(tǒng)形式的兩相不交疊時(shí)鐘電路已經(jīng)不能適應(yīng)高速開(kāi)關(guān)電容電路的要求。如圖一所示，傳統(tǒng)的方法延時(shí)是由反相器產(chǎn)生的， 由于反相器的延時(shí)隨著工藝和溫度會(huì)產(chǎn)生飄移，飄移范圍達(dá)到30%以上，隨著時(shí)鐘速度達(dá)到GHz，十幾皮秒的飄移都會(huì)對(duì)電路的性能產(chǎn)生致命的影響，這樣就給高速應(yīng)用中帶來(lái)了挑戰(zhàn)。

發(fā)明內(nèi)容
針對(duì)上述問(wèn)題，本發(fā)明提供了用于高速系統(tǒng)的兩相不交疊時(shí)鐘產(chǎn)生電路，其使得時(shí)鐘間隙穩(wěn)定，不會(huì)隨著工藝和溫度的變化而變化。用于高速系統(tǒng)的兩相不交疊時(shí)鐘產(chǎn)生電路，其技術(shù)方案是這樣的其包括占空比為50%的時(shí)鐘生成電路，輸入時(shí)鐘連接所述占空比為50%的時(shí)鐘生成電路的輸入接口，所述占空比為50%的時(shí)鐘生成電路的輸出接口分為兩路時(shí)鐘信號(hào)，其特征在于所述兩路時(shí)鐘信號(hào)的其中一路時(shí)鐘信號(hào)直接連接占空比為a%的時(shí)鐘生成電路A，另一路時(shí)鐘信號(hào)連接反相器后連接占空比為a%的時(shí)鐘生成電路B，所述占空比為a%的時(shí)鐘生成電路A的周期和其中一路時(shí)鐘信號(hào)的周期相同，所述占空比為&%的時(shí)鐘生成電路A所生成的信號(hào)的上升沿的起點(diǎn)和所述其中一路時(shí)鐘信號(hào)的上升沿的起點(diǎn)同步；所述占空比為&%的時(shí)鐘生成電路B的周期和所述另一路時(shí)鐘信號(hào)的周期相同，所述占空比為&%的時(shí)鐘生成電路B所生成的信號(hào)的上升沿的起點(diǎn)和所述另一路時(shí)鐘信號(hào)通過(guò)反相器后對(duì)應(yīng)輸出信號(hào)的上升沿的起點(diǎn)同步； 其中a < 50。采用本發(fā)明的結(jié)構(gòu)后，由于占空比為a%的時(shí)鐘生成電路Α、占空比為a%的時(shí)鐘生成電路B分別預(yù)先設(shè)定其上升沿的起點(diǎn)與其對(duì)應(yīng)占空比為50%的時(shí)鐘同步，即輸出的一路時(shí)鐘的下降沿與另一路時(shí)鐘的上升沿之間的時(shí)間差固定，時(shí)間差不隨工藝和溫度的變化， 始終與時(shí)鐘的周期成比例，故當(dāng)設(shè)定時(shí)鐘信號(hào)的周期為T，則時(shí)鐘間隙為(50_a)%T，該時(shí)鐘間隙穩(wěn)定。


圖1為兩相不交疊時(shí)鐘的示意圖2為現(xiàn)有的兩相不交疊時(shí)鐘產(chǎn)生電路結(jié)構(gòu)示意圖； 圖3為本發(fā)明的兩相不交疊時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖； 圖4為采用本發(fā)明的結(jié)構(gòu)后各時(shí)鐘輸入、輸出的波形圖示意圖。
具體實(shí)施例方式見(jiàn)圖3，其包括占空比為50%的時(shí)鐘生成電路，輸入時(shí)鐘CLKIN連接占空比為50% 的時(shí)鐘生成電路的輸入接口，占空比為50%的時(shí)鐘生成電路的輸出接口分為兩路時(shí)鐘信號(hào)，兩路時(shí)鐘信號(hào)的其中一路時(shí)鐘信號(hào)Va直接連接占空比為a%的時(shí)鐘生成電路A，之后輸出一路輸出信號(hào)CLK0UTA，另一路時(shí)鐘信號(hào)Va連接反相器后生成時(shí)鐘信號(hào)Vb，時(shí)鐘信號(hào)Vb 連接占空比為a%的時(shí)鐘生成電路B，之后輸出另一路輸出信號(hào)CLK0UTB，占空比為a%的時(shí)鐘生成電路A的周期和時(shí)鐘信號(hào)Va的周期相同，占空比為a%的時(shí)鐘生成電路A所生成的信號(hào)的上升沿的起點(diǎn)和時(shí)鐘信號(hào)Va的上升沿的起點(diǎn)同步；占空比為a%的時(shí)鐘生成電路B 的周期和時(shí)鐘信號(hào)Vb的周期相同，占空比為a%的時(shí)鐘生成電路B所生成的信號(hào)的上升沿的起點(diǎn)和時(shí)鐘信號(hào)Vb上升沿的起點(diǎn)同步；其中a < 50。采用圖3結(jié)構(gòu)后各時(shí)鐘輸入、輸出的波形圖示意圖見(jiàn)圖4，設(shè)定輸入時(shí)鐘CLKIN的周期為T，則時(shí)鐘間隙為(50-a) %T，時(shí)鐘間隙穩(wěn)定。
權(quán)利要求
1.用于高速系統(tǒng)的兩相不交疊時(shí)鐘產(chǎn)生電路，其包括占空比為50%的時(shí)鐘生成電路， 輸入時(shí)鐘連接所述占空比為50%的時(shí)鐘生成電路的輸入接口，所述占空比為50%的時(shí)鐘生成電路的輸出接口分為兩路時(shí)鐘信號(hào)，其特征在于所述兩路時(shí)鐘信號(hào)的其中一路時(shí)鐘信號(hào)直接連接占空比為a%的時(shí)鐘生成電路A，另一路時(shí)鐘信號(hào)連接反相器后連接占空比為a% 的時(shí)鐘生成電路B，所述占空比為a%的時(shí)鐘生成電路A的周期和其中一路時(shí)鐘信號(hào)的周期相同，所述占空比為&%的時(shí)鐘生成電路A所生成的信號(hào)的上升沿的起點(diǎn)和所述其中一路時(shí)鐘信號(hào)的上升沿的起點(diǎn)同步；所述占空比為&%的時(shí)鐘生成電路B的周期和所述另一路時(shí)鐘信號(hào)的周期相同，所述占空比為&%的時(shí)鐘生成電路B所生成的信號(hào)的上升沿的起點(diǎn)和所述另一路時(shí)鐘信號(hào)通過(guò)反相器后對(duì)應(yīng)輸出信號(hào)的上升沿的起點(diǎn)同步；其中a < 50。
全文摘要
本發(fā)明提供了用于高速系統(tǒng)的兩相不交疊時(shí)鐘產(chǎn)生電路，其使得時(shí)鐘間隙穩(wěn)定，不會(huì)隨著工藝和溫度的變化而變化。其包括占空比為50%的時(shí)鐘生成電路，輸入時(shí)鐘連接占空比為50%的時(shí)鐘生成電路的輸入接口，占空比為50%的時(shí)鐘生成電路的輸出接口分為兩路時(shí)鐘信號(hào)，其特征在于兩路時(shí)鐘信號(hào)的其中一路時(shí)鐘信號(hào)直接連接占空比為a%的時(shí)鐘生成電路A，另一路時(shí)鐘信號(hào)連接反相器后連接占空比為a%的時(shí)鐘生成電路B，占空比為a%的時(shí)鐘生成電路A的周期和其中一路時(shí)鐘信號(hào)的周期相同，占空比為a%的時(shí)鐘生成電路A所生成的信號(hào)的上升沿的起點(diǎn)和其中一路時(shí)鐘信號(hào)的上升沿的起點(diǎn)同步；其中a﹤50。
文檔編號(hào)H03K3/011GK102185590SQ20111007165
公開(kāi)日2011年9月14日 申請(qǐng)日期2011年3月24日 優(yōu)先權(quán)日2011年3月24日
發(fā)明者吳明遠(yuǎn), 虞君新 申請(qǐng)人:無(wú)錫思泰迪半導(dǎo)體有限公司