專利名稱：雙采樣積分器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種雙采樣積分器，可用于sigma-ddta調(diào)制器中，屬 于微電子技術(shù)領(lǐng)域。
背景技術(shù)：
傳統(tǒng)的積分器結(jié)構(gòu)如圖1所示，Ol、 0>2為兩相不交疊時鐘開關(guān), 當電平為高時，開關(guān)接通。圖2a和圖2b分別給出了該積分器兩個工 作過程示意圖，當O)l為高電平時，積分器工作在采樣狀態(tài)，采樣電 容Cs上極板與輸入相連，電荷跟隨輸入信號Vi的變化。下極板與輸 入共模電平Vcmi相連。積分電容Ci上的電荷保持不變，積分器的輸 出電平Vo也不變。在0)2為高電平時，采樣電容上極板與Vcmo相 連，下極板與OTA的輸入端相連，此時Cs上的電荷全部轉(zhuǎn)移到積分 電容Ci上，積分器的輸出Vo發(fā)生變化。因此，在一個時鐘周期內(nèi)， 積分器完成采樣、積分各一次。假設(shè)輸入信號為一定值，積分器輸出 的波形示意圖如圖3所示。
在sigma-delta調(diào)制器中，過采樣率(OSR， Over Sampling Rate)是 一個很重要的參數(shù)。提高OSR可以將噪聲基底壓低，從而使系統(tǒng)獲 得較高的信噪比(SN民Signal to Noise Ratio)。提高OSR意味著更高的 時鐘頻率，即更短的時鐘周期。這就要求運算放大器(OTA， Operational Transconductance Amplifier)在很快的時間內(nèi)完成建立過程，建立誤 差在系統(tǒng)能允許的范圍之內(nèi)。OTA的建立時間和它的單位增益帶寬 (UGB, Unit Gain Bandwidth)和相位裕度(PM， Phase Marge)有著直接的 關(guān)系。建立時間越短要求具備越大的UGB和壓擺率(SR， Slew Rate), 即需要越大的工作電流，因此OTA的功耗也就越大。在低電壓和極低功耗的應(yīng)用中，可以選取適當?shù)腛TA結(jié)構(gòu)來實 現(xiàn)低功耗設(shè)計。但是在目前的工藝下，低電壓限制了 OTA結(jié)構(gòu)的多 樣性。而且OTA的設(shè)計目前以相當成熟，很多技術(shù)如class-AB輸出、 電平移位等用來降低功耗的技術(shù)均已提出。在此基礎(chǔ)之上，單從OTA 設(shè)計的角度來考慮降低功耗，所取得的效果是很小的。
因此要實現(xiàn)系統(tǒng)極低功耗的性能，應(yīng)從系統(tǒng)的結(jié)構(gòu)方面來考慮。

發(fā)明內(nèi)容
本發(fā)明旨在提出一種新型結(jié)構(gòu)的積分器，使積分器的采樣率提高 一倍，而不需要對OTA的要求有所改進。
為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案是 一種雙采樣積分器，尤 其適用于sigma-ddta調(diào)制器，它由兩組采樣電容Csa和Csb、兩個積 分電容Ci和一個運算放大器OTA組成，由16只兩相不交疊時鐘開 關(guān)Ol和(D2控制。
所述兩個采樣電容Csa的上極板通過時鐘開關(guān)Ol接到信號輸入 端Vi，通過時鐘開關(guān)0)2接到輸出的共模電平Vcmo;其下極板通過 時鐘開關(guān)Ol接到輸入共模電平Vcmi，通過時鐘開關(guān)。2接到所述運 算放大器OTA的輸入端。
所述兩個采樣電容Csb的上極板通過時鐘開關(guān)02接到信號輸入 端Vi，通過時鐘開關(guān)Ol接到輸出的共模電平Vcmo;其下極板通過 時鐘開關(guān)02接到輸入共模電平Vcmi，通過時鐘開關(guān)Ol接到所述運 算放大器OTA的輸入端。
所述兩個積分電容Ci分別以負反饋的方式跨接在所述運算放大 器OTA的輸入端和輸出端，所述運算放大器OTA的輸出端為信號輸 出端Vo。
在本發(fā)明中，積分器的兩路采樣通路交替采樣，分別在兩相不交 疊的時鐘控制下工作。當其中一路采樣電容對輸入信號進行采樣時，
4另一路采樣電容上的電荷正在被轉(zhuǎn)移到積分電容上。因此，不管是在 時鐘高電平相還是在低電平相，OTA始終都處于工作狀態(tài)。
在傳統(tǒng)積分器中，當采樣電容對輸入信號采樣時，OTA實際上 是工作在閑置狀態(tài)。本發(fā)明雙采樣積分器的最大優(yōu)點是充分利用了這 —閑置狀態(tài)，繼續(xù)進行積分運算，從而實現(xiàn)了積分器低功耗、高效率 的工作特性。在sigma-ddta調(diào)制器中，過采樣率OSR是個很重要的 參數(shù)，'在其他條件相同時，OSR越高，調(diào)制器所能獲得的信噪比SNR 越高。為了獲得相同的OSR,雙采樣積分器所需要的時鐘頻率是傳 統(tǒng)積分器的一半，即所需的時鐘周期為傳統(tǒng)積分器的2倍。因此可以 有更多的時間讓運算放大器來完成建立的過程，這就放松了對運算放 大器的壓擺率SR和單位增益帶寬UGB的要求，從而實現(xiàn)低功耗的 性能。換言之，在時鐘頻率相同的條件下，雙采樣積分器能獲得雙倍 于傳統(tǒng)積分器的過采樣率OSR，從而獲得更高的SNR。在不增加功 耗的前提下，本發(fā)明雙采樣積分器大大提高了工作效率。


圖1是傳統(tǒng)積分器的電路結(jié)構(gòu)圖2a是傳統(tǒng)積分器工作在Ol為高電平時的等效電路圖； 圖2b是傳統(tǒng)積分器工作在02為高電平時的等效電路一
圖3是傳統(tǒng)積分器工作時輸出波形的示意圖； 圖4是本發(fā)明雙采樣積分器的電路結(jié)構(gòu)圖5a是本發(fā)明雙采樣積分器工作在01為高電平時的等效電路
圖5b是本發(fā)明雙采樣積分器工作在02為高電平時的等效電路 圖； >
圖6是本發(fā)明雙采樣積分器工作時輸出波形的示意圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明雙采樣積分器進行詳細說明。
本發(fā)明雙采樣積分器的電路結(jié)構(gòu)如圖4所示。16只0>1、①2為 兩相不交疊時鐘開關(guān)；兩個Csa和兩個Csb分別組成工作在不同時鐘 相下的兩路采樣電容一端與輸入信號Vi相連，另一端與運算放大器 OTA的輸入端相連；兩個積分電容Ci分別以負反饋的方式跨接在 OTA的輸入端和輸出端，OTA的輸出端與輸出信號Vo相連。
雙采樣積分器的工作過程如下
當Ol為高電平時，Csa對輸入進行采樣，其上極板與輸入信號 Vi相連，其下極板與輸入共模電平Vcmi相連；而此時，Csb的上極 板與輸出共模電平Vcmo相連，下極板與OTA的輸入端相連，其上 的電荷正在轉(zhuǎn)移到Ci上。在<D1的低電平到來的前一時刻，即0)2的 高電平到來的前一時刻，Csa上的電荷為
Ql=Vi(n)*Csa;
Ci上的電荷為
Q2=Vo(n)*Ci;
此時Csb上電荷已全部轉(zhuǎn)移到Ci上。這一過程如圖5a所示。
當為低電平時，Csa的上極板與輸出共模電平Vcmo相連， 其下極板與OTA的輸入端相連，其上存儲的電荷開始轉(zhuǎn)移到Ci上。 此時Csb的上極板與輸入信號相連，下極板與輸入共模電平Vcmi相 連，Csb開始采集輸入信號。當電荷轉(zhuǎn)移全部結(jié)束時，Csa上電荷為 0，此時等效電路如圖5b所示。此時Ci上的電荷為
Q3=Vo(n+l)*Ci;
由電荷守恒有
Vi(n)*Csa+ Vo(n)*Ci= Vo(n+l)*Ci
對上式進行Z變換后得到Vi(z)*Csa+Vo(z)* Ci=Vo(z)*z*Ci
即得到
voW/vKzXCs/ayz-VG-z-1)
Csb與Csa交替進行采樣與積分。圖5a與圖5b描述了這一過程。積 分器的輸出波形示意圖如圖6所示。
對比圖3和圖6可知，傳統(tǒng)積分器的輸出在一個時鐘周期內(nèi)只會 改變一次，其改變的幅度為Vi*Cs/Ci;而在雙采樣積分器中，積分器 的輸出每半個時鐘周期就會改變一次，其改變的幅度也是W*Cs/Ci。 可見在時鐘頻率相同時，雙采樣積分器的采樣速率為傳統(tǒng)積分器的2 倍。
權(quán)利要求
1.一種雙采樣積分器，尤其適用于sigma-delta調(diào)制器，它由采樣電容、兩個積分電容Ci和一個運算放大器OTA組成，由兩相不交疊時鐘開關(guān)Φ1和Φ2控制，其特征在于所述采樣電容有兩組4只采樣電容Csa和Csb，所述兩相不交疊時鐘開關(guān)Φ1和Φ2共有16只，其中8只Φ1，8只Φ2；所述兩個采樣電容Csa的上極板通過時鐘開關(guān)Φ1接到信號輸入端Vi，通過時鐘開關(guān)Φ2接到輸出的共模電平Vcmo；其下極板通過時鐘開關(guān)Φ1接到輸入共模電平Vcmi，通過時鐘開關(guān)Φ2接到所述運算放大器OTA的輸入端；所述兩個采樣電容Csb的上極板通過時鐘開關(guān)Φ2接到信號輸入端Vi，通過時鐘開關(guān)Φ1接到輸出的共模電平Vcmo；其下極板通過時鐘開關(guān)Φ2接到輸入共模電平Vcmi，通過時鐘開關(guān)Φ1接到所述運算放大器OTA的輸入端；所述兩個積分電容Ci分別以負反饋的方式跨接在所述運算放大器OTA的輸入端和輸出端，所述運算放大器OTA的輸出端為信號輸出端Vo。
全文摘要
本發(fā)明涉及一種應(yīng)用于Sigma-Delta調(diào)制器的雙采樣積分器，屬于微電子技術(shù)領(lǐng)域；它由16只兩相不交疊時鐘開關(guān)、4個采樣電容、2個積分電容和1個運算放大器OTA組成。在原有積分器結(jié)構(gòu)的基礎(chǔ)上，該電路增加一路采樣電路，使兩路采樣電路在兩相不交疊的時鐘開關(guān)控制下交替工作，從而提高采樣率。在性能要求一定時，該電路能降低對OTA的要求，從而有效實現(xiàn)低功耗。在低功耗的應(yīng)用中，該電路能取得高效率的工作效果。
文檔編號G06G7/184GK101625718SQ200910053468
公開日2010年1月13日 申請日期2009年6月19日 優(yōu)先權(quán)日2009年6月19日
發(fā)明者任俊彥, 俊 許, 瑤 過, 達 齊 申請人:復(fù)旦大學(xué)