專利名稱：基準頻率生成電路、半導體集成電路和電子設備的制作方法
技術領域：
本發(fā)明涉及生成基準時鐘的基準頻率生成電路，具體而言涉及基準頻率生成電路 中的振蕩控制。
背景技術：
以往，PLL或DLL這種時鐘生成電路基于基準頻率生成具有希望的頻率的時鐘。作 為生成該基準頻率的電路的例子，已知包括電阻和電容的RC振蕩器、包括電流源和電容的 IC振蕩器。這種振蕩器(基準頻率生成電路)可以大致分為專利文獻1和專利文獻2等公 開的單端型、專利文獻3和專利文獻4等公開的差動型。圖24A表示專利文獻1公開的現(xiàn)有單端型基準頻率生成電路的結(jié)構。在該電路中， 振蕩電路81通過對電容C進行充電/放電輸出振蕩信號OSC。振蕩控制電路82為了控制 振蕩電路81的充放電動作，輸出基準時鐘CK。如圖24B所示，當振蕩信號OSC的信號電平達到規(guī)定電壓VH時，基準時鐘CK從低 電平遷移至高電平。由此，電容C被放電從而振蕩信號OSC的信號電平減少。經(jīng)過規(guī)定時 間之后，基準時鐘CK從高電平遷移至低電平。由此，電容C被充電從而振蕩信號OSC的信 號電平增加。這樣一來，生成與振蕩電路81的時間常數(shù)對應的頻率的基準時鐘CK。圖25A表示專利文獻3公開的現(xiàn)有差動型基準頻率生成電路的結(jié)構。在該電路中， 振蕩電路91分別對電容C1、C2進行充電/放電，由此輸出振蕩信號0SC1、0SC2。振蕩控制 電路92為了控制振蕩電路91的充放電動作，輸出基準時鐘CK1、CK2。如圖25B所示，當振蕩信號OSCl的信號電平達到變換器901的閾值電壓VTl時， 基準時鐘CKl從低電平遷移至高電平，基準時鐘CK2從高電平遷移至低電平。由此，電容Cl 被放電從而振蕩信號OSCl的信號電平減少，同時電容C2被充電從而振蕩信號0SC2的信號 電平增加。接下來，當振蕩信號0SC2的信號電平達到變換器902的閾值電壓VT2時，基準 時鐘CKl從高電平遷移至低電平，基準時鐘CK2從低電平遷移至高電平。由此，電容Cl被 充電從而振蕩信號OSCl的信號電平增加，同時電容C2被放電從而振蕩信號0SC2的信號電 平減少。這樣一來，生成與振蕩電路91的時間常數(shù)對應的頻率的基準時鐘CK1、CK2。專利文獻1 JP特開平9-107273號公報專利文獻2 JP特開平9-312552號公報專利文獻3 JP特開平6-77781號公報專利文獻4 JP特開平10-70440號公報但是，在現(xiàn)有的差動型基準頻率生成電路中，由于構成振蕩控制電路92的各要素 具有延遲時間，因此振蕩信號OSCl (或者0SC2)的信號電平達到規(guī)定電壓之后，經(jīng)過振蕩控 制電路92的響應時間At后基準時鐘CK1、CK2的信號電平才遷移。因此，基準時鐘CK1、 CK2的頻率不僅因過渡時間Tic(振蕩信號的信號電平達到規(guī)定電壓為止的時間)，還因為 延遲時間(響應時間At)而變動。此外，在現(xiàn)有的單端型基準頻率生成電路中，為了在電容C充電完成之后，使基準時鐘CK的信號電平復原重新開始電容C的充電，需要設定復位時間ΔΤ。因此，基準時鐘CK 的頻率不僅因為過渡時間Tic，還因為延遲時間(響應時間At和復位時間ΔΤ)而變動。這種延遲時間不是恒定時間，會因周邊環(huán)境的變動(例如，溫度變化或電源電壓 變動等)而變化。因此，難以使基準時鐘的頻率穩(wěn)定。此外，越是提高基準時鐘的頻率，延遲 時間相對于過渡時間的比例越高，基準時鐘的頻率波動越顯著。為了減輕這種延遲時間帶 來的影響，必需增加振蕩控制電路的電力供給量從而縮短振蕩控制電路的響應時間，因此， 伴隨著基準時鐘頻率的高速化，基準頻率生成電路的消耗電力增大。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于在基準頻率生成電路中抑制因延遲時間的變動引起的基 準時鐘的頻率變動。根據(jù)本發(fā)明的一個方面，基準頻率生成電路生成基準時鐘，其包括振蕩電路，對 所述基準時鐘的信號電平的遷移進行響應，交替進行增加第1振蕩信號的信號電平并且減 少第2振蕩信號的信號電平的動作、增加所述第2振蕩信號的信號電平并且減少所述第1 振蕩信號的信號電平的動作；振動控制電路，當檢測到所述第1振蕩信號的信號電平達到 比較電壓時，使所述基準時鐘的信號電平遷移至第1邏輯電平，當檢測到所述第2振蕩信號 的信號電平達到所述比較電壓時，使所述基準時鐘的信號電平遷移至第2邏輯電平；和參 考控制電路，增減所述比較電壓，使得與所述第1以及第2振蕩信號各自的電力成比例的中 間信號的信號電平和基準電壓之間的差變小。在上述基準頻率生成電路中，通過實施反饋控制，使得第1和第2振蕩信號各自的 電力恒定，能夠抑制因延遲時間的變動引起的基準時鐘的頻率變動。由此，能夠抑制消耗電 力的增大，同時能夠?qū)崿F(xiàn)基準時鐘的頻率高速化。再有，通過實施反饋控制，比環(huán)形頻帶低 的頻帶的噪聲分量被衰減，因此，能夠抑制基準頻率生成電路內(nèi)的低頻噪聲。由此，能夠提 高基準頻率生成電路的諧振特性⑴值)，能夠減少基準時鐘的頻率偏差。根據(jù)本發(fā)明的另一個方向，基準頻率生成電路生成基準時鐘，其包括振蕩電路， 對所述基準時鐘的信號電平的遷移進行響應，交替進行增加振蕩信號的信號電平的動作、 和減少所述振蕩信號的信號電平的動作；振動控制電路，當檢測到所述振蕩信號的信號電 平達到比較電壓時，使所述基準時鐘的信號電平遷移至第1邏輯電平，經(jīng)過規(guī)定時間之后 使所述基準時鐘的信號電平遷移至第2邏輯電平；和參考控制電路，增減所述比較電壓，使 得與所述振蕩信號的電力成比例的中間信號的信號電平和基準電壓之間的差變小。在上述基準頻率生成電路中，通過實施反饋控制，使得振蕩信號的信號電平恒定， 由此能夠控制因延遲時間的變動引起的基準時鐘的頻率變動。由此，與現(xiàn)有的單端型基準 頻率生成電路相比，能夠抑制消耗電力的增大，同時能夠?qū)崿F(xiàn)基準時鐘的頻率高速化。此 外，能夠減少基準時鐘的頻率偏差。如以上所述，本發(fā)明能夠抑制因延遲時間的變動引起的基準時鐘的頻率變動。


圖1是表示基于實施方式1的基準頻率生成電路的結(jié)構例的圖。圖2是用于對圖1所示的基準頻率生成電路的振蕩動作進行說明的時序圖。
圖3是用于對圖1所示的基準頻率生成電路的反饋控制進行說明的時序圖。圖4A、圖4B是用于對圖1所示的參考控制電路的變形例進行說明的圖。圖5是表示基于實施方式2的基準頻率生成電路的結(jié)構例的圖。圖6是用于對圖5所示的基準頻率生成電路的振蕩動作進行說明的時序圖。圖7A、圖7B、圖7C是表示圖5所示的基準頻率生成電路中的振蕩信號的波形和振 蕩信號的累積平均電力的波形曲線。圖8是圖5所示的振蕩電路和參考控制電路的簡易模型圖。圖9是表示基于圖8所示的簡易模型的靈敏度解析結(jié)果的曲線。圖10是表示基于實施方式3的基準頻率生成電路的結(jié)構例的圖。圖11是用于對圖10所示的基準頻率生成電路的動作進行說明的時序圖。圖12A、圖12B是用于對圖10所示的參考控制電路的變形例進行說明的圖。圖13是表示基于實施方式4的基準頻率生成電路的結(jié)構例的圖。圖14是用于對圖13所示的基準頻率生成電路的動作進行說明的時序圖。圖15A、圖15B是用于對初始化電路進行說明的圖。圖16是用于對RC濾波器的變形例進行說明的圖。圖17A是沒有應用斬波技術時的比較電壓的波形圖。圖17B是應用了斬波技術時 的比較電壓的波形圖。圖18是用于對斬波技術帶來的效果進行說明的曲線。圖19A、圖19B、圖19C是用于對基準電壓生成電路的變形例進行說明的圖。圖20是表示具備圖1所示的基準頻率生成電路的半導體集成電路的結(jié)構例的圖。圖21是表示具備圖20所示的半導體集成電路的電子設備的結(jié)構例的圖。圖22是用于對振蕩電路的變形例進行說明的圖。圖23是用于對圖1所示的基準頻率生成電路的變形例進行說明的圖。圖24A是現(xiàn)有的單端型基準頻率生成電路的結(jié)構圖。圖24B是表示圖24A所示的 基準頻率生成電路的動作的時序圖。圖25A是現(xiàn)有的差動型基準頻率生成電路的結(jié)構圖。圖25B是表示圖25A所示的 基準頻率生成電路的動作的時序圖。圖中1、2、3、4 基準頻率生成電路11、21、41 振蕩電路12、42 振蕩控制電路13,23 基準電壓生成電路14、34、44 參考控制電路104a、104b 開關105、105a、105b、105c、105d RC 濾波器301a,301b 電阻500 初始化電路601 差動放大電路602 分頻電路
603,604 開關
具體實施例方式以下，參照附圖對本發(fā)明的實施方式進行詳細說明。此外，對圖中相同或相當?shù)牟?分附于相同的符號，并不重復進行說明。(實施方式1)圖1是表示基于本發(fā)明的實施方式1的基準頻率生成電路1的結(jié)構例。該電路1 生成基準時鐘CKa、CKb，其具備振蕩電路11、振蕩控制電路12、基準電壓生成電路13、參考 (reference)控制電路14。基準時鐘CKa、CKb各自具有與振蕩電路11的時間常數(shù)相對應 的頻率，各自的信號電平以彼此互補的方式變動。[振蕩電路以及振蕩控制電路]振蕩電路11對基準時鐘CKa、CKb的信號電平的遷移進行響應，互補地增減振蕩信 號OSCa、OSCb的信號電平。振蕩電路11包括電容Ca、Cb用于分別生成振蕩信號OSCa、 OSCb ；恒電流源CSlOla, CSlOlb，用于提供恒電流；和開關Sffla, Sff2a, SWlb、SW2b (連接切 換部)，用于切換電容Ca、Cb的切換狀態(tài)。當振蕩控制電路12檢測到振蕩信號OSCa的信號 電平(或者，振蕩信號OSCb的信號電平)變得比比較電壓VR高時，使基準時鐘CKa、CKb的 信號電平遷移。振蕩控制電路12包括比較器CMPa，對比較電壓VR和振蕩信號OSCa的信 號電平進行比較；比較器CMPb，對比較電壓VR和振蕩信號OSCb的信號電平進行比較；和RS 鎖存電路102，接受比較器CMPa、CMPb的輸出信號0UTa、0UTb從而輸出基準時鐘CKa、CKb。[振蕩動作]在此，參照圖2對圖1所示的振蕩電路11和振蕩控制電路12進行的振蕩動作進 行說明。當振蕩信號OSCa的信號電平變得比比較電壓VR高時，比較器CMPa使輸出信號 OUTa從高電平遷移至低電平。RS鎖存電路102對輸出信號OUTa的遷移進行響應，使基準 時鐘CKa遷移至高電平并且使基準時鐘CKb遷移至低電平。在振蕩電路11中，對基準時鐘 CKa、CKb的遷移進行響應，開關SWla、SW2b變?yōu)榻刂範顟B(tài)并且開關SWlb、SW2a變?yōu)閷?態(tài)，電容Ca被放電，電容Cb被充電。這樣，振蕩電路11使振蕩信號OSCa的信號電平減少， 并且以IC時間常數(shù)(由恒電流源CS IOlb的電流值和電容Cb的電容值決定的時間常數(shù)) 使振蕩信號OSCb的信號電平增加。另一方面，當振蕩信號OSCb的信號電平變得比比較電壓VR高時，比較器CMPb使 輸出信號OUTb從高電平遷移至低電平。RS鎖存電路102使基準時鐘CKa遷移至低電平并 且使基準時鐘CKb遷移至高電平。在振蕩電路11中，對基準時鐘CKa、CKb的遷移進行響應， 從而開關SWla、SW2b變?yōu)閷顟B(tài)并且開關SWlb、SW2a變?yōu)榻刂範顟B(tài)，電容Ca被充電，電 容Cb被放電。這樣，振蕩電路11以IC時間常數(shù)(由恒電流源CSlOla的電流值和電容Ca 的電容值決定的時間常數(shù))使振蕩信號OSCa的信號電平增加，并且使振蕩信號OSCb的信 號電平減少。[基準電壓生成電路]返回圖1，基準電壓生成電路13生成相對于接地電壓GND具有規(guī)定電位差的恒電 壓來作為基準電壓Vref。基準電壓生成電路13包括帶隙參考電路(BGR) 103、恒電壓電路
8(pMOS晶體管T103、電阻R102、R103、差動放大電路A103)。[參考控制電路]參考控制電路14對比較電壓RV進行增減，使得與振蕩信號OSCa、OSCb各自的電 力成比例的中間信號Sp的信號電平(在此，振蕩信號0SCa、0SCb的各時間常數(shù)波形的累積 平均電力)與基準電壓Vref之間的差變小。參考控制電路14包括開關l(Ma、104b (開關 電路)和RC濾波器105?；鶞蕰r鐘CKb的信號電平為高電平時，開關10 處于導通狀態(tài)，使振蕩信號OSCa 通過。另一方面，由于基準時鐘CKa的信號電平為低電平，因此開關104b處于截止狀態(tài)，截 斷振蕩信號OSCb。此外，基準時鐘CKb的信號電平為低電平時，開關10 處于截止狀態(tài)，截 斷振蕩信號OSCa。另一方面，由于基準時鐘CKa的信號電平為高電平，因此開關10 處于 導通狀態(tài)，使振蕩信號OSCb通過。這樣，對基準時鐘CKa、CKb的信號電平的遷移進行響應 交替使振蕩信號OSCa、OSCb通過，由此基準時鐘CKa、CKb各自的時間常數(shù)波形分量(以振 蕩電路11的時間常數(shù)增加的波形分量)提供給RC濾波器105。RC濾波器105具有從通過開關104a、104b的振蕩信號OSCa、OSCb提取與其振蕩 信號的電力成比例的中間信號Sp的功能(信號提取功能)、輸出與中間信號Sp的信號電平 和基準電壓Vref之間的差相對應的比較電壓VR的功能(差分輸出功能)。例如，RC濾波 器105包括電阻R105、電容C105、差動放大電路A105。也就是說，RC濾波器105由具有信 號提取功能和差分輸出功能的積分電路構成。[反饋控制]接下來，參照圖3對由圖1所示的參考控制電路14進行的反饋控制進行說明。當振蕩控制電路12的響應時間At(從振蕩信號OSCa、OSCb的信號電平達到比 較電壓VR起，直到基準時鐘CKa、CKb的信號電平遷移為止的延遲時間)變短時，基準時鐘 CKa、CKb的周期變短。此外，由于振蕩信號0SCa、0SCb的信號電平的增加期間(也就是，電 容Ca、Cb的充電期間)也變短，因此振蕩信號的0SCa、0SCb的最大振幅減少。其結(jié)果，中間 信號Sp的信號電平變得比基準電壓VR低，參考控制電路14使比較電壓VR增加。由此，過 渡時間Tic (從基準時鐘CKa、CKb的信號電平遷移起，直至振蕩信號0SCa、0SCb的信號電平 達到比較電壓VR為止的時間)變長，從而基準時鐘CKa、CKb的周期變長。此外，振蕩信號 OSCa.OSCb的信號電平的增加期間也變長，從而振蕩信號0SCa、0SCb的最大振幅增加，中間 信號Sp的信號電平與基準電壓VR之間的差變小。相反，當振蕩控制電路12的響應時間Δ t變長時，基準時鐘CKa、CKb的周期變長。 此外，振蕩信號OSCa、OSCb的信號電平的增加期間也變長，其結(jié)果中間信號Sp的信號電平 變得比基準電壓VR高，因此參考控制電路14減少比較電壓VR。由此，過渡時間Tic變短， 從而基準時鐘CKa、CKb的周期變短。如以上所述，通過實施反饋控制，使得振蕩信號OSCa、OSCb各自的合計電力為恒 定，能夠抑制因延遲時間的變動引起的基準時鐘CKa、CKb的周期變動。由此，能抑制消耗電 力(特別是比較器CMPa、CMPb的消耗電力)的增大，同時能夠?qū)崿F(xiàn)基準時鐘CKa、CKb的頻 率的高速化。再有，由于比反饋控制的環(huán)形頻帶低的頻帶的噪聲分量被衰減，因此能夠降低基 準頻率生成電路內(nèi)的低頻噪聲(例如，比較電壓VR的低頻噪聲、比較器CMPa、CMPb的輸出噪聲等)。由此，能夠提高基準頻率生成電路的振蕩特性⑴值)，能夠減少基準時鐘CKa、 CKb的頻率偏差。此外，基準電壓生成電路13將接地電壓GND作為基準生成基準電壓Vref，因此即 便電源電壓VDD有變動基準電壓Vref也沒有變動。所以，比較電壓VR的不希望的波動得 到抑制，其結(jié)果可使過渡時間Tic的長度穩(wěn)定。由此，能夠抑制因電源電壓VDD的變動引起 的基準時鐘CKa、CKb的頻率變動。(參考控制電路的變形例)如圖4A、圖4B所示，參考控制電路14可以代替RC濾波器105而包括RC濾波器 IO^u 105b。如圖4A所示的RC濾波器10 包括低通濾波器LPF，具有信號提取功能；差 動放大電路A105，具有差分輸出功能；和電容Cl 11，對來自差動放大電路A105的比較電壓 VR進行平滑。圖4B所示的RC濾波器10 中，代替圖4A所示的低通濾波器LPF，包括分別 與開關104a、104b對應的低通濾波器LPFa、LPi^b。在該RC濾波器10 中，分別從振蕩信 號0SCa、0SCb提取出中間信號之后，對這些中間信號進行合成然后作為中間信號Sp提供給 差動放大電路A105。這樣，參考控制電路14既可以包括圖1這種功能一體型的RC濾波器 105，也可以包括圖4A、圖4B這種功能分離型的RC濾波器105a、10 。此外，參考控制電路 14還可以包括其他電路(例如，使通過開關之后的振蕩信號的電力衰減的衰減器)。(實施方式2)圖5是表示基于本發(fā)明的實施方式2的基準頻率生成電路2的結(jié)構例。該電路2 中，代替圖ι所示的振蕩電路11、基準電壓生成電路13，具備振蕩電路21、基準電壓生成電 路23。其他結(jié)構與圖1相同。[振蕩電路]振蕩電路21中，代替圖1所示的恒電流源CSlOla、CSlOlb，包括電阻R201a、 R201b。如圖6所示，在過渡期間Trc中，振蕩信號OSCa以RC時間常數(shù)(由電阻R201a的 電阻值和電容Ca的電容值決定的時間常數(shù))增加，振蕩信號OSCb以RC時間常數(shù)(由電阻 R201b的電阻值和電容Cb的電容值決定的時間常數(shù))增加。這樣，通過將恒電流源CSlOla、 CSlOlb置換為電阻R201a、電阻R201b，能夠除去恒電流源中發(fā)生的Ι/f噪聲(與頻率成反 比例的噪聲分量)，因此，與圖1所示的基準頻率生成電路1相比能夠提高基準時鐘CKa、 CKb的頻率穩(wěn)定性。再有，與恒電流源CS101a、CS101b相比，由于電阻R201a、R201b的經(jīng)年 劣化較少，因此能夠長時間高精度生成基準時鐘CKa、CKb。[基準電壓生成電路]基準電壓生成電路23包括電阻R202、R203。電阻R202、R203在電源電壓VDD和 接地電壓GND的電壓間進行電阻分割，從而生成基準電壓Vref。在此，對電源電壓VDD、振蕩信號OSCa、以及振蕩信號OSCa的累積平均電力(也 就是，中間信號Sp)的關系進行說明。圖7A、圖7B、圖7C分別表示電源電壓VDD為0.9V、 1. OVU. IV時的振蕩信號OSCa的時間常數(shù)波形(圖中的細線)和振蕩信號OSCa的累積平 均電力的波形(圖中的粗線)。如圖7A、圖7B、圖7C所示，隨著電源電壓VDD的增加振蕩 信號OSCa的信號電平的增加速度上升。因此，隨著電源電壓VDD的增加，基準電壓Vref沒 有變動的情況下，因為比較電壓VR也沒有變動，因此過渡時間Trc變動從而基準時鐘CKa、 CKb的頻率會發(fā)生變動。另一方面，即便電源電壓VDD變動，累積平均電力相對于電源電壓VDD的比例達到規(guī)定比例之前的時間恒定。例如，直至累積平均電力達到電源電壓VDD1/2 之前的時間，總為2. 5 μ S。也就是說，如果控制比較電壓VR使得中間信號Sp相對于電源電 壓VDD的比例恒定，那么就能夠使過渡時間Trc的長度恒定?；鶞孰妷荷呻娐?3生成基準電壓Vref，使得基準電壓Vref相對于電源電壓 VDD的比例恒定。由此，參考控制電路14能夠控制比較電壓VR使得中間信號Sp相對于電 源電壓VDD的比例為恒定，其結(jié)果可抑制因電源電壓VDD的變動引起的基準時鐘的頻率變動。[基于簡易模型的解析]接下來，對基準電壓Vref相對于電源電壓VDD的比例與過渡時間Trc之間關系進 行說明。圖8是表示電容Ca的充電期間的振蕩電路21和參考控制電路14的簡易模型。在 該簡易模型中，“C”對應電容01，“1 1”對應電阻1 201 “1 2”對應電阻1 105，“1/’對應電源 VDD, "Vref"對應基準電源Vref，"Vx"對應振蕩信號OSCa的信號電平。在此，當將過渡時間Trc設為“ τ ”時，在過渡時間Trc中對電容Ca進行充電的電 荷量可由(式1)表示，振蕩信號OSCa的累積平均電力(也就是中間信號Sp)可由(式2) 表不。
權利要求
1.一種基準頻率生成電路，生成基準時鐘，其特征在于包括振蕩電路，對所述基準時鐘的信號電平的遷移進行響應，交替進行增加第1振蕩信號 的信號電平并且減少第2振蕩信號的信號電平的動作、以及增加所述第2振蕩信號的信號 電平并且減少所述第1振蕩信號的信號電平的動作；振動控制電路，當檢測到所述第1振蕩信號的信號電平達到比較電壓時，使所述基準 時鐘的信號電平遷移至第1邏輯電平，當檢測到所述第2振蕩信號的信號電平達到所述比 較電壓時，使所述基準時鐘的信號電平遷移至第2邏輯電平；和參考控制電路，增減所述比較電壓，使得與所述第1以及第2振蕩信號各自的電力成比 例的中間信號的信號電平和基準電壓之間的差變小。
2.根據(jù)權利要求1所述的基準頻率生成電路，其特征在于， 所述參考控制電路包括第1和第2電阻，分別使所述第1以及第2振蕩信號通過；和 RC濾波器，從合成分別通過所述第1和第2電阻的第1以及第2振蕩信號之后得到的 合成信號，提取與該合成信號的電力成比例的信號作為所述中間信號，并且輸出與該提取 出的中間信號的信號電平和所述基準電壓之間的差相對應的電壓，來作為所述比較電壓。
3.根據(jù)權利要求1所述的基準頻率生成電路，其特征在于包括 所述參考控制電路包括開關電路，對所述基準時鐘的信號電平的遷移進行響應，使所述第1以及第2振蕩信號 交替通過；和RC濾波器，從通過了所述開關電路的振蕩信號提取與該振蕩信號的電力成比例的信 號，來作為所述中間信號，并且輸出與該提取出的中間信號的信號電平和所述基準電壓之 間的差相對應的電壓，來作為所述比較電壓。
4.根據(jù)權利要求1、2、3的任意一項所述的基準頻率生成電路，其特征在于，還具備基準電壓生成電路，通過在第1電壓和第2電壓的電壓間進行電阻分割，從而 生成所述基準電壓， 所述振蕩電路包括第1和第2電容，用于分別生成所述第1以及第2振蕩信號； 電阻部，具有1個以上的電阻；和連接切換部，對所述基準時鐘的信號電平的遷移進行響應，交替切換第1和第2的連接 狀態(tài)，在所述第1連接狀態(tài)中，所述第1電容經(jīng)由所述電阻部與提供所述1電壓的第1節(jié)點 連接，所述第2電容與提供所述第2電壓的第2節(jié)點連接，在所述第2連接狀態(tài)中，所述第2電容經(jīng)由所述電阻部與所述第1節(jié)點連接，所述第1 電容與所述第2節(jié)點連接。
5.根據(jù)權利要求1、2、3的任意一項所述的基準頻率生成電路，其特征在于，還具備基準電壓生成電路，生成相對于第1和第2電壓的任意一個具有規(guī)定電位差的 恒電壓，來作為所述基準電壓， 所述振蕩電路包括第1和第2電容，用于分別生成所述第1以及第2振蕩信號；電流供給部，用于提供恒電流；和連接切換部，對所述基準時鐘的信號電平的遷移進行響應，交替切換第1和第2的連接 狀態(tài)，在所述第1連接狀態(tài)中，所述第1電容經(jīng)由所述電流供給部與提供所述第1電壓的第 1節(jié)點連接，所述第2電容與提供所述第2電壓的第2節(jié)點連接，在所述第2連接狀態(tài)中，所述第2電容經(jīng)由所述電流供給部與所述第1節(jié)點連接，所述 第1電容與所述第2節(jié)點連接。
6.根據(jù)權利要求1所述的基準頻率生成電路，其特征在于，還具備初始化電路，將所述比較電壓的信號電平初始化為預先規(guī)定的信號電平。
7.根據(jù)權利要求1所述的基準頻率生成電路，其特征在于， 所述基準電壓是可變電壓。
8.根據(jù)權利要求1所述的基準頻率生成電路，其特征在于， 所述基準電壓具有溫度梯度特性。
9.一種基準頻率生成電路，生成基準時鐘，其特征在于包括振蕩電路，對所述基準時鐘的信號電平的遷移進行響應，交替進行增加振蕩信號的信 號電平的動作、和減少所述振蕩信號的信號電平的動作；振動控制電路，當檢測到所述振蕩信號的信號電平達到比較電壓時，使所述基準時鐘 的信號電平遷移至第1邏輯電平，經(jīng)過規(guī)定時間之后使所述基準時鐘的信號電平遷移至第 2邏輯電平；和參考控制電路，增減所述比較電壓，使得與所述振蕩信號的電力成比例的中間信號的 信號電平和基準電壓之間的差變小。
10.根據(jù)權利要求9所述的基準頻率生成電路，其特征在于，所述參考控制電路包括RC濾波器，從所述振蕩信號提取所述中間信號，并且輸出與 該提取出的中間信號的信號電平和所述基準電壓之間的差相對應的電壓，來作為所述比較 電壓。
11.根據(jù)權利要求2、3、10的任意一項所述的基準頻率生成電路，其特征在于， 所述RC濾波器包括差動放大電路，具有分別與所述中間信號和所述基準電壓相對應的一對輸入端子，輸 出與所述中間信號的信號電平和所述基準電壓之間的差相對應的一對輸出電壓；和斬波電路，周期地切換所述中間信號以及所述基準電壓與所述一對輸入端子之間的對 應關系，交替選擇所述一對輸出電壓作為所述比較電壓。
12.根據(jù)權利要求11所述的基準頻率生成電路，其特征在于， 所述RC濾波器還包括分頻電路，對所述基準時鐘進行分頻，所述斬波電路對所述分頻電路的輸出進行響應，從而實行所述對應關系的切換和所述 輸出電壓的選擇。
13.一種半導體集成電路，其特征在于，包括 權利要求1或9所述的基準頻率生成電路；和CPU，與來自所述基準頻率生成電路的基準時鐘同步地進行動作。
14.一種電子設備，其特征在于，具備權利要求13所述的半導體集成電路。
全文摘要
本發(fā)明提供一種基準頻率生成電路、半導體集成電路和電子設備。振蕩電路(11)對基準時鐘(CKa、CKb)的信號電平的遷移進行響應，互補地增減振蕩信號(OSCa、OSCb)的信號電平。振蕩控制電路(12)對振蕩信號(OSCa、OSCb)的信號電平與比較電壓(VR)進行比較，基于比較結(jié)果使基準時鐘(CKa、CKb)的信號電平遷移。參考控制電路(14)增減比較電壓(VR)，使得分別與振蕩信號(OSCa、OSCb)的電力成比例的中間信號(Sp)的信號電平和基準電壓(Vref)之間的差減小。
文檔編號H03K4/501GK102119487SQ200980130929
公開日2011年7月6日 申請日期2009年3月23日 優(yōu)先權日2008年8月7日
發(fā)明者崎山史朗, 德永祐介, 松本秋憲, 道正志郎 申請人:松下電器產(chǎn)業(yè)株式會社